www.mecatronicadegaragem.blogspot.com



## Aula 13 Módulos de Suporte a CPU

#### Microcontroladores PIC18 – Programação em C



Prof. Ítalo Jáder Loiola Batista

Universidade de Fortaleza - UNIFOR Centro de Ciências Tecnológicas - CCT


E-mail: <u>italoloiola@unifor.br</u>


Jan/2011

#### Sistema de Reset

- O sistema de reset dos PIC18F4520 é responsável por iniciar a CPU e periféricos em um estado predefinido após um dos seguintes eventos:
  - Botão de Reset durante a operação normal (MCLR);
  - 2. Alimentação Inicial do chip (Power-on reset ou POR);
  - 3. Timer de Inicialização (Power-up timer ou PWRT / PUT);
  - Timer de partida do oscilador (Oscilator start-up timer ou OST);
  - 5. Queda de alimentação (Brown-out reset ou BOR);
  - Reset provocado pelo watchdog (WDT);
  - 7. Reset por software via instrução RESET;

### 1. Master Clear (MCLR)





### 6. Registradores do Watchdog

#### REGISTRADORES DE CONFIGURAÇÃO

File	Name	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0	Default/ Unprogrammed Value
300001h	CONFIG1H	IESO	FCMEN	-	_	FOSC3	FOSC2	FOSC1	FOSC0	00 0111
300002h	CONFIG2L	_	_	_	BORV1	BORV0	BOREN1	BOREN0	PWRTEN	1 1111
300003h	CONFIG2H		_	1	WDTPS3	WDTPS2	WDTPS1	WDTPS0	WDTEN	1 1111
300005h	CONFIG3H	MCLRE	_	1	_	-	LPT10SC	PBADEN	CCP2MX	1011
300006h	CONFIGAL	DEBUG	XINST	-	_	-	LVP		STVREN	101-1
300008h	CONFIG5L	_	_	_	_	CP3 <sup>(1)</sup>	CP2 <sup>(1)</sup>	CP1	CP0	1111
300009h	CONFIG5H	CPD	CPB		_	-	_	_	_	11
30000Ah	CONFIG6L	_	_	-	_	WRT3 <sup>(1)</sup>	WRT2 <sup>(1)</sup>	WRT1	WRT0	1111
30000Bh	CONFIG6H	WRTD	WRTB	WRTC	_	-	_	-	_	111
30000Ch	CONFIG7L	_	_	/	_	EBTR3 <sup>(1)</sup>	EBTR2 <sup>(1)</sup>	EBTR1	EBTR0	1111
30000Dh	CONFIG7H	_	EBTRB	1	_	-	_	_	_	-1
3FFFFEh	DEVID1	DEV2	DEV1	DEV0	REV4	REV3	REV2	REV1	REV0	xxxx xxxx <sup>(2)</sup>
3FFFFFh	DEVID2	DEV10	DEV9	DEV8	DEWZ	DEV6	DEV5	DEV4	DEV3	XXXX XXXX <sup>(2)</sup>

R/P-1	U-0	U-0	U-0	U-0	R/P-0	R/P-1	R/P-1
MCLRE	_	_	_	_	LPT10SC	PBADEN	CCP2MX
bit 7							bit 0

bit 7 MCLRE: MCLR Pin Enable bit

1 = MCLR pin enabled; RE3 input pin disabled 0 = RE3 input pin enabled; MCLR disabled

### 2. Power-on Reset (POR)

- Circuito interno ao PIC que o mantém em reset até que VDD alcance tensão suficiente quando a tensão de alimentação é ligada;
- A tensão deve alcançar algo em torno de 1,2V -1,7V;
- Serve para o PIC funcionar corretamente;
- Não possui um registrador de configuração;

### 3. Power-up Timer (PWRT ou PUT)

- Temporizador que mantém em reset o PIC por 72 ms após a alimentação ser ligada;
- Permite que a tensão da fonte se estabilize;
- Também permite que o oscilador principal estabilize antes que o PIC entre em funcionamento;
- É ativado pelo bit de configuração "Power Up Timer";
- É uma proteção adicional ao POR, evitando travamentos já na inicialização;

## 3. Registradores do PWRT

#### **REGISTRADORES DE CONFIGURAÇÃO**

File	Name	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0	Default/ Unprogrammed Value
300001h	CONFIG1H	IESO	FCMEN	_	_	FOSC3	FOSC2	FOSC1	FOSC0	00 0111
300002h	CONFIG2L	_	-	_	BORV1	BORV0	BOREN1	BOREN0	PWRTEN	1 1111
300003h	CONFIG2H	-	1	_	WDTPS3	WDTPS2	WDTPS1	WDTPS0	WDTEN	1 1111
300005h	CONFIG3H	MCLRE	1	-	-	1	LPT10SC	PBADEN	CCP2MX	1011
300006h	CONFIG4L	DEBUG	XINST	_	_	_	LVP	_	STVREN	101-1
300008h	CONFIG5L	_/	1	_	1	CP3 <sup>(1)</sup>	CP2 <sup>(1)</sup>	CP1	CP0	1111
300009h	CONFIG5H	CPD	СРВ		_	_	_	_	_	11
30000Ah	CONFIG6L	_	J	_	_	WRT3 <sup>(1)</sup>	WRT2 <sup>(1)</sup>	WRT1	WRT0	1111
30000Bh	CONFIG6H	WRTD	WRTB	WRTC	_	_	_	_	_	111
30000Ch	CONFIG7L	_	_			EBTR3 <sup>(1)</sup>	EBTR2 <sup>(1)</sup>	EBTR1	EBTR0	1111
30000Dh	CONFIG7H	_	EBTRB	7	_	_	_	_	_	-1
3FFFEh	DEVID1	DEV2	DEV1	DEV0	REV4	REV3	REV2	REV1	REV0	XXXX XXXX <sup>(2)</sup>
3FFFFFh	DEVID2	DEV10	DEV9	DEV8	DEV7	DEV6	DEV5	DEV4	DEV3	xxxx xxxx <sup>(2)</sup>

U-0	U-0	U-0	R/P-1	R/P-1	R/P-1	R/P-1	R/P-1
_	_	_	BORV1 <sup>(1)</sup>	BORV0 <sup>(1)</sup>	BOREN1 <sup>(2)</sup>	BORENO(2)	PWRTEN <sup>(2)</sup>
bit 7							bit 0

PWRTEN: Power-up Timer Enable bit<sup>(2)</sup>

1 = PWRT disabled 0 = PWRT enabled

bit 0

#### 4. OST

- Mantém o PIC resetado até que 1024 ciclos do oscilador ocorram depois do PUT
- Assegura que o cristal ou ressonador tenha iniciado e estabilizado

Registradores do OST

#### REGISTRADORES DE CONFIGURAÇÃO

File	Name	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0	Default/ Unprogrammed Value
300001h	CONFIG1H	IESO	FCMEN	_	_	FOSC3	FOSC2	FOSC1	FOSC0	00 0111
300002h	CONFIG2L	_	_	_	BORV1	BORV0	BOREN1	BOREN0	PWRTEN	1 1111
300003h	CONFIG2H	_	_	1	WDTPS3	WDTPS2	WDTPS1	WDTPS0	WDTEN	1 1111
300005h	CONFIG3H	MCLRE	_	-	_	_	LPT10SC	PBADEN	CCP2MX	1011
300006h	CONFIG4L	DEBUG	XINST	1	_	-	LVP	_	STVREN	101-1
300008h	CONFIG5L	_	_	1	_	CP3 <sup>(1)</sup>	CP2 <sup>(1)</sup>	CP1	CP0	1111
300009h	CONFIG5H	CPD	CPB	1	_	-	_	_	_	11
30000Ah	CONFIG6L	-	_	1	_	WRT3 <sup>(1)</sup>	WRT2 <sup>(1)</sup>	WRT1	WRT0	1111
30000Bh	CONFIG6H	WRTD	WRTB	WRTC	_	_	_	_	_	111
30000Ch	CONFIG7L	-	_		_	EBTR3 <sup>(1)</sup>	EBTR2 <sup>(1)</sup>	EBTR1	EBTR0	1111
30000Dh	CONFIG7H	_	EBTRB	_	_	_	_	_	_	-1
3FFFFEh	DEVID1	DEV2	DEV1	DEV0	REV4	REV3	REV2	REV1	REV0	xxxx xxxx(2)
3FFFFFh	DEVID2	DEV10	DEV9	DEV8	DEV7	DEV6	DEV5	DEV4	DEV3	xxxx xxxx <sup>(2)</sup>

#### **REGISTRADORES DE CONFIGURAÇÃO**

R/P-0	R/P-0	U-0	U-0	R/P-0	R/P-1	R/P-1	R/P-1
IESO	FCMEN	_	_	FOSC3	FOSC2	FOSC1	FOSC0
bit 7							bit 0

0110 = HS oscillator, PLL enabled (Clock Frequency = 4 x FOSC1)

IESO: Internal/External Oscillator Switchover bit

0101 = EC oscillator, port function on RA6 0100 = EC oscillator, CLKO function on RA6

0010 = HS oscillator 0001 = XT oscillator 0000 = LP oscillator

0011 = External RC oscillator, CLKO function on RA6

11

bit 7

#### **REGISTRADORES DE CONFIGURAÇÃO**

R/P-1	U-0	U-0	U-0	U-0	R/P-0	R/P-1	R/P-1
MCLRE	_	_	_	_	LPT10SC	PBADEN	CCP2MX
bit 7							bit 0

bit 2 LPT10SC: Low-Power Timer1 Oscillator Enable bit

1 = Timer1 configured for low-power operation

0 = Timer1 configured for higher power operation

#### 5. BOR

- Reseta o PIC quando a tensão de alimentação cai abaixo de 4V por aproximadamente 100us;
- Quando a tensão de alimentação volta ao valor nominal, o BOR permite o PIC seja reiniciado;
- É ativado pelo bit de configuração "Brown Out Detect"
- Circuito de proteção onde a queda de tensão de alimentação é comum, evitando travamentos;

## 5. Registradores do BOR / BOREN

#### REGISTRADORES DE CONFIGURAÇÃO

File	Name	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0	Default/ Unprogrammed Value
300001h	CONFIG1H	IESO	FCMEN	1	_	FOSC3	FOSC2	FOSC1	FOSC0	00 0111
300002h	CONFIG2L	_	_	_	BORV1	BORV0	BOREN1	BOREN0	PWRTEN	1 1111
300003h	CONFIG2H	_	_	1	WDTPS3	WDTPS2	WDTPS1/	WDTPS0	WDTEN	1 1111
300005h	CONFIG3H	MCLRE	_	-	_	_	LPT109C	PBADEN	CCP2MX	1011
300006h	CONFIG4L	DEBUG	XINST	1	_	1	LVF	-	STVREN	101-1
300008h	CONFIG5L	_	_	1	_	CP3 <sup>(1)</sup>	CF 2 <sup>(1)</sup>	CP1	CP0	1111
300009h	CONFIG5H	CPD	СРВ	_	_	_	/_	_	_	11
30000Ah	CONFIG6L	_	_	_	_	WRT3 <sup>(1)</sup>	WRT2 <sup>(1)</sup>	WRT1	WRT0	1111
30000Bh	CONFIG6H	WRTD	WRTB	WRTC	_	- /	_		_	111
30000Ch	CONFIG7L	-	_		_	EBTR3 <sup>(7)</sup>	EBTR2 <sup>(1)</sup>	EBTR1	EBTR0	1111
30000Dh	CONFIG7H	_	EBTRB	_	_	_/	_	_	_	-1
3FFFFEh	DEVID1	DEV2	DEV1	DEV0	REV4	REV3	REV2	REV1	REV0	xxxx xxxx <sup>(2)</sup>
3FFFFFh	DEVID2	DEV10	DEV9	DEV8	DEV7	DEV6	DEV5	DEV4	DEV3	xxxx xxxx <sup>(2)</sup>

BOR Con	figuration	Status of	
BOREN1	BOREN0	SBOREN (RCON<6>)	BOR Operation
0	0	Unavailable	BOR disabled; must be enabled by reprogramming the Configuration bits.
0	1	Available	BOR enabled in software; operation controlled by SBOREN.
1	0	Unavailable	BOR enabled in hardware in Run and Idle modes, disabled during Sleep mode.
1	1	Unavailable	BOR enabled in hardware; must be disabled by reprogramming the Configuration bits.

### 6. Watcdog (WDT)

- Sua função é proteger o sistema contra possíveis travamentos, fazendo com que o sistema reinicie e volta a funcionar;
- Circuito temporizador acionado por um oscilador próprio;
- Quando ocorre o timeout (estouro), provoca um reset no programa se o PIC estiver no modo normal;
- WDT deve ser zerado antes do timeout, senão o sistema reiniciará;
- Em modo sleep provoca um wake-up;
- É ativado pelo bit de configuração "Watchdog Timer
   WDT"

## 6. Registradores do Watchdog

#### REGISTRADORES DE CONFIGURAÇÃO

File	Name	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0	Default/ Unprogrammed Value
300001h	CONFIG1H	IESO	FCMEN	_	_	FOSC3	FOSC2	FOSC1	FOSC0	00 0111
300002h	CONFIG2I	_	_	-	BORV1	BORV0	BOREN1	BOREN0	PWRTEN	1 1111
300003h	CONFIG2H	_	_	_	WDTPS3	WDTPS2	WDTPS1	WDTPS0	WDTEN	1 1111
300005h	CONFIG3H	MCLRE	_	-	_	_	LPT10SC	PBADEN	CCP2MX	1011
300006h	CONFIG4L	DEBUG	XINST	_	_	_	LVP	_	STVREN	101-1
300008h	CONFIG5L	-	_	_	_	CP3 <sup>(1)</sup>	CP2 <sup>(1)</sup>	CP1	CP0	1111
300009h	CONFIG5H	CPD	CPB	_	_	_	_	_	_	11
30000Ah	CONFIG6L	_	_	_	_	WRT3 <sup>(1)</sup>	WRT2 <sup>(1)</sup>	WRT1	WRT0	1111
30000Bh	CONFIG6H	WRTD	WRTB	WRTC	_	_	_	_	_	111
30000Ch	CONFIG7L	_	_	-	_	EBTR3 <sup>(1)</sup>	EBTR2 <sup>(1)</sup>	EBTR1	EBTR0	1111
30000Dh	CONFIG7H	_	EBTRB	-						-1
3FFFFEh	DEVID1	DEV2	DEV1	DEV0	REV4	REV3	REV2	REV1	REV0	xxxx xxxx(2)
3FFFFFh	DEVID2	DEV10	DEV9	DEV8	DEV7	DEV6	DEV5	DEV4	DEV3	xxxx xxxx <sup>(2)</sup>

### 6. Registradores do Watchdog

bit 7-5

bit 4-1

bit 0

U-0	U-0	U-0	R/P-1	R/P-1	R/P-1	R/P-1	R/P-1
_	_	_	WDTPS3	WDTPS2	WDTPS1	WDTPS0	WDTEN
bit 7							bit 0

Pode ser configurado um fator de prescaler, para variar o timeout entre 4 ms a 131.072s (2.18 minutos), como mostrado na tabela ao lado:

Unimplemented: Read as '0' WDTPS<3:0>: Watchdog Timer Postscale Select bits 1111 = 1:32.768 1110 = 1:16,384 1101 = 1:8,192 1100 = 1:4,096 1011 = 1:2,048 1010 = 1:1,024 1001 = 1:512 1000 = 1.2560111 = 1:128 0110 = 1:640101 = 1:32 0100 = 1:160011 = 1:8 0010 = 1:40001 = 1:20000 = 1:1WDTEN: Watchdog Timer Enable bit 1 = WDT enabled 0 = WDT disabled (control is placed on the SWDTEN bit)

#### Sistema de Reset

- Os eventos anteriores provocam a reinicializarão geral da CPU e dos periféricos para a seguinte condição:
  - 1. **CPU:** o registrador é carregado com o valor 0x000000 e a execução do programa tem início a partir deste endereço;
  - 2. Portas de E/S: todos os pinos são configurados como entrada (TRISx = oxFF, exeto TRISE que inicializado com 0x07);
  - Timers: timer 0 inicia operando, os demais timers são desativados;
  - 4. ADC: desativado, pinos de entrada no modo analógico;
  - 5. Comparadores Analógicos: desativados, pinos de entrada no modo analógico;
  - 6. Demais periféricos: desativados;

## Registardores SFR de Reset


FFFh	TOSU	
FFEh	TOSH	
FFDh	TOSL	
FFCh	STKPTR	
FFBh	PCLATU	
FFAh	PCLATH	
FF9h	PCL	
FF8h	TBLPTRU	
FF7h	TBLPTRH	
FF6h	TBLPTRL	
FF5h	TABLAT	
FF4h	PRODH	
FF3h	PRODL	
FF2h	INTCON	
FF1h	INTCON2	
FF0h	INTCON3	
FEFh	INDF0 <sup>(1)</sup>	
FEEh	POSTINCO <sup>(1)</sup>	
FEDh	POSTDEC0 <sup>(1)</sup>	
FECh	PREINC0 <sup>(1)</sup>	
FEBh	PLUSW0 <sup>(1)</sup>	
FEAh	FSR0H	
FE9h	FSR0L	
FE8h	WREG	
FE7h	INDF1 <sup>(1)</sup>	
FE6h	POSTINC1 <sup>(1)</sup>	
FE5h	POSTDEC1 <sup>(1)</sup>	
FE4h	PREINC1 <sup>(1)</sup>	
FE3h	PLUSW1 <sup>(1)</sup>	
FE2h	FSR1H	
FE1h	FSR1L	
FE0h	BSR	

FDFh	INDF2 <sup>(1)</sup>	
FDEh	POSTINC2 <sup>(1)</sup>	
FDDh	POSTDEC2 <sup>(1)</sup>	ĺ
FDCh	PREINC2 <sup>(1)</sup>	ĺ
FDBh	PLUSW2 <sup>(1)</sup>	İ
FDAh	FSR2H	ĺ
FD9h	FSR2L	
FD8h	STATUS	ĺ
FD7h	TMR0H	
FD6h	TMR0L	ĺ
FD5h	T0CON	
FD4h	(2)	L
FD3h	OSCCON	
FD2h	HLVDCON	
FD1h	WDTCON	
FD0h	RCON	
FCFh	TMR1H	
FCEh	TMR1L	
FCDh	T1CON	
FCCh		
FCBh		
FCAh	T2CON	
FC9h	SSPBUF	
FC8h	SSPADD	
FC7h	SSPSTAT	
FC6h	SSPCON1	
FC5h	SSPCON2	
FC4h	ADRESH	
FC3h	ADRESL	
FC2h	ADCON0	
FC1h	ADCON1	
FC0h	ADCON2	

FBFh	CCPR1H
FBEh	CCPR1L
FBDh	CCP1CON
FBCh	CCPR2H
FBBh	CCPR2L
FBAh	CCP2CON
FB9h	(2)
FB8h	BAUDCON
FB7h	PWM1CON <sup>(3)</sup>
FB6h	ECCP1AS <sup>(3)</sup>
FB5h	CVRCON
FB4h	CMCON
FB3h	TMR3H
FB2h	TMR3L
FB1h	T3CON
FB0h	SPBRGH
FAFh	SPBRG
FAEh	RCREG
FADh	TXREG
FACh	TXSTA
FABh	RCSTA
FAAh	(2)
FA9h	EEADR
FA8h	EEDATA
FA7h	EECON2 <sup>(1)</sup>
FA6h	EECON1
FA5h	(2)
FA4h	(2)
FA3h	(2)
FA2h	IPR2
FA1h	PIR2
FAIII	1 11 12

F9Fh	IPR1	
F9Eh	PIR1	
F9Dh	PIE1	
F9Ch	(2)	
F9Bh	OSCTUNE	
F9Ah	(2)	Ī
F99h	(2)	
F98h	(2)	
F97h	(2)	
F96h	TRISE <sup>(3)</sup>	
F95h	TRISD <sup>(3)</sup>	
F94h	TRISC	
F93h	TRISB	
F92h	TRISA	
F91h	(2)	
F90h	(2)	
F8Fh	(2)	
F8Eh	(2)	
F8Dh	LATE <sup>(3)</sup>	
F8Ch	LATD <sup>(3)</sup>	
F8Bh	LATC	
F8Ah	LATB	
F89h	LATA	
F88h	(2)	
F87h	(2)	
F86h	(2)	
F85h	(2)	
F84h	PORTE <sup>(3)</sup>	
F83h	PORTD <sup>(3)</sup>	
F82h	PORTC	
F81h	PORTB	
F80h	PORTA	

### Registardores SFR de Reset: RCON



### FSRs Watchdog: WDTCON e RCON

#### **WDTCON**

U-0	U-0	U-0	U-0	U-0	U-0	U-0	R/W-0
_	_	_	_	_	_	_	SWDTEN <sup>(1)</sup>
bit 7							bit 0

bit 7-1 Unimplemented: Read as '0'

bit 0 **SWDTEN:** Software Controlled Watchdog Timer Enable bit<sup>(1)</sup>

1 = Watchdog Timer is on 0 = Watchdog Timer is off

#### **RCON**

R/W-0	R/W-1 <sup>(1)</sup>	U-0	R/W-1	R-1	R-1	R/W-0 <sup>(2)</sup>	R/W-0
IPEN	SBOREN	_	RI	TO	PD	POR	BOR
bit 7	•			•	•	•	bit 0

bit 3 To: Watchdog Time-out Flag bit

1 = Set by power-up, CLRWDT instruction or SLEEP instruction

0 = A WDT time-out occurred

#### **FSRs OST: OSCCON**

#### OSCCON

R/W-0	R/W-1	R/W-0	R/W-0	R <sup>(1)</sup>	R-0	R/W-0	R/W-0
IDLEN	IRCF2	IRCF1	IRCF0	OSTS	IOFS	SCS1	SCS0
bit 7							bit 0

bit 7 IDLEN: Idle Enable bit

1 = Device enters an Idle mode on SLEEP instruction

0 = Device enters Sleep mode on SLEEP instruction

bit 6-4 IRCF<2:0>: Internal Oscillator Frequency Select bits

111 = 8 MHz (INTOSC drives clock directly)

110 = 4 MHz

101 = 2 MHz

 $100 = 1 \text{ MHz}^{(3)}$ 

011 = 500 kHz

010 = 250 kHz

001 = 125 kHz

000 = 31 kHz (from either INTOSC/256 or INTRC directly)(2)

bit 3 OSTS: Oscillator Start-up Timer Time-out Status bit (1)

1 = Oscillator Start-up Timer (OST) time-out has expired; primary oscillator is running

0 = Oscillator Start-up Timer (OST) time-out is running; primary oscillator is not ready

bit 2 IOFS: INTOSC Frequency Stable bit

1 = INTOSC frequency is stable

0 = INTOSC frequency is not stable

bit 1-0 SCS<1:0>: System Clock Select bits

1x = Internal oscillator block

01 = Secondary (Timer1) oscillator

00 = Primary oscillator

#### FSRs OST: OSCTUNE

U-0

100000 = Minimum frequency

R/W<sub>-0</sub>(1)

R/W-0

#### **OSCTUNE**

R/W-0

R/W-0

R/W-0

R/W-0

R/W-0

10110	10110	0 0	10110	10110	14110	10110	10110			
INTSRC	PLLEN <sup>(1)</sup>	_	TUN4	TUN3	TUN2	TUN1	TUN0			
bit 7							bit 0			
bit 7	INTSRC:	Internal Oscill	ator Low-Fred	uency Source	Select bit					
					FOSC source ( C internal oscil	divide-by-256 llator	enabled)			
bit 6	PLLEN: F	requency Mu	Itiplier PLL for	INTOSC Enal	ole bit <sup>(1)</sup>					
		1 = PLL enabled for INTOSC (4 MHz and 8 MHz only)								
	0 = PLL (	disabled								
bit 5	Unimpler	mented: Read	l as '0'							
bit 4-0	TUN<4:0	>: Frequency	Tuning bits							
	011111 =	= Maximum fre	equency							
	•	•								
	•	•								
	000001									
	000000 =	= Center frequ	ency. Oscillato	or module is ru	nning at the ca	alibrated freque	ency.			
	111111									
	•	•								

### FSRs OST: T1CON


			T1C	ON			
R/W-0	R-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0
RD16	T1RUN	T1CKPS1	T1CKPS0	T10SCEN	T1SYNC	TMR1CS	TMR10N
bit 7		•					bit 0
	bit 7	1 = Enables reg		ble bit Imer1 in one 16-bit o imer1 in two 8-bit ope			
	bit 6	1 = Device cloc	System Clock Statu k is derived from Tin k is derived from an	ner1 oscillator			
	bit 5-4	T1CKPS<1:0>: 11 = 1:8 Presca 10 = 1:4 Presca 01 = 1:2 Presca 00 = 1:1 Presca	le value le value	Prescale Select bits			
	bit 3	1 = Timer1 oscil 0 = Timer1 oscil	lator is shut off	e bit resistor are turned o	ff to eliminate powe	r drain.	
	bit 2	T1SYNC: Timer When TMR1CS 1 = Do not sync 0 = Synchronize When TMR1CS	1 External Clock Inp = <u>1:</u> hronize external cloc external clock input = 0:	ut Synchronization S ck input	elect bit		
	bit 1	TMR1CS: Time	1 Clock Source Seleck from pin RC0/T1				
	bit 0	TMR10N: Time  1 = Enables Time  0 = Stops Time	r1 On bit ner1				

#### Detectores de Alta/Baixa Tensão (HLVD)

 O PIC18F4520 incluem também um circuito especial para detecção da elevação ou diminuição da tensão de alimentação, chamado HLVD ()

### Registradores SFR do HLVD - HDLDCON

R/W-0	U-0	R-0	R/W-0	R/W-0	R/W-1	R/W-0	R/W-1
VDIRMAG	_	IRVST	HLVDEN	HLVDL3 <sup>(1)</sup>	HLVDL2 <sup>(1)</sup>	HLVDL1 <sup>(1)</sup>	HLVDL0 <sup>(1)</sup>
bit 7							bit 0



### Registradores do HLVD

#### PIR2

R/W-0	R/W-0	U-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0
OSCFIF	CMIF	_	EEIF	BCLIF	HLVDIF	TMR3IF	CCP2IF
bit 7							bit 0

bit 2 HLVDIF: High/Low-Voltage Detect Interrupt Flag bit

1 = A high/low-voltage condition occurred (direction determined by VDIRMAG bit, HLVDCON<7>)

0 = A high/low-voltage condition has not occurred

#### PIE2

R/W-0	R/W-0	U-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0
OSCFIE	CMIE	_	EEIE	BCLIE	HLVDIE	TMR3IE	CCP2IE
bit 7							bit 0

bit 2 HLVDIE: High/Low-Voltage Detect Interrupt Enable bit

1 = Enabled

0 = Disabled

#### IPR2

R/W-1	R/W-1	U-0	R/W-1	R/W-1	R/W-1	R/W-1	R/W-1
OSCFIP	CMIP	_	EEIP	BCLIP	HLVDIP	TMR3IP	CCP2IP
bit 7							bit 0

bit 2 **HLVDIP:** High/Low-Voltage Detect Interrupt Priority bit

1 = High priority

0 = Low priority

## Reset / Código-fonte - 1

```
#include <p18f4520.h>
 2
      #include <stdio.h>
 3
 4
      #pragma config OSC = XT, WDT = ON, WDTPS = 1, MCLRE = ON
 5
     *pragma config DEBUG = OFF, LVP = OFF, PWRT = ON, BOREN = OFF
 6
     #define TECLA S1 PORTBbits.RB0
 8
     #define TECLA S2 PORTBbits.RB1
 9
     #define TECLA S3 PORTBbits.RB2
10
     #define LED L1 LATBbits.LATB0
11
     #define LED L2 LATBbits.LATB1
12
     #define LED L3 LATBbits.LATB2
13
14

□ void verifica RCON(void)

15
16
    白
        if (!RCONbits.TO) // se o watchdog causou um reset
17
18
           ClrWdt(); // apaga TO
19
           LED L1=1; // liga o led L1
20
21
        if (!RCONbits.RI) // se foi um reset por software
22
23
           RCONbits.RI=0; // apaga o flag
24
           LED L2=1; // liga o led L2
25
26
        if (!RCONbits.POR) // se foi um POR
27
28
           RCONbits.POR=0; // apaga o flag
29
                     // liga o led L3
           LED L3=1;
30
31
```

### Reset / Código-fonte - 2

```
□ void atraso(void)
34
35
         unsigned char aux;
36
         for (aux=255;aux;aux--) ClrWdt();
37
                                                 A tecla S1: Provoca a execução de uma
38
                                                 instrução RESET, ressetando o chip;
39
    □ void main(void)
40
41
         verifica RCON(); // verifica os flags do RCON
42
         ADCON1 = 0x0F; // desliga entradas analógicas
43
         while (1)
44
                         // todos os pinos da porta B como saídas
45
            TRISB = 0;
                      // chama a função de atraso
46
            atraso();
47
                               // pinoa RBO a RB3 como entradas
            TRISB = 0x0F;
            if (!TECLA S1) Reset(); // se S1 pressionada, executa reset por software
48
49
            if (!TECLA S2) while(1); // se S2 pressionada, entra em loop e espera wa
50
            if (!TECLA S3),LATB=0;
                                        se S3 pressionada, apaga os leds
51
52
53
```

A tecla S3: permite apagar os LEDs;

A tecla S2: Provoca a entrada em um loop infinito, isso faz com que ocorra o estouro da contagem do watchdog e o conseqüente reset;

### Oscilador / Código-fonte - 1

```
#include <p18f4520.h>
      #include <stdio.h>
 3
      #include "pic simb.h"
      #pragma config OSC=INTIO67, WDT = OFF, MCLRE = ON
      #pragma config DEBUG = OFF, LVP = OFF, PWRT = ON, BOREN = OFF
      #define L1
                   LATBbits.LATB0
      #define S2
                   PORTBbits.RB1
                                             Alterna-se as frequências de operação de
10
      #define S3
                   PORTBbits.RB2
                                             8MHz e 4MHz;
11
12

□ void atraso(void)

13
14
         unsigned char cnt1, cnt2;
15
         for (cnt1=255;cnt1;cnt1--)
16
17
            // se S2 pressionada, inverte IRCFO (4MHz <-> 8MHz)
18
            if (!S2) OSCCONbits.IRCF0 = !OSCCONbits.IRCF0;
19
            // se S3 pressionada, inverte PLLEN (clock*1 ou clock*4)
20
            if (!S3) OSCTUNEbits.PLLEN = !OSCTUNEbits.PLLEN;
21
            for (cnt2=255;cnt2;cnt2--);
                                             // loop interno
22
23
                                              Liga ou desliga o PLL e com isso
24
                                              alterando a frequência de piscagem do
                                              LED (alternado entre 16MHz e 4 Mhz);
```

## Oscilador / Código-fonte - 2

```
main()
26
27
        OSCCON = 0x70; // clock = INTRC (8MHz)
28
        TRISBbits.TRISB0 = 0; // configura RB0 como saída
29
        ADCON1 = 0x0F; // desliga entradas analógicas
30
        while (1)
31
32
           LATBbits.LATB0 = 1; // RB0 = 1
33
           atraso(); // chama a função de atraso
34
           LATBbits.LATB0 = 0; // RB0 = 0
35
           atraso(); // chama a função de atraso
36
37
```

### Próxima Aula

# Aula 14 Interrupções