

ARQUITETURA DE COMPUTADORES

Pipeline


Pipelining - o conceito (1)


- □ Lavagem de roupa suja:
 - Colocar a roupa suja na lavadora
 - Quando a lavadora terminar, colocar a roupa molhada na secadora
 - Quando a secadora terminar, colocar a roupa seca na mesa de passar
 - Quando terminar de passar, pedir ao colega de quarto para guardar a roupa





Pipelining – análise do exemplo (1) □ Às 7:30 todos os recursos operam simultaneamente □ Existe um tempo inicial até que o pipeline "encha" □ O ciclo é constante (e limitado pelo estágio mais lento) □ Paradoxo – tempo para tratar uma trouxa (latência) [cte] versus vazão total [①]







Pipelining MIPS


- Buscar instrução na memória
- Ler registradores / decodificar instrução
- Executar a operação ou calcular o endereço
- Acessar operando na memória de dados
- Escrever resultado num registrador


CINCO ESTÁGIOS

MIPS com pipeline □ O que precisa ser adicionado/modificado no caminho de dados do MIPS? □ Registradores entre cada estágio pipeline para isolá-los.









O futuro é construído pelas nossas decisões diárias, inconstantes e mutáveis, e cada evento influencia todos os outros.

Alvin Tofller

Problemas no desempenho

Problemas para um projeto visando bom desempenho

- como dividir todas as instruções num mesmo conjunto de estágios?
- □ como obter estágios com tempos de execução similares?


Problemas em tempo de execução

- □ conflitos de memória (Hazard estrutural)
 - acessos simultâneos à memória por 2 ou mais estágios
- □ dependências de dados (Hazard de dados)
 - instruções dependem de resultados de instruções anteriores, ainda não completadas
- ☐ instruções de desvio (Hazard de controle)
 - instrução seguinte não está no endereço seguinte ao da instrução anterior

15

Conflitos de memória


 Problema: acessos simultâneos à memória por 2 ou mais estágios



Soluções:

- Caches (memórias) separadas de dados e instruções
- Memória entrelaçada

Memória entrelaçada



- ☐ Bancos de memória separados, cada um com seu registrador de dados
- ☐ Acessos simultâneos são possíveis a bancos diferentes
- ☐ Barramentos entre memória e processador devem operar a velocidade mais alta

17

Processador MIPS (facilidades para o pipeline)

- □ Memória é acessada apenas por instruções LOAD e STORE
- ☐ Apenas um estágio do pipeline faz acesso a operandos de memória
 - apenas 1 instrução pode estar executando acesso a dados a cada instante
- ☐ Se memória de dados e instruções são separadas, não há nenhum conflito de acesso à memória

Dependência de dados

- Problema: instruções consecutivas podem fazer acesso aos mesmos operandos
 - execução da instrução seguinte pode depender de operando calculado pela instrução anterior
- □ Caso particular: instrução precisa de resultado anterior (p.ex. registrador) para cálculo de endereço efetivo de operando
- ☐ Tipos de dependências de dados
 - dependência verdadeira
 - Antidependência
 - dependência de saída

10


Dependência verdadeira (1)

□ Exemplo

1. ADD R3, R2, R1 ; R3 = R2 + R1

2. SUB R4, R3, 1 ; R4 = R3 - 1

- ☐ Instrução 2 depende de valor de R3 calculado pela instrução 1
- ☐ Instrução 1 precisa atualizar valor de R3 antes que instrução 2 busque os seus operandos
- □ read-after-write hazard
- Pipeline precisa ser parado durante certo número de ciclos



Dependência falsa (1)

Antidependência

- Exemplo
 - LACITIPIO
 - 1. ADD R3, R2, R1 ; R3 = R2 + R1
 - 2. SUB R2, R4, 1
- ; R2 = R4 1
- ☐ Instrução 1 utiliza operando em R2 que é escrito pela instrução 2
- ☐ Instrução 2 não pode salvar resultado em R2 antes que instrução 1 tenha lido seus operandos
- □ write-after-read hazard
- □ Não é um problema em pipelines onde a ordem de execução das instruções é mantida
 - escrita do resultado é sempre o último estágio
- Problema em processadores super-escalares

Dependência falsa (2)

Dependência de saída

exemplo

```
1. ADD R3, R4, R1 ; R3 = R4 + R1
```

- □ instruções 1 e 3 escrevem no mesmo operando em R3
- ☐ instrução 1 tem que escrever seu resultado em R3 antes do que a instrução 3, senão valor final de R3 ficará errado
- □ write-after-write hazard
- □ também só é problema em processadores super-escalares


23


Forwarding (1)

- □ Exemplo ADD R3, R2, R0 SUB R4, R3, 8
- ☐ Instrução SUB precisa do valor de R3, calculado pela Instrução ADD
 - Valor é escrito em R3 por ADD no último estágio WB (write-back)
 - Valor é necessário em SUB no terceiro estágio
 - Instrução SUB ficará presa por 2 ciclos no 2º estágio do pipeline



supõe-se escrita no banco de registradores na primeira metade do ciclo e leitura na segunda metade





Exemplo (atuação do compilador)

```
Considere o seguinte código em linguagem C: A = B + E;
```

```
C = B + F;
```

... que em mnemônicos MIPS seria: (supondo que todas as variáveis sejam endereçáveis como offset a partir de \$t0)

```
lw $t1, 0($t0)
lw $t2, 4($t0)
add $t3, $t1, $t2
sw $t3, 12($t0)
lw $t4, 8($t0)
add $t5, $t1, $t4
sw $t5, 16($t0)
```


Encontre os *hazards* e reordene as instruções para evitar pipeline stalls.

```
Exemplo
```

```
$t1, 0($t0)
1w
                              Dependência de dados
      $t2) 4($t0)
lw
      $t3, $t1, $t2
add
sw
      $t3, 12($t0)
                              Dependência de dados
      ($t4) 8($t0)
lw
      $t5, $t1, ($t4)
add
      $t5, 16($t0)
sw
      $t1, 0($t0)
      $t2, 4($t0)
lw
      $t4, 8($t0)
lw
      $t3, $t1, $t2
add
      $t3, 12($t0)
sw
      $t5, $t1, $t4
add
      $t5, 16($t0)
SW
```

O homem que não lê não tem mais mérito que o homem que não sabe ler.

Mark Twain



Dependências em desvios (2)

- ☐ Instruções abandonadas não podem ter afetado conteúdo de registradores e memórias
 - Isto é usualmente automático, porque escrita de valores é sempre feita no último estágio do pipeline
- □ Deve-se procurar antecipar a decisão sobre o desvio para o estágio mais cedo possível
- Desvios incondicionais:
 - Sabe-se que é um desvio desde a decodificação da instrução (segundo estágio do pipeline)
 - É possível evitar abandono de número maior de instruções
 - Problema: em que estágio é feito o cálculo do endereço efetivo do desvio?

31

Técnicas de tratamento de desvios condicionais

Prevenir efeitos dos desvios


buffers paralelos de instruções

Prever direção do desvio

- predição estática
- predição dinâmica

Eliminar problema pela redefinição do desvio condicional

"delayed branch"



Predição estática

- ☐ Supor sempre mesma direção para o desvio
 - desvio sempre ocorre
 - desvio nunca ocorre
- ☐ Compilador define direção mais provável
 - instrução de desvio contém bit de predição, ligado / desligado pelo compilador
 - início de laço (ou desvio para frente): desvio improvável
 - final de laço (ou desvio para trás): desvio provável
- ☐ Até 85 % de acerto é possível

Predição dinâmica (1)

- □ Tabela look-up associativa armazena triplas
 - endereços das instruções de desvio condicional mais recentemente executadas
 - endereços de destino destes desvios
 - bit de validade, indicando se desvio foi tomado na última execução
- Quando instrução de desvio condicional é buscada na memória
 - é feita comparação associativa na tabela, à procura do endereço desta instrução
 - se endereço é encontrado e bit de validade está ligado, o endereço de desvio armazenado na tabela é usado
 - ao final da execução da instrução, endereço efetivo de destino do desvio e bit de validade são atualizados na tabela
- ☐ Tabela pode utilizar diversos mapeamentos e algoritmos de substituição

35

Predição dinâmica (2)

- □ Variação: branch history table
 - Contador associado a cada posição da tabela
 - A cada vez que uma instrução de desvio contida na tabela é executada ...
 - □ Contador é incrementado se desvio ocorre
 - □ Contador é decrementado se desvio não ocorre
 - Valor do contador é utilizado para a predição


Delayed branch

- ☐ Desvio não ocorre imediatamente, e sim apenas após uma ou mais instruções seguintes
- ☐ Caso mais simples: pipeline com 2 estágios fetch + execute
 - Desvio é feito depois da instrução seguinte
 - Instrução seguinte não pode ser necessária para decisão sobre ocorrência do desvio
 - Compilador reorganiza código
 - Tipicamente, em 70% dos casos encontra-se instrução para colocar após o desvio
- □ Pipeline com N estágios
 - Desvio é feito depois de N 1 instruções

37

Exemplo

Address	Normal	Delayed	Optimized
100	Load X,A	Load X,A	Load X,A
101	Add A,1	Add A,1	Jump 105
102	Jump 105	Jump 106	Add A,1
103	Add A,B	Nop	Add A,B
104	Sub C,B	Add A,B	Sub C,B
105	Store A,Z	Sub C,B	Store A,Z
106		Store A,Z	



Literatura □ Patterson & Hennessy - cap 6 □ Stallings - cap 11.5 □ Sites de fabricantes

Resumo

- □ Todos processadores modernos usam pipeline
- ☐ Pipeline não diminui a latência, mas aumenta a vazão
- ☐ Ganho potencial: CPI = 1
- ☐ Clock limitado pelo estágio mais lento
 - Pipeline desbalanceado leva a ineficiência
 - Profundidade do pipeline pode prejudicar códigos pequenos
- ☐ É preciso detectar e resolver os hazards
 - Bolhas afetam negativamente o CPI

41

Há tempo para todo propósito embaixo do céu e na terra.

Eclesiastes 3:1

Questões adicionais...

- □ O que é busca antecipada (prefetching)? Qual a relação com pipeline?
- ☐ Investigue o conceito de "loop buffer". Relacione com desempenho do processador e com pipeline.