

# **DEPARTAMENTO DE TELEMÁTICA**

**DISCIPLINA:** Arquitetura de Computadores

## **OBJETIVOS**

- Compreender como o hardware executa os programas.
- Relacionar aspectos de hardware e software com o desempenho dos programas.
- Saber o que é a interface entre o software e o hardware, e como o software instrui o hardware a realizar as funções necessárias.
- Saber como os elementos da arquitetura e da organização do processador afetam o desempenho de um programa.
- Compreender as técnicas usadas pelos projetistas de hardware para melhorar o desempenho.

## **EMENTA**

O Computador, Conceitos Básicos. Conjunto de instruções. Organização interna de um processador. Avaliação de desempenho de processadores. Pipeline. Superescalaridade. RISC. Hierarquia de Memória.

## **BIBLIOGRAFIA**

- Organização e Projeto de Computadores, David Patterson & John Hennessy 3ª. Edição Ed. Elsevier, 2005
- Fundamentos de Arquitetura de Computadores, Raul F. Weber 3ª. Edição
- Arquitetura e Organização de Computadores, William Stallings, 5a Edição Prentice Hall / Saraiva, 2002.
- Organização Estruturada de Computadores, Andrew S. Tanenbaum 3. Edição Prentice Hall, 1993

# PROGRAMA DETALHADO

Unidade 1: O Computador, Conceitos Básicos (4 ha)

- 1.1 Componentes de um computador (arquitetura Von Neumann)
- 1.2 Componentes de um processador
- 1.3 A interface hw-sw (ISA e OP: organização do processador)

Unidade 2: Conjunto de instruções (ISA) (12 ha)

- 2.1 Exemplos de programação
- 2.2 Modos de endereçamento
- 2.3 Quantidade de endereços da arquitetura

Unidade 3: Projeto lógico de um processador (organização interna) (8 ha)

- 3.1 Organização interna de um processador
- 3.2 Ligação entre a organização interna do processador e seu conjunto de instruções.
- 3.3 Processador monociclo x multiciclo

Unidade 4: Avaliação de desempenho de processadores (4 ha)

- 4.1 Fatores que influenciam o desempenho
- 4.2 Métodos para calcular o desempenho (comparação entre diferentes processadores)
- 4.3 Software de benchmark

Unidade 5: Estratégias para melhoria do desempenho da CPU (26 ha)

- 2.1 Pipeline
- 2.1.1 Caminho de dados de um processador pipeline
- 2.1.2 Problemas do pipeline (estrutural, de dados e de controle)
- 2.1.3 Tratando os problemas (forwarding, previsão de desvio)
- 2.2 RISC x CISC
- 2.3 Superescalaridade
- 2.3.1 Os problemas de execução de instruções fora de ordem
- 2.3.2 Despacho e finalização de instruções fora de ordem
- 2.3.3 Renomeação de registradores e outras técnicas para execução fora de ordem
- 2.4 VLIW (Very Long Instruction Word)

Unidade 6: Hierarquia de Memória. (26 ha)

- 3.1 Cache
- 3.1.1 Porque hierarquizar a memória
- 3.1.2 Melhorando o desempenho com cache
- 3.1.3 Princípio da localidade
  3.1.4 Estratégias de mapeamento (direto, completamente associativo, conjunto associativo)
  3.1.5 Estratégias de substituição
- 3.2 Memória virtual
- 3.2.1 Diferenças em relação à cache
- 3.2.2 Técnicas de escrita
- 3.2.3 TLB (Translation Lookaside Buffer)