ARQUITETURA DE COMPUTADORES

VLIW (Very Long Instruction Word)

Introdução

- Máquinas que exploram paralelismo no nível das instruções
- ☐ Várias operações são executadas em paralelo em diferentes unidades funcionais, como em máquinas superescalares
- A diferença está no controle do despacho e da terminação das operações
- ☐ Superescalares: as dependências são resolvidas em tempo de execução por um hardware dedicado
- □ VLIW: as dependências são resolvidas em tempo de compilação pelo compilador
- ☐ Teoricamente tanto processadores superescalares como VLIW conseguem explorar o mesmo paralelismo existente nos programas, apenas com mecanismos e custos diferentes

Introdução

- Em uma máquina VLIW, várias instruções independentes são codificadas em uma mesma palavra longa
- □ A posição de cada operação dentro da palavra VLIW determina a unidade funcional que será usada
- □ Se não há uma instrução para ser executada numa das unidades funcionais numa dada palavra, a posição na palavra é ocupada por um NOP
 - Maior gasto de memória de programa
- □ O hardware de despacho é simples

3

VLIW (resumo 1)

- Máquinas que exploram paralelismo no nível das instruções
- □ Várias operações são executadas em paralelo em diferentes unidades funcionais, como em máquinas superescalares
 - A diferença está no controle do despacho e da terminação das operações
 - Superescalares: as dependências são resolvidas em tempo de execução por um hardware dedicado
 - VLIW: as dependências são resolvidas em tempo de compilação pelo compilador
- ☐ Teoricamente, tanto processadores superescalares quanto VLIW conseguem explorar o mesmo paralelismo existente nos programas, apenas com mecanismos e custos diferentes


VLIW (resumo 2)

- ☐ Em uma máquina VLIW, várias instruções independentes são codificadas em uma mesma palavra longa
- ☐ A posição de cada operação dentro da palavra VLIW determina a unidade funcional que será usada
- ☐ Se não há uma instrução para ser executada numa das unidades funcionais numa dada palavra, a posição na palavra é ocupada por um NOP
 - Maior gasto de memória de programa
- □ O hardware de despacho é simples

EPIC – Explicit Parallelism Instruction set Computers


5

Comparação entre arquiteturas Superescalar Compiler C




Programas e Fluxos (compiladores)


- ☐ A compilação de um programa é (normalmente) feita em três fases
 - Parsing da linguagem de entrada para uma descrição (estrutura) intermediária
 - Otimização da estrutura intermediária
 - Geração do código para a arquitetura-alvo
- ☐ A estrutura de dados intermediária representa:
 - Fluxo de controle as diferentes seqüências de execução das instruções que formam o programa
 - Fluxo de dados as dependências de dados que existem entre as várias operações
- ☐ Blocos básicos: grupos de instruções que são SEMPRE executadas em seqüência



Escalonamento


- O escalonamento das operações consiste em determinar as operações que serão executadas em paralelo
- ☐ Em uma máquina VLIW o compilador é responsável por esta tarefa
- Operações que são executadas em paralelo são atribuídas à mesma palavra de instrução
- □ Em um mesmo bloco básico (seqüencial) estas instruções podem ser escalonadas com base no fluxo de dados
 - Escalonamento ASAP (as soon as possible)
- ☐ A transição da fronteira entre blocos exige técnicas mais elaboradas
 - Escalonamento acíclico: programas com desvios, sem ciclos
 - Escalonamento cíclico: programas com ciclos e laços






Escalonamento acíclico

- Exemplo de técnica: escalonamento baseado em predicados
- Operações que se seguem a um if são associadas com um predicado
 - valor do predicado é definido em função do resultado do teste do if
- ☐ A palavra VLIW deve ser acrescida de um registrador de predicado para cada instrução
- □ A máquina deve ser acrescida de uma unidade operativa para implementar operador de definição de predicados
- ☐ Uma operação ...
 - é completada se o predicado é verdadeiro
 - não é completada se o predicado é falso
- ☐ Esta técnica é conhecida como *if-conversion*





Escalonamento Cíclico

- O código do ciclo inicial é reescrito seqüencialmente até se conseguir um padrão de instruções que se repetem ao longo do tempo
 - loop unrolling
- □ Este padrão repetido ao longo do tempo é chamado de kernel do laço
- O kernel do laço será realizado por uma (ou mais) instruções VLIW
- □ Cada instrução VLIW pode conter operações de diferentes ciclos antes da duplicação (isto é representado com índices)




```
Escalonamento cíclico: exemplo
                                                                                                                                                                                                                                                                R1 ← 2.14
                                                     R1 \Leftarrow 2.14
R3 \Leftarrow X
                                                                                                                                                                                                                                                                R3 \leftarrow X
                                                                                                                                                                                                                                                 \begin{array}{lll} R5 \Leftarrow Y \\ \hline \\ R2_1 \Leftarrow load M[R3++] \\ R2_2 \Leftarrow load M[R3++] \\ R4_2 \Leftarrow R2_2^*R1 \\ R2_3 \Leftarrow load M[R3++] \\ R4_3 \Leftarrow R2_3^*R1 \\ R2_5 \Leftarrow load M[R3++] \\ R4_4 \Leftarrow R2_4^*R1 \\ R2_6 \Leftarrow load M[R3++] \\ R4_5 \Leftarrow R2_5^*R1 \\ R2_7 \Leftarrow load M[R3++] \\ R4_6 \Leftarrow R2_5^*R1 \\ R2_8 \Leftarrow load M[R3++] \\ R4_6 \Leftarrow R2_5^*R1 \\ R4_9 \Leftarrow R2_6^*R1 \\ R4_9 \Leftarrow R2_8^*R1 \\ R4_9 \Leftarrow R2_8^*R1 \\ R4_9 \Leftarrow R2_8^*R1 \\ R4_{10} \Leftarrow R2_{10}^*R1 \\ R4_{10} \Leftarrow R4_{10} \\ R4_{10} \Rightarrow 
                                                                                                                                                                                                                                                              R5 \leftarrow Y
                                                      R5 ← Y
                                                  R2 \Leftarrow load M[R3++]
                                                      R4 ← R2*R1
                                                     store M[R5++] ← R4
                                                     R2 ← load M[R3++]
R4 ← R2*R1
                                                     store M[R5++] ← R4
                                                     R2 \leftarrow load M[R3++]
                                                     R4 ← R2*R1
                                                   store M[R5++] ← R4
                                                     R2 ← load M[R3++]
R4 ← R2*R1
                                                     store M[R5++] ← R4
                                                                                                                                                                                                                                                                                                                                                   Ao longo do tempo estas três
                                                   if R3<X+100 goto L
                                                                                                                                                                                                                                                                                                                                                   operações podem sempre ser
                                                                                                                                                                                                                                                                                                                                                   executadas em paralelo
Laço reescrito 4 vezes
                       sequencialmente
                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               17
```





Caminho de dados do 320C6x

- □ Registradores de propósito geral (A and B, 16 words each).
- □ Oito unidades funcionais:
 - L1, .L2, .S1, .S2, .M1, .M2, .D1, .D2
- ☐ Duas unidades load (LD1, LD2).
- □ Duas unidades store (ST1, ST2).
- □ Dois registradores *cross paths* (1X and 2X).
- □ Dois operadores dado-endereço (DA1 and DA2).



Literatura

- □ Patterson & Hennessy cap 6.9, 6.10
- □ Stallings cap 13
- □ Slides do prof. Gabriel P. Silva (DCC-UFRJ)
- ☐ Sites de fabricantes
 - Itanium- Intel
 - *Crusoe* Transmeta
- □ http://www.gdhpress.com.br/hmc/leia/index.php?p=cap2-34
- □ http://www.hardwareanalysis.com/content/article/1237.2/

Resumo	
	23

De tanto ver triunfar as nulidades, de tanto ver prosperar a desonra, de tanto ver crescer a injustiça, de tanto ver agigantarem-se os poderes nas mãos dos maus, o homem chega a desanimar da virtude, a rir-se da honra, a ter vergonha de ser honesto...

Rui Barbosa de Oliveira, 1914

Um povo cuja fé se petrificou, é um povo cuja liberdade se perdeu.

Rui Barbosa de Oliveira

25

Questões adicionais...

□ Pesquise o significado do *code morphing* usado no processador
Crusoe

Processador Crusoe

- processador simples
 - poucas unidades funcionais
 - parte de controle simplificada
 - economia de potência
- □ compatível com o conjunto de instruções "x86"
- realiza tradução dinâmica de código, no nível do conjunto de instruções (*tradução binária*)
 - aplicações são escritas com código "assembly" para o conjunto de instruções do "x86"
- ☐ implementa um *compromisso* entre HW e SW na execução de algoritmos
 - SW → decodificação de instruções "x86" e escalonamento destas em instruções VLIW
 - HW → processador VLIW

