www.mecatronicadegaragem.blogspot.com



Aula 05 Arquitetura PIC18 – Parte II

(18F4520 - Uma Visão Geral)

Microcontroladores PIC18 – Programação em C



Prof. Ítalo Jáder Loiola Batista

Universidade de Fortaleza - UNIFOR Centro de Ciências Tecnológicas - CCT

E-mail: <u>italoloiola@unifor.br</u>


Jan/2011

Memória do PIC18F4520

- □O PIC18F4520 possui três tipos de memória integrados:
 - Memória de programa (Flash-ROM): 32k x 16bits
 - Memória de dados (RAM): 1536 x 8bits
 - Memória EEPROM: 256 x 8bits


Memória de Programa

- Flash-ROM: 32k x 16bits (0000h 7FFFh);
- O endereço do Reset é 0000h;
- Vetores de interrupção 0008h e 0018h;
- A Pilha (stack) possui 31 níveis, isso permite ter aninhadas até 31 chamadas de a sub-rotinas;
- Permite que sejam efetuadas até 100.000 gravações/apagamentos;
- Tempo de retenção garantido pelo fabricante de 40 anos;




Memória de Programa


- Program Counter (PC) Contador de Programa.
- Aponta para a próxima instrução a ser buscada na memória de programa.
- Após executar uma instrução, PC é automaticamente incrementado para apontar para a próxima instrução.
- Não podemos ler o conteúdo de PC diretamente.
- Composto por 21 bits em 3 registradores de 8 bits;



- Memória RAM de 1536 bytes x 8bits;
- Armazena as "Variáveis" e os "Registradores" usados pelo programa;
- Organizada em 16 bancos de registradores;
- Cada banco possuí 256 localidades;
- O chaveamento entre os bancos de memória é realizado por meio do bit BSR<3:0>;
- Apenas os bancos 0, 1, 2, 3, 4, 5 e 15 estão implementados fisicamente;



- Registradores de uso geral (GPRs):
 - Utilizados para armazenamento de dados temporários gerados ou manipulados pelo sistema;
- Registradores com finalidade específico (SFRs):
 - Utilizados no controle da CPU e na configuração dos periféricos;
- Os endereços mais baixos de cada banco são sempre reservado para SFRs.




Registradores com finalidade específico (SFR)

FFFh TOSU FDFh INDF2 ⁽¹⁾ FBFh CCPR1H F9Fh IPI FFEh TOSH FDEh POSTINC2 ⁽¹⁾ FBEh CCPR1L F9Eh PII FFDh TOSL FDDh POSTDEC2 ⁽¹⁾ FBDh CCP1CON F9Dh PII FFCh STKPTR FDCh PREINC2 ⁽¹⁾ FBCh CCPR2H F9Ch — FFBh PCLATU FDBh PLUSW2 ⁽¹⁾ FBBh CCPR2L F9Bh OSCT FFAh PCLATH FDAh FSR2H FBAh CCP2CON F9Ah — FF9h PCL FD9h FSR2L FB9h — P99h — FF8h TBLPTRU FD8h STATUS FB8h BAUDCON F98h — FF7h TBLPTRL FD6h TMR0H FB7h PWM1CON ⁽³⁾ F97h — FF5h TABLAT FD5h T0CON FB5h CVRCON F95h TRIS FF4h	R1
FFDh TOSL FDDh POSTDEC2(1) FBDh CCP1CON F9Dh PII FFCh STKPTR FDCh PREINC2(1) FBCh CCPR2H F9Ch — FFBh PCLATU FDBh PLUSW2(1) FBBh CCPR2L F9Bh OSCT FFAh PCLATH FDAh FSR2H FBAh CCP2CON F9Ah — FF9h PCL FD9h FSR2L FB9h —(2) F99h — FF8h TBLPTRU FD8h STATUS FB8h BAUDCON F98h — FF7h TBLPTRH FD7h TMR0H FB7h PWM1CON(3) F97h — FF6h TBLPTRL FD6h TMR0L FB6h ECCP1AS(3) F96h TRIS FF5h TABLAT FD5h T0CON FB5h CVRCON F95h TRIS	
FFCh STKPTR FDCh PREINC2 ⁽¹⁾ FBCh CCPR2H F9Ch — FFBh PCLATU FDBh PLUSW2 ⁽¹⁾ FBBh CCPR2L F9Bh OSCI FFAh PCLATH FDAh FSR2H FBAh CCP2CON F9Ah — FF9h PCL FD9h FSR2L FB9h — F99h — FF8h TBLPTRU FD8h STATUS FB8h BAUDCON F98h — FF7h TBLPTRH FD7h TMR0H FB7h PWM1CON ⁽³⁾ F97h — FF6h TBLPTRL FD6h TMR0L FB6h ECCP1AS ⁽³⁾ F96h TRIS FF5h TABLAT FD5h T0CON FB5h CVRCON F95h TRIS	R1
FFBh PCLATU FDBh PLUSW2 ⁽¹⁾ FBBh CCPR2L F9Bh OSCI FFAh PCLATH FDAh FSR2H FBAh CCP2CON F9Ah — FF9h PCL FD9h FSR2L FB9h — ⁽²⁾ F99h — FF8h TBLPTRU FD8h STATUS FB8h BAUDCON F98h — FF7h TBLPTRH FD7h TMR0H FB7h PWM1CON ⁽³⁾ F97h — FF6h TBLPTRL FD6h TMR0L FB6h ECCP1AS ⁽³⁾ F96h TRIS FF5h TABLAT FD5h T0CON FB5h CVRCON F95h TRIS	1
FFAh PCLATH FDAh FSR2H FBAh CCP2CON F9Ah — FF9h PCL FD9h FSR2L FB9h —(2) F99h — FF8h TBLPTRU FD8h STATUS FB8h BAUDCON F98h — FF7h TBLPTRH FD7h TMR0H FB7h PWM1CON(3) F97h — FF6h TBLPTRL FD6h TMR0L FB6h ECCP1AS(3) F96h TRIS FF5h TABLAT FD5h T0CON FB5h CVRCON F95h TRIS	2)
FF9h PCL FD9h FSR2L FB9h —(2) F99h — FF8h TBLPTRU FD8h STATUS FB8h BAUDCON F98h — FF7h TBLPTRH FD7h TMR0H FB7h PWM1CON(3) F97h — FF6h TBLPTRL FD6h TMR0L FB6h ECCP1AS(3) F96h TRIS FF5h TABLAT FD5h T0CON FB5h CVRCON F95h TRIS	UNE
FF8h TBLPTRU FD8h STATUS FB8h BAUDCON F98h — FF7h TBLPTRH FD7h TMR0H FB7h PWM1CON ⁽³⁾ F97h — FF6h TBLPTRL FD6h TMR0L FB6h ECCP1AS ⁽³⁾ F96h TRIS FF5h TABLAT FD5h T0CON FB5h CVRCON F95h TRIS	
FF7h TBLPTRH FD7h TMR0H FB7h PWM1CON(3) F97h — FF6h TBLPTRL FD6h TMR0L FB6h ECCP1AS(3) F96h TRIS FF5h TABLAT FD5h T0CON FB5h CVRCON F95h TRIS	
FF6h TBLPTRL FD6h TMR0L FB6h ECCP1AS ⁽³⁾ F96h TRIS FF5h TABLAT FD5h T0CON FB5h CVRCON F95h TRIS	
FF5h TABLAT FD5h T0CON FB5h CVRCON F95h TRIS	
	E(3)
FF4h PRODH FD4h —(2) FB4h CMCON F94h TRI	D(3)
	SC
FF3h PRODL FD3h OSCCON FB3h TMR3H F93h TRI	SB
FF2h INTCON FD2h HLVDCON FB2h TMR3L F92h TRI	
FF1h INTCON2 FD1h WDTCON FB1h T3CON F91h —	
FF0h INTCON3 FD0h RCON FB0h SPBRGH F90h —	
12.11 11.21 1 11.11	2)
FEEh POSTINCO ⁽¹⁾ FCEh TMR1L FAEh RCREG F8Eh —	
FEDh POSTDECO ⁽¹⁾ FCDh T1CON FADh TXREG F8Dh LAT	
FECH PREINCO ⁽¹⁾ FCCh TMR2 FACH TXSTA F8CH LAT	O(3)
FEBh PLUSWO ⁽¹⁾ FCBh PR2 FABh RCSTA F8Bh LA	С
FEAN FSR0H FCAN T2CON FAAN —(2) F8AN LA	ГВ
FE9h FSROL FC9h SSPBUF FA9h EEADR F89h LA	
FE8h WREG FC8h SSPADD FA8h EEDATA F88h —	
TETTI MET TOTAL COLOTAL TATAL ELOCALE TOTAL	2)
12011 100111101 17011 171011 1220111 17011	2)
FE5h POSTDEC1 ⁽¹⁾ FC5h SSPCON2 FA5h — ⁽²⁾ F85h —	
FE4h PREINC1 ⁽¹⁾ FC4h ADRESH FA4h — ⁽²⁾ F84h POR	
FE3h PLUSW1 ⁽¹⁾ FC3h ADRESL FA3h — ⁽²⁾ F83h POR	D(3)
FE2h FSR1H FC2h ADCON0 FA2h IPR2 F82h POF	TC
FE1h FSR1L FC1h ADCON1 FA1h PIR2 F81h POF	RTB
FE0h BSR FC0h ADCON2 FA0h PIE2 F80h POF	RTA


Registradores com finalidade específico (SFR)

 Os SFRs serão vistos quando estudarmos os periféricos e outros recursos especiais do PIC.


- Acesso as localidades da memória de dados pode ser efetuado de duas formas:
- Endereçamento direto:
 - Utiliza o registrados BSR;
- Endereçamento indireto:
 - Utiliza o registradores:
 - FSR:
 - Armazena o endereço da localidade;
 - INDF:
 - Armazena o dado;



- O Access Bank é uma forma de acesso a memória na qual não é necessário o chaveamento entre os a bancos;
- Utiliza um segmento do banco 0
 e um segmento do banco 15
 para formar um único banco de
 memória no qual podemos
 acessar tanto os SFRs quanto os
 GPRs



 Outro aprimoramento que ocorre na série PIC18 no acesso à memória de dados é a possibilidade de copiar uma informação armazenada em uma localidade de memória para outra utilizando uma única instrução, a MOVFF;



Memória de EEPROM

- O PIC18F4520 possui 256 localidades de memória EEPROM;
- Podem ser utilizados para o armazenamento de dados que não devem ser perdidos, mesmo que a energia seja desligada;
- Ocupa a faixa de endereços 00h FFh;
- O acesso é feito por meio de quatro SFRs:
 - EECON1
 - EECON2
 - EEADR
 - EEDATA
- Os SFRs EECON1 e EECON2 são registradores de controle, enquanto os SFRs EEADR e EEDATA recebem, respectivamente, o endereço e o dado que será lido ou escrito;

- Os PIC18 possuem um conjunto especial de registradores localizados em uma região específica da memória flash (endereços 0x300000 a 0x30000D).
- Esse registradores configuram diversas opções de operação dos microcontroladores;
- Somente podem ser alterados no instante em que se grava o chip (por meio de um gravador externo).

Nome		BIT 7	BIT 6	BIT 5	BIT 4	BIT 3	BIT 2	BIT 1	BIT 0
CONFIG1H	Leitura	IESO	FCMEM	0	0	FOSC3	FOSC2	FOSC1	FOSC0
(0x300001)	Padrão	0	0	0	0	0	1	1	1

Nome do Bit	Descrição	Símbolo
IESO	Seleção do modo de partida em duas velocidades (<i>two-speed start-up</i>): 1 - modo de partida em duas velocidades ativado. Após um <i>reset</i> ou saída de modo <i>sleep</i> , o <i>clock</i> é originado do oscilador interno até que decorra o tempo de partida do oscilador (1.024 ciclos de <i>clock</i>), quando então o <i>clock</i> é comutado para a fonte externa. 0 - modo de partida em duas velocidades desativado.	IESO = ON
FCMEM	Habilitação do monitor de falha de <i>clock</i> : 1 - monitor de falha de <i>clock</i> habilitado. Ao detectar uma falha no oscilador externo, o <i>clock</i> do sistema é automaticamente comutado para o oscilador interno e uma interrupção de falha de oscilador é gerada caso esteja habilitada (o <i>flag</i> OSCFIF no registrador PIR2 é setado). 0 - monitor de falha de <i>clock</i> desabilitado.	FCMEM = ON
	Seleção do oscilador: 0000 - modo LP (baixa potência). Para uso com cristais ou ressonadores cerâmicos com frequências menores ou iguais a 200kHz.	OSC = LP
	0001 - modo XT. Para uso com cristais ou ressonadores cerâmicos com frequências entre 100kHz e 4MHz.	OSC = XT
	0010 - modo HS. Para uso com cristais ou ressonadores cerâmicos com frequências entre 4MHz e 25MHz.	OSC = HS
	0011 - oscilador RC externo, pino RA6 como saída de clock.	OSC = RC
FOSC3 FOSC2 FOSC1	0100 - modo EC, saída de <i>clock</i> em RA6. Um oscilador externo deve ser ligado ao pino CLKI/RA7, pino CLKO/RA6 como saída de <i>clock</i> . A frequência máxima do <i>clock</i> externo é de 40MHz.	OSC = EC
FOSC0	0101 - modo EC, pino RA6 em modo E/S. Um oscilador externo deve ser ligado ao pino CLKI/RA7. A frequência máxima do <i>clock</i> externo é de 40MHz.	OSC = ECIO6
	0110 - modo HS com PLL x4. Para uso com cristais ou ressonadores cerâmicos com frequências entre 4MHz e 10MHz.	OSC = HSPLL
11 - NI	0111 - oscilador RC externo, pino RA6 em modo E/S.	OSC = RCIO6
FOSC3	1000 - oscilador interno, pinos RA6 e RA7 no modo E/S.	OSC = INTIO6
FOSC2 FOSC1	1001 - oscilador interno, pino RA6 como saída de <i>clock</i> (CLKO) e pino RA7 no modo E/S.	OSC = INTIO7
FOSC0	101x - oscilador RC externo, pino RA6 como saída de clock.	OSC = RC
	11xx - oscilador RC externo, pino RA6 como saída de clock.	OSC = RC

Nome	9	BIT 7	BIT 6	BIT 5	BIT 4	BIT 3	BIT 2	BIT 1	BIT 0
CONFIG2L	Leitura	0	0	0	BORV1	BORV0	BORENI	BOREN0	PWRTEN
(0x300002)	Padrão	0	0	0	1	1	1	1	1

Nome do Bit	Descrição	Símbolo
BORV1	Seleção do nível de disparo do <i>reset</i> por queda de tensão (<i>brown-out</i>) (o <i>reset</i> por queda de tensão precisa estar habilitado nos <i>bits</i> BOREN1 e BOREN0): 00 - valor máximo (tipicamente 4,59V).	BORV = 0
BORV0	01 - valor intermediário (tipicamente 4,33V).	BORV = 1
	10 - valor intermediário (tipicamente 2,79V).	BORV = 2
	11 - valor mínimo (tipicamente 2,05V).	BORV = 3
Vicine 1	Habilitação do <i>reset</i> por queda de tensão (<i>brown-out reset</i>): 00 - <i>reset</i> por queda de tensão desabilitado.	BOREN = OFF
BOREN1	01 - reset por queda de tensão controlado através do bit SBOREN no registrador RCON.	BOREN = ON
BOREN0	10 - reset por queda de tensão habilitado por hardware (não pode ser desabilitado por software). Desabilitado no modo sleep.	BOREN = NOSLP
	11 - reset por queda de tensão habilitado por hardware, inclusive durante o modo sleep (não pode ser desabilitado por software).	BOREN = SBORDIS
PWRTEN	Habilitação do temporizador de partida (<i>power-up timer</i>): 0 - temporizador habilitado (o temporizador mantém o <i>chip</i> em <i>reset</i> por aproximadamente 65ms após a energização dele). 1 - temporizador desabilitado.	PWRT = ON PWRT = OFF

Nome		BIT 7	BIT 6	BIT 5	BIT 4	BIT 3	BIT 2	BIT I	BIT 0
CONFIG2H	Leitura	0	0	0	WDTPS3	WDTPS2	WDTPS1	WDTPS0	WDTEN
(0x300003)	Padrão	0	0	0	1	1	1	1	1

Nome do Bit	Descrição	Símbolo
201 11	Seleção do pós-divisor da saída do cão-de-guarda (watchdog): 0000 - divide por 1 (timeout em aproximadamente 4,1ms).	WDTPS = 1
	0001 - divide por 2 (timeout em aproximadamente 8,2ms).	WDTPS = 2
	0010 - divide por 4 (timeout em aproximadamente 16,4ms).	WDTPS = 4
-	0011 - divide por 8 (timeout em aproximadamente 32,8ms).	WDTPS = 8
	0100 - divide por 16 (timeout em aproximadamente 65,6ms).	WDTPS = 16
	0101 - divide por 32 (timeout em aproximadamente 131,2ms).	WDTPS = 32
WDTPS3 0110 -	0110 - divide por 64 (timeout em aproximadamente 262,4ms).	WDTPS = 64
	0111 - divide por 128 (timeout em aproximadamente 524,8ms).	WDTPS = 128
WDTPS1 WDTPS0	1000 - divide por 256 (timeout em aproximadamente 1049,6ms).	WDTPS = 256
77 W = 340	1001 - divide por 512 (timeout em aproximadamente 2099,2ms).	WDTPS = 512
10	1010 - divide por 1024 (timeout em aproximadamente 4198,4ms).	WDTPS = 1024
	1011 - divide por 2048 (timeout em aproximadamente 8396,8ms).	WDTPS = 2048
	1100 - divide por 4096 (timeout em aproximadamente 16793,6ms).	WDTPS = 4096
	1101 - divide por 8192 (timeout em aproximadamente 33587,2ms).	WDTPS = 8192
	1110 - divide por 16384 (timeout em aproximadamente 67174,4ms).	WDTPS = 16384
	1111 - divide por 32768 (timeout em aproximadamente 134348,8ms).	WDTPS = 32768
WDTEN	Habilitação do cão-de-guarda (<i>watchdog</i>): 0 - desabilitado (pode ser habilitado através do <i>bit</i> SWDTEN no registrador WDTCON). 1 - habilitado (não pode ser desabilitado por <i>software</i>).	WDT = OFF WDT = ON

Nome		BIT 7	BIT 6	BIT 5	BIT 4	BIT 3	BIT 2	BIT 1	BIT 0
CONFIG3H	Leitura	MCLRE	0	0	0	0	LPT1OSC	PBADEN	CCP2MX
(0x300005)	Padrão	1	0	0	0	0	0	1	1

Nome do Bit	Descrição	Símbolo
MCLRE	Seleção da função do pino MCLR/RE3: 0 - pino na função RE3. 1 - pino na função MCLR.	MCLRE = OFF MCLRE = ON
LPT10SC	Seleção do modo de baixa potência para o oscilador do <i>timer</i> 1: 0 - oscilador do <i>timer</i> 1 no modo normal. 1 - oscilador do <i>timer</i> 1 no modo de baixo consumo.	LPT1OSC=OFF LPT1OSC=ON
PBADEN	Configuração padrão dos pinos da porta B multiplexados com o conversor A/D: 0 - pinos RB0 a RB4 no modo E/S digital após um <i>reset</i> . 1 - pinos RB0 a RB4 como entradas do A/D após um <i>reset</i> .	PBADEN = OFF PBADEN = ON
CCP2MX	Multiplexação do pino de entrada/saída do CCP2: 0 - RB3 é ligado ao CCP2. 1 - RC1 é ligado ao CCP2.	CCP2MX=PORTBE CCP2MX=PORTC

Nome		BIT 7	BIT 6	BIT 5	BIT 4	BIT 3	BIT 2	BIT 1	BIT 0
CONFIG4L (0x300006)	Leitura	DEBUG	XINST	0	0	0	LVP	0	STVREN
	Padrão	1	0	0	0	0	1	0	1

Nome do Bit	Descrição	Símbolo
DEBUG	Habilitação do depurador em <i>background</i> : 0 - depurador habilitado. Pinos RB6 e RB7 utilizados pelo depurador. 1 - depurador desabilitado. Pinos RB6 e RB7 como E/S normais.	DEBUG = ON DEBUG = OFF
XINST	Habilitação do conjunto de instruções estendidas: 0 - Instruções estendidas desabilitadas. 1 - Instruções estendidas habilitadas.	XINST = OFF XINST = ON
LVP	Programação utilizando baixa tensão: 0 - desabilitada. 1 - habilitada.	LVP = OFF LVP = ON
STVREN	Reset por estouro da pilha (overflow e underflow): 0 - reset desabilitado. 1 - reset habilitado.	STVREN = OFF STVREN = ON

Nome		BIT 7	BIT 6	BIT 5	BIT 4	BIT 3	BIT 2	BIT I	BIT 0
CONFIG5L	Leitura	0	0	0	0	CP3	CP2	CP1	CP0
(0x300008)	Padrão	0	0	0	0	1	1	1	1

Nome do Bit	Descrição	Símbolo
CP3	Proteção contra leitura externa da área de memória do bloco 3 (0x6000 a 0x7FFF): 0 - protegido. 1 - desprotegido.	CP3 = ON CP3 = OFF
CP2	Proteção contra leitura externa da área de memória do bloco 2 (0x4000 a 0x5FFF): 0 - protegido. 1 - desprotegido.	CP2 = ON CP2 = OFF
CP1	Proteção contra leitura externa da área de memória do bloco 1 (0x2000 a 0x3FFF); 0 - protegido. 1 - desprotegido.	CP1 = ON CP1 = OFF
CP0	Proteção contra leitura externa da área de memória de bloco 0 (0x0800 a 0x1FFF): 0 - protegido. 1 - desprotegido.	CP0 = ON CP0 = OFF

Nome		BIT 7	BIT 6	BIT 5	BIT 4	BIT 3	BIT 2	BIT 1	BIT 0
CONFIG6L	Leitura	0	0	0	0	WRT3	WRT2	WRT1	WRT0
(0x30000A)	Padrão	0	0	0	0	1	1	1	1

Nome do Bit	Descrição	Símbolo
WRT3	Proteção contra escrita no bloco 3 (0x6000 a 0x7FFF): 0 - protegido (escrita inibida). 1 - desprotegido (escritas permitidas).	WRT3 = ON WRT3 = OFF
WRT2	Proteção contra escrita no bloco 2 (0x4000 a 0x5FFF): 0 - protegido (escrita inibida). 1 - desprotegido (escritas permitidas).	WRT2 = ON WRT2 = OFF
WRT1	Proteção contra escrita no bloco 1 (0x2000 a 0x3FFF): 0 - protegido (escrita inibida). 1 - desprotegido (escritas permitidas).	WRT1 = ON WRT1 = OFF
WRT0	Proteção contra escrita no bloco 3 (0x0800 a 0x1FFF): 0 - protegido (escrita inibida). 1 - desprotegido (escritas permitidas).	WRT0 = ON WRT0 = OFF

Nome		BIT 7	BIT 6	BIT 5	BIT 4	BIT 3	BIT 2	BIT 1	BIT 0
CONFIG6H	Leitura	WRTD	WRTB	WRTC	0	0	0	0	0
(0x30000B)	Padrão	1	1	1	0	0	0	0	0

Nome do Bit	Descrição	Símbolo
WRTD	Proteção contra escrita na EEPROM interna: 0 - protegida (escrita inibida). 1 - desprotegida (escritas permitidas).	WRTD = ON WRTD = OFF
WRTB	Proteção contra escrita no bloco de <i>boot</i> (0x4000 a 0x5FFF): 0 - protegido (escrita inibida). 1 - desprotegido (escritas permitidas).	WRTB = ON WRTB = OFF
WRTC	Proteção contra escrita nos registradores de configuração: 0 - protegidos (escrita inibida). 1 - desprotegidos (escritas permitidas).	WRTC = ON WRTC = OFF

Nome		BIT 7	BIT 6	BIT 5	BIT 4	BIT 3	BIT 2	BIT 1	BIT 0
CONFIG7L Leitura	0	0	0	0	EBTR3	EBTR2	EBTR1	EBTR0	
(0x30000C)	Padrão	0	0	0	0	1	1	1	1

Nome do Bit	Descrição	Símbolo
EBTR3	Proteção contra leitura do bloco 3 (0x6000 a 0x7FFF) via instruções TBLRD localizadas em outros blocos: 0 - protegido (leitura inibida). 1 - desprotegido (leitura permitida).	EBTR3 = ON EBTR3 = OFF
EBTR2	Proteção contra leitura do bloco 2 (0x4000 a 0x5FFF) via instruções TBLRD localizadas em outros blocos: 0 - protegido (leitura inibida). 1 - desprotegido (leitura permitida).	EBTR2 = ON EBTR2 = OFF
EBTR1	Proteção contra leitura do bloco 1 (0x2000 a 0x3FFF) via instruções TBLRD localizadas em outros blocos: 0 - protegido (leitura inibida). 1 - desprotegido (leitura permitida).	EBTR1 = ON EBTR1 = OFF
EBTR0	Proteção contra leitura do bloco 0 (0x0800 a 0x1FFF) via instruções TBLRD localizadas em outros blocos: 0 - protegido (leitura inibida). 1 - desprotegido (leitura permitida).	EBTR0 = ON EBTR0 = OFF

Nome		BIT 7	BIT 6	BIT 5	BIT 4	BIT 3	BIT 2	BIT 1	BIT 0
CONFIG7H	Leitura	0	EBTRB	0	0	0	0	0	0
(0x30000D)	Padrão	0	1	0	0	0	0	0	0

Nome do Bit	Descrição	Símbolo
EBTRB	Proteção contra leitura do bioco de <i>boot</i> (0x0000 a 0x07FF) via instruções TBLRD localizadas em outros blocos:	
LDTRD	0 - protegido (leitura inibida). 1 - desprotegido (leitura permitida).	EBTRB = ON EBTRB = OFF

Próxima Aula

Aula 06
Kit de Desenvolvimento
PIC18F
(RF_Explorer)