

7 'קובץ הכנה ניסוי מעבדה מס' Tutorial 7.3 – Module DAC12 + Code Example

מעבדת מיקרומחשבים – המחלקה להנדסת חשמל ומחשבים מס' קורס - 361.1.3353

כתיבה ועריכה: חנן ריבוא

מהדורה 1 – שנה"ל תשע"ו

- קריאה מקדימה - DAC12 (Digital-to-Analogue Converter)

בהמשך להרצאה בנושא ממרצה הקורס, יש לקרא בקובץ מעבדה MSP430x4xx user guide עמודים <mark>855 - 871</mark>

A. כללי:

מודול חומרה DAC12 הינו הרכיב האחרון בשרשרת האנלוגית (analog signal chain) המקשר בין הבקר ולעולם האמיתי (עולם בו האותות אנלוגיים). מודול DAC12 ממיר מספר דיגיטלי לאות מתח אנלוגי.


כמו עבור מודול ADC12 , גם למודול DAC12 ישנם מתחי רפרנס המגדירים את גבולות המתח אותו נחלק . ב- (2^m-1) מספר סיביות לייצוג) כך שבאופן חד-חד ערכי נוכל להתאים לכל מספר רמת מתח מתאימה.

B. <u>הקדמה - מודול DAC12:</u>

- ישנם 2 ערוצים **היכולים לעבוד** (MSP430FG4619) בבקר אתו אנו עובדים במעבדה (MSP430FG4619) למודול 2 ערוצים **היכולים לעבוד** (במקביל וניתנים לסנכרון.
 - זמן ההתייצבות ניתן לתכנות כדי לחסוך באנרגיה. (b
- (Avcc=3.3v מתחי הרפרנס יכולים להיות פנימיים (מתוך המעבד 2.5v , 2.5v) או חיצוניים (מחוץ למעבד (c DAC12 יכול להיות חיובי בלבד (מאחר ומתחי רפרנס חיוביים בלבד).
- אותו ממיר DAC12 למתח אנלוגי הוא באורך 12bit (אפשר בעור) אודל מספר הבינארי (רגיסטר DAC12_xDAT) אותו ממיר DAC12 (מרחק בין רמות מתח סמוכות) ע"י לקנפג אותו עבור 8bit), זו למעשה קביעת הרזולוציה של DAC12_xCTL (מרחק בין רמות מתח DAC12RES) ברגיסטר DAC12_xCTL

Resolution	DAC12RES	DAC12IR	Output Voltage Formula
12 bit	0	0	Vout = Vref \times 3 $\times \frac{DAC12_xDAT}{4095}$
12 bit	0	1	$Vout = Vref \times \frac{DAC12_xDAT}{4095}$
8 bit	1	0	Vout = Vref \times 3 \times DAC12_xDAT 255
8 bit	1	1	$Vout = Vref \times \frac{DAC12_xDAT}{255}$

- .C ייצוגים: המספר הבינארי אותו ממיר DAC12 יכול להיות ב-2 ייצוגים:
 - 1. ייצוג חיובי (Unsigned = Straight binary):
 - 12bit עבור רזולוציה של 0 ≤ **DAC12 xDAT** ≤ 0xFFF \star
 - 8bit עבור רזולוציה של ס ב DAC12_xDAT \leq 0xFF




©Hanan Ribo

:(<u>2's complement</u>) ייצוג שלילי.


כאשר ה-0 מהווה את האמצע בין 2 גבולות מתחי הרפרנס.

- 12bit עבור רזולוציה של 0x800 ≤ **DAC12 xDAT** ≤ 0xFFF \star
 - 8bit עבור רזולוציה של 0x80 \leq DAC12_xDAT \leq 0xFF



DAC12 <u>כיול מודול</u> D.D.


מוצא מתח ה- DAC12 באופן תיאורטי נע בין מתחי הרפרנס התחתון (0v) והעליון (3.3v , 2.5v , 7.5v) מוצא מתח ה- DAC12 באופן תיאורטי נע בין מתחי הרפרנס מוציאה מתח עולה. במצב המעשי ישנה סטייה לערך DAC12_0DAT = 0x000 נקבל DAC12 לא מתנהג כך. מצב זה מצריך כיול חומרה.



במודול DAC12 ישנו מנגנון כיול עצמי לכיול היסט המתח כך שגרף המוצא ביחס לערך רגיסטר DAC12CALON יתחיל הכיול ישני בשיפוע 1 וללא היסט. כאשר נעלה ל-'ו' את ביט DAC12CALON יתחיל הכיול המודול DAC12CALON מתאפס (ניתן לוודא סיום כיול בעזרת palling). כיול המודול יתבצע **אחרי** קינפוג המודול ו**לפני** השימוש בו. בזמן הכיול ולצורך דיוק מרבי, כדאי לצמצם את פעולת הבקר.

E. <u>דיאגרמת בלוקים:</u>

בדיאגרמת בלוקים הבאה נוכל לראות את הקינפוג הדרוש ושלבי הפעולה של מודול DAC12. קינפוג המודול בתוכנה מתבצע ע"י כתיבה לביטים המופיעים בדיאגרמה, ביטים אלו נמצאים ברגיסטרי הבקרה של המודול (DAC12_xDAT, DAC12_xCTL)



:DAC12 <u>פירוט הרגיסטרים של מודול</u>

DAC12_xCTL , הנקרא חנקרא המודול DAC12 הנקרא העודר העודר ישנו רגיסטר בקרה אחד השולט על תפקוד המודול x = 0.1 (c). ראשר x = 0.1 ישנם שני מודולים בלתי תלויים של DAC12).

		.(DAC12	תלויים של 2	ולים בלתי ו	נם שני מוד	יש , x = 0,	(כאשר 1)		
DAC12_xCTL (Control Register) - x = 0,1									
15	14	13	12	11	10	9	8		
DAC12OPS	DAC	12SREFx	DAC12RES	DAC12	LSELx	DAC12 CALON	DAC12IR		
rw-(0)	rw-(0)	rw-(0)	rw-(0)	rw-(0)	rw-(0)	rw-(0)	rw-(0)		
7	6	5	4	3	2	1	0		
	DAC12AM	Px	DAC12DF	DAC12IE	DAC12IFG	DAC12ENC	DAC12 GRP		
rw-(0)	rw-(0)	rw-(0)	rw-(0)	rw-(0)	rw-(0)	rw-(0)	rw-(0)		
	Modifiable only when DAC12ENC = 0								
DAC12OPS	DAC12OPS Bit 15 DAC12 output select 0 DAC12_0 output on P6.6, DAC12_1 output on P6.7 1 DAC12_0 output on VeREF+, DAC12_1 output on P5.1								
DAC12 SREFx	The second secon								

DAC12 SREFx	Bits 14-13	DAC12 select reference voltage 00 V _{REF+} 01 V _{REF+} 10 Ve _{REF+} 11 Ve _{REF+}
DAC12DES	Rit 12	DAC12 resolution select

DAC12RES	Bit 12	DA	C12 resolution select
		0	12-bit resolution
		1	8-bit resolution

DAC12 LSELX	Bits 11-10	DAC12 load select. Selects the load trigger for the DAC12 latch. DAC12ENC must be set for the DAC to update, except when DAC12LSELx = 0. OD DAC12 latch loads when DAC12_xDAT written (DAC12ENC is ignored) DAC12 latch loads when DAC12_xDAT written, or, when grouped, when all DAC12_xDAT registers in the group have been written. Rising edge of Timer_A.OUT1 (TA1) Rising edge of Timer_B.OUT2 (TB2)
DAC12 CALON	Bit 9	DAC12 calibration on. This bit initiates the DAC12 offset calibration sequence and is automatically reset when the calibration completes. Calibration is not active Initiate calibration/calibration in progress
DAC12IR	Bit 8	DAC12 input range. This bit sets the reference input and voltage output range. DAC12 full-scale output = 3x reference voltage DAC12 full-scale output = 1x reference voltage

DAC12	Bits	DAC12 amplifier setting. These bits select settling time vs. current
AMPx	7-5	consumption for the DAC12 input and output amplifiers.

DAC12AMPx	Input Buffer	Output Buffer
000	Off	DAC12 off, output high Z
001	Off	DAC12 off, output 0 V
010	Low speed/current	Low speed/current
011	Low speed/current	Medium speed/current
100	Low speed/current	High speed/current
101	Medium speed/current	Medium speed/current
110	Medium speed/current	High speed/current
111	High speed/current	High speed/current

DAC12DF	Bit 4	DAC12 data format 0 Straight binary
		1 2s complement
DAC12IE	Bit 3	DAC12 interrupt enable 0 Disabled 1 Enabled
DAC12IFG	Bit 2	DAC12 Interrupt flag 0 No interrupt pending 1 Interrupt pending
DAC12ENC	Bit 1	DAC12 enable conversion. This bit enables the DAC12 module when DAC12LSELx > 0. When DAC12LSELx = 0, DAC12ENC is ignored. 0 DAC12 disabled 1 DAC12 enabled
DAC12GRP	Bit 0	DAC12 group. Groups DAC12_x with the next higher DAC12_x. Not used for DAC12_1 0 Not grouped 1 Grouped

ישנם שני מודולים , x = 0,1 (כאשר) **DAC12_xDAT** (סאשר 1,00) מודולים (b בלתי תלויים של DAC12_xDAT) המכיל את הערך הבינארי הנדרש להמרת מתח אנלוגי.


DA	C12_xDAT	(Data Regi	ster):											
	15	14	13	12	11	10	9	8						
	0	0	0	0 DAC12 Data										
-	r(0)	r(0)	r(0)	r(0)	rw-(0)	rw-(0)	rw-(0)	rw-(0)						
_	7	6	5	4	3	2	1	0						
	DAC12 Data													
-	rw-(0) rw-(0) rw-(0) rw-(0) rw-(0) rw-(0)													
L	Unused Bits 15-12 Unused. These bits are always 0 and do not affect the DAC12 core. DAC12 Data Bits DAC12 data 11-0													
	DAC12	Data Format			DAC12 Data									
	12-bit bi	nary	The DA	C12 data are	right-justified.	Bit 11 is the N	MSB.							
	12-bit 2	s complement	The DAG (sign).	C12 data are	right-justified.	. Bit 11 is the N	MSB							
	8-bit binary The DAC12 data are right-justified. Bit 7 is the MSB. Bits 11 to 8 are don't care and do not affect the DAC12 core.													
	8-bit 2s complement The DAC12 data are right-justified. Bit 7 is the MSB (sign). Bits 11 to 8 are don't care and do not affect the DAC12 core.													

G. קינפוג רגלי הבקר:

במעבדה אנו משתמשים במודול DAC0, DAC1 במקרה זה כאשר ערך הביטים 1 במעבדה אנו משתמשים במודול DAC0, DAC1 במעבדה אנו משתמשים במודול P6.6, P6.7 דרך רגל P6.6, P6.7 בהתאמה, נעשית באופן אוטומטי (ללא P6SELx בחירה ב-P6DIRx ו P6SELx בקובץ DAC0 או P6.6 או P6.6 ונחפש את DAC0 או P6.6 ונועל לטבלת קינפוג מתאימה בעמוד 84

			CONTROL BITS / SIGNALS						
PIN NAME (P6.X)	X	FUNCTION	P6DIR.x	P6SEL.x	INCHx	DAC12.0OPS	DAC12.0AMPx	OAPx (OA2) OANx (OA2)	
P6.6/A6/DAC0/OA2I0	6	P6.6 (I/O) (see Note 1)	I: 0; O: 1	0	X	1	X	×	
		DAC0 high impedance (see Note 1)	Х	Х	х	0	0	х	
		DVSS (see Note 1)	Х	Х	Х	0	1	X	
		DAC0 output (see Note 1)	х	х	х	0	>1	х	
		A6 (see Notes 1, 2)	Х	1	6	X	Х	X	
		OA2I0 (see Note 1)	0	X	0	X	X	0	

PIN NAME (P6.X)	x	EUNOTION	CONTROL BITS / SIGNALS					
FIN NAME (FO.X)	^	FUNCTION	P6DIR.x	P6SEL.x	INCHx	DAC12.10PS	DAC12.1AMPx	
P6.7/A7/DAC1/SVSIN	7	P6.7 (I/O) (see Note 1)	I: 0; O: 1	0	X	1	X	
		DAC1 high impedance (see Note 1)	X	X	Х	0	0	
		DVSS (see Note 1)	X	X	X	0	1	
		DAC1 output (see Note 1)	х	Х	Х	0	> 1	
		A7 (see Notes 1, 2)	X	1	7	X	X	
		SVSIN (see Notes 1,3)	0	1	0	1	Х	



:DAC12 פסיקות מודול H

- וקטור הפסיקות של מודול DAC12 משותף למודול אחר הנקרא DMA (לידע כללי הדבר אפשרי כאשר (a ישנה סיבה טובה לכך, במקרה שלכם זה לא רלוונטי כי אינכם משתמשים ב-2 המודולים).
- ומסמן שניתן לרשום DAC12LSELx > 0 עולה ל-'ו' רק כאשר ערך הביטים (b DAC12LSELx > 0 עולה ל-'ו' רק כאשר ערך הביטים (b DAC12_0DAT ערך חדש לרגיסטר
- '1'- DAC12IFG ל-'1' (GIE = 1) רק בתנאי של אפשור מקומי (DAC12IE = 1) וגלובלי (c יוצרת בקשת פסיקה.
 - . מתאפס בתוכנה בלבד ו**לא** באופן אוטומטי. DAC12IFG מתאפס בתוכנה בלבד ולא

ו. דוגמאות:

בדוגמא זו ניצור אות מתח מחזורי בצורת שן מסור בין 3.3v – 0v בתדר 10.5Hz, לאחר שתטענו את הקוד לבקר במצב Active Application תוכלו לחבר לסקופ את רגל הבקר DAC0. הבחינו במסך הסקופ באות שן מסור מחזורי.

```
(1
#include <msp430xG46x.h>
    RSEG CSTACK ; Define stack segment
 RSEG CODE
                   ; Assemble to Flash memory
RESET
         mov.w #SFE(CSTACK),SP ; Initialize stackpointer
StopWDT mov.w #WDTPW+WDTHOLD,&WDTCTL; Stop WDT
SetupDAC12_0
           mov.w #DAC12SREF1+DAC12IR+DAC12AMP_5,&DAC12_0CTL; bit DAC12SREF1 is
                                                  ;external ref voltage of 3.3v
Mainloop
           inc.w &DAC12_0DAT
                                ; Positive ramp
           and.w #0FFFh,&DAC12_0DAT
DELAY
           mov #4,R4
           dec R4
           jnz L
           jmp
               Mainloop
    _____
    COMMON INTVEC ; Interrupt Vectors
     ORG RESET_VECTOR ; POR, ext. Reset
     DW
          RESET
     END
```

2) בדוגמה זו ניצור גל שן מסור מחזורי בין 2.5v – 0v – 2.5v בתדר 1kHz בדוגמה זו ניצור גל שן מסור מחזורי בין 2.5v – 0v – 2.5v בדיכרון ה-FLASH. נוציא את ערכי הדגימות בכל מחזור ל- DAC0. לאחר שתטענו את הקוד לבקר במצב Active Application, תוכלו לחבר לסקופ את רגל הבקר DAC0. הבחינו במסך הסקופ באות שן מסור מחזורי.#include <msp430xG46x.h>

```
RSEG CSTACK ; Define stack segment ;

RSEG CODE ; Assemble to Flash memory ;

RESET mov.w #SFE(CSTACK),SP ; Initialize stackpointer StopWDT mov.w #WDTPW+WDTHOLD,&WDTCTL ; Stop WDT SetupADC12 mov.w #REF2_5V+REFON,&ADC12CTL0 ; Internal 2.5V ref on
```

```
SetupDAC12_0 mov.w #DAC12IR+DAC12AMP_5,&DAC12_0CTL ;bit DAC12SREF1=0 so, internal
                                                         ;ref voltage of 2.5v
                 mov #0,R5
Mainloop
                 mov #Ramp_Tab,R5
                 mov #33,R6
                 mov #0,&DAC12 0DAT
Subloop
                 mov @R5+,&DAC12_0DAT ;updating of DAC12 buffer and increment of pointer
                                          :data table
DELAY
                 mov #8,R4 ;delay for time interval to get Ramp signal of 1msec cycle
L
                  dec R4
                  jnz L
                      R6
                  dec
                      Subloop
                  jnz
                      Mainloop
                 jmp
                 nop
Ramp_Tab
                                         ; table of data
      DW 0x000
      DW 0x7f
      DW 0xfe
      DW 0x17d
      DW 0x1fc
      DW 0x27b
      DW 0x2fa
      DW 0x379
      DW 0x3f8
      DW 0x477
      DW 0x4f6
      DW 0x575
      DW 0x5f4
      DW 0x673
      DW 0x6f2
      DW 0x771
      DW 0x7f0
      DW 0x86f
      DW 0x8ee
      DW 0x96d
      DW 0X9ec
      DW 0XA6B
      DW 0XAEA
      DW 0XB69
      DW 0XBE8
      DW 0XC67
      DW 0XCE6
      DW 0XD65
      DW 0XDE4
      DW 0XE63
      DW 0XEE2
      DW 0XF61
      DW 0XFE0
      DW 0XFFF
     COMMON INTVEC ; Interrupt Vectors
      ORG RESET_VECTOR ; POR, ext. Reset
      DW
            RESET
      END
```