

קובץ הכנה ניסוי מעבדה מס' 6

Tutorial 6 – Advanced Timers
Timer\_A, Timer\_B

מעבדת מיקרומחשבים – המחלקה להנדסת חשמל ומחשבים מס' קורס - 361.1.3353

<u>כתיבה ועריכה</u>: חנן ריבוא

מהדורה 1 – שנה"ל תשע"ו


עמודים MSP430x4xx user guide קריאה משלימה ניתן למצוא בקובץ המעבדה

# 1) הקדמה:

Timer\_B הינו מודול חומרה הפועל במקביל ל- CPU (כמו כל רכיב פריפריאלי) ומהווה טיימר באורך Timer\_B הניתן לתכנות (ישנה אפשרות לקנפג אותו לאורך של 8,10,12,16 bits ע"י 2 ביטים CNTLx, במקרים אלו ערכי המנייה המקסימליים הם Ox00FF, Ox03FF, Ox0FFF, OxFFFF בהתאמה) המונה מחזורי שעון המזין אותו (אות ריבועי מחזורי מ-3 מקורות הניתן לחלוקה ב- 2/4/8 ע"י 2 ביטים IDx) המנייה למעשה (באורך 16bit) בכל עליית שעון.

ניתן לאפס את תוכן רגיסטר TBR ע"י העלאת ביט TBCLR ל-'1' (גורם לאיפוס הביטים TBR ו- MCx.). השעון המזין (בחירה ע"י כתיבה ל-2 ביטים TBSSELx) יכול להיות פנימי (בחירה ע"י כתיבה ל-2 ביטים TBCLK) יכול להיות פנימי (counter במקרה זה השימוש נקרא TBCLK) דרך רגל P1.4 (כמובן לפי קינפוג מתאים – ראה datasheet). בנוסף לתכונות הבסיסיות של טיימר, מניית מחזורי שעון ובקשת פסיקות במרווחי זמן שווים (כפולות של מחזורי השעון). במקביל לטיימר מחוברים 7 רגיסטרים הפועלים בנפרד ומקנים לטיימר יכולות נוספות:


- לכידת ערך הטיימר באחד מ-7 הרגיסטרים (לצורך קריאה בתוכנה) בהינתן טריגר של אות חיצוני ברגל הבקר המתאימה לרגיסטר שבחרנו (3 אפשרויות עלייה / ירידה / עלייה וירידה) ובקשת פסיקה. תכונה capture זאת נקראת
- .compare בקשת פסיקה כאשר הטיימר יגיע לערך שכתבנו באחד מ-7 הרגיסטרים, תכונה זאת נקראת •
- לכל אחד מ-7 הרגיסטרים מחוברת חומרה המאפשרת ליצור פסיקות במרווחי זמן נוספים ויצירת אות
   PWM במוצא רגלי הבקר (אות ריבועי שניתן לתכנת את התדר שלו ואת חלק המחזור שהוא ב- '1' לוגי).



**PWM** signal

capture/compare של הטיימר או ע"י אחד מ-7 הרגיסטרים Overflow בקשות פסיקה נוצרות ע"י תנאי

# :TIMER B <u>דיאגרמת בלוקים – מודול</u>




# :Timer\_B פירוט רגיסטרים של מודול (3


(מכיל ביט אפשור וביט Timer\_B בגיסטרי בקרה: ישנו רגיסטר בקרה אחד השולט על ליבת המודול (מכיל ביט אפשור וביט (מכיל ביט אפשור וביט הנקרא אחד לכל מעטפת (ישנן 7 מעטפות) הנקרא דגל פסיקת ליבת הטיימר). ישנו רגיסטר בקרה אחד לכל מעטפת). סה"כ ישנם 8 רגיסטרי בקרה. x = 0....6

ווי. בקווו. BCTL (Cont			פת). סה"	פסיקת מעט	ר וביט דגל כ	ל ביט אפשו	מכי , x = 0	שר 6,,6
15	14	O1 ).	13	12	11	10	9	8
Unused	Т	BCLGR	lPx	CN	TLx	Unused	TBS	SELx
rw-(0)	rw-(0)		rw-(0)	rw-(0)	rw-(0)	rw-(0)	rw-(0)	rw-(0)
7	6		5	4	3	2	1	0
I	Dx		M	Сх	Unused	TBCLR	TBIE	TBIFG
rw-(0)	rw-(0)		rw-(0)	rw-(0)	rw-(0)	w-(0)	rw-(0)	rw-(0)
Unused	Bit 15	Unus	sed					
TBCLGRP	Bit 14-13	TBCI 00 01 10	TBCL1+T TBCL3+T TBCL5+T TBCL0 inc TBCL1+T TBCL4+T TBCL0 inc TBCL0+T	BCL2 (TBC BCL4 (TBC BCL6 (TBC dependent BCL2+TBCL BCL5+TBCL dependent BCL1+TBCL	ds independer CR1 CLLDx I CR3 CLLDx I CR5 CLLDx I 3 (TBCCR1 6 (TBCCR4 2+TBCL3+TE control the up	bits control the bits control the bits control the bits control the CLLDx bits control bits cont	e update) e update) control the up	
CNTLx	Bits 12-11	00 01 10 11	12-bit, TB 10-bit, TB 8-bit, TBF	R <sub>(max)</sub> = 0FF R <sub>(max)</sub> = 0FF R <sub>(max)</sub> = 03F R <sub>(max)</sub> = 0FFh	Fh Fh			
Unused	Bit 10	Unus	sed					
TBSSELx	Bits 9-8	Time 00 01 10 11	r_B clock s TBCLK ACLK SMCLK Inverted T	source select				
IDx	Bits 7-6	Input 00 01 10 11			ect the divider	for the input	clock.	
MCx	Bits 5-4	Mode powe 00 01 10	er. Stop mod Up mode: Continuou	e: the timer is the timer co is mode: the	= 00h when s halted unts up to TB timer counts ner counts up	CL0 up to the valu	ue set by TB0	ONTLx
Unused	Bit 3	Un	nused					
TBCLR	Bit 2				s bit resets T is automatica			
TBIE	Bit 1	Tir 0 1	Interrup	rrupt enable. ot disabled ot enabled	This bit enab	les the TBIF	3 interrupt re	quest.
TBIFG	Bit 0	Tir 0 1		rrupt flag. rrupt pending ot pending	)			

15	14		13	12	11	10	9	8
	Mx		ccisx		scs			CAP
rw-(0)	rw-(0)	r	w-(0)	rw-(0)	rw-(0)	rw-(0)	rw-(0)	rw-(0)
7	6		5	4	3	2	1	0
OUTMODx		)x		CCIE	CCI	OUT	cov	CCIFG
rw-(0)	rw-(0)	r	w-(0)	rw-(0)	r	rw-(0)	rw-(0)	rw-(0)
СМх	Bit 15-14	00 01 10	Capture		ge	edges		
CCISx	Bit 13-12	See th 00 01 10					ne TBCCRx in all connection	
scs	Bit 11	signal 0	with the Asynchro	apture sourc timer clock. onous capture nous capture	re	used to sync	hronize the ca	apture in
CLLDx	Bit 10-9	00 01 10	TBCLx lo TBCLx lo TBCLx lo TBCLx lo	oads on write oads when T oads when T	e to TBCCRX BR counts to BR counts to BR counts to	0 0 0 0 0 (up or co 0 TBCL0 or t	latch load eventinuous mooto 0 (up/down	de)
CAP	Bit 8	0	ire mode Compare Capture	e mode				
OUTMODX	Bits 7-5	EQUX 000 001 010 011 100 101 110	It mode.  C = EQUO OUT bit Set Toggle/rese Toggle Reset Toggle/s Reset/se	). value eset t	6, and 7 are	not useful fo	or TBCL0, be	cause
CCIE	Bit 4	the co	orrespon Interrupt	are interrupt ding CCIFG disabled enabled		s bit enables	s the interrup	t request
CCI	Bit 3	Captu	ıre/comp	are input. Th	ne selected in	nput signal c	an be read by	y this bit.
OUT	Bit 2	0	ut. For ou Output lo Output h	ow	, this bit dire	ctly controls	the state of t	ne outpu
cov	Bit 1	be res	set with s No captu	low. This bit is oftware. Ire overflow overflow occ	occurred	apture overf	low occurred	. COV m
CCIFG	Bit 0	0		are interrupt rupt pending	flag			

(b) רגיסטרי מידע: ישנו רגיסטר אחד הנקרא TBR המכיל את ערך הטיימר של ליבת המודול. ישנו רגיסטר אחד לכל מעטפת (ישנן 7 מעטפות) הנקרא TBCCRx (כאשר 6,...,6 ישנו רגיסטר נוסף, אחד לכל מעטפת (ישנן 7 מעטפות) הנקרא את הערך המידע עבור אופני פעולה Capture/Compare. סה"כ ישנם 8 רגיסטרי מידע.






<u>רגיסטר טבלת פסיקות – הגעה מהירה לקטע קוד המטפל במקור פסיקה ספציפי לפי סדר העדיפות:</u> (c

ΓΒΙV (Interr	upt Vector	Register):										
15	14	13	12	11	10	9	8					
0	0	0	0	0	0	0	0					
r0	r0	r0	r0	r0	r0	r0	r0					
7	6	5	4	3	2	1	0					
0	0	0	0		TBIVx		0					
r0	r0	r0	r0	r-(0)	r-(0)	r-(0)	r0					
TBIVx	Bits 15-0	Timer_B in	terrupt vecto	r value								
TBIV Con	tents l	nterrupt Sou	rce Int	errupt Flag	Interrupt Priority							
00h	No ir	nterrupt pendi	ng	-								
02h	Capt	ure/compare	1 TBC	CR1 CCIFG	Highest							
04h	Capt	ure/compare	2 TBC	CR2 CCIFG								
06h	Capt	ure/compare	3 <sup>†</sup> TBC	CR3 CCIFG								
08h	Capt	ure/compare	4 <sup>†</sup> TBC	CR4 CCIFG								
0Ah	Capt	ure/compare	5 <sup>†</sup> TBC	CR5 CCIFG								
0Ch	Capt	ure/compare	6 <sup>†</sup> TBC	CR6 CCIFG								
0Eh		r overflow	TBIF	G	Lowest							
MSP430x4xx	k devices only					l	MSP430x4xx devices only					

©Hanan Ribo

### 4) מוצא המודול דרך רגלי הבקר:



כדי לקנפג את רגלי מוצא הבקר לשמש בתור כניסה עבור מצב input capture (מוקף בכחול) או לשמש בתור מוצא אות PWM עבור מצב output compare (מוקף באדום) נפנה לקובץ PWM מוצא אות

כמו שעשינו בתרגולי הכנה הקודמים. בעמוד 67,70

PIN NAME (P2.X)			CONTROL BI	CONTROL BITS / SIGNALS		
PIN NAME (P2.X)		X FUNCTION	P2DIR.x	P2SEL.x		
P2.1/TB0		1 P2.1 (I/O)	I: 0; O: 1	0		
		Timer_B7.CCI0A and Timer_B7.CCI0B	0	1		
		Timer_B7.TB0 (see Note 1)	1	1		
P2.2/TB1		2 P2.2 (I/O)	I: 0; O: 1	0		
		Timer_B7.CCl1A and Timer_B7.CCl1B	0	1		
		Timer_B7.TB1 (see Note 1)	1	1		
P2.3/TB2		3 P2.3 (I/O)	I: 0; O: 1	0		
		Timer B7.CCI2A and Timer B7.CCI2B	0	1		
		Timer B7.TB2 (see Note 1)	1	1		
DIN NAME (D3 V)	Τ.,	FUNCTION	CONTROL BI	TS / SIGNALS		
PIN NAME (P3.X)	x	FUNCTION	CONTROL BI	TS / SIGNALS		
<b>PIN NAME (P3.X)</b> P3.4/TB3	<b>X</b>	FUNCTION P3.4 (I/O)	-			
. ,	1		P3DIR.x	P3SEL.x		
. ,	1	P3.4 (I/O)	P3DIR.x I: 0; O: 1	P3SEL.x		
P3.4/TB3	1	P3.4 (I/O) Timer B7.CCl3A and Timer_B7.CCl3B	P3DIR.x I: 0; O: 1 0	P3SEL.x 0		
P3.4/TB3	4	P3.4 (I/O) Timer_B7.CCl3A and Timer_B7.CCl3B Timer_B7.TB3 (see Note 1)	P3DIR.x I: 0; O: 1 0	0 1		
P3.4/TB3	4	P3.4 (I/O) Timer B7.CCl3A and Timer_B7.CCl3B Timer_B7.TB3 (see Note 1) P3.5 (I/O)	P3DIR.x  I: 0; O: 1  0  1  I: 0; O: 1	93SEL.x 0 1 1 0		
P3.4/TB3	4	P3.4 (I/O)  Timer B7.CCl3A and Timer_B7.CCl3B  Timer_B7.TB3 (see Note 1)  P3.5 (I/O)  Timer B7.CCl4A and Timer_B7.CCl4B	P3DIR.x  I: 0; O: 1  0  1  I: 0; O: 1  0  0  0  1  0  0  1  0  0	93SEL.x 0 1 1 0 1		
P3.4/TB3	4	P3.4 (I/O) Timer B7.CCl3A and Timer_B7.CCl3B Timer_B7.TB3 (see Note 1) P3.5 (I/O) Timer B7.CCl4A and Timer_B7.CCl4B Timer B7.TB4 (see Note 1)	P3DIR.x  I: 0; O: 1  0  1  I: 0; O: 1  0  1  I: 0; O: 1	93SEL.x 0 1 1 0 1 1 0 1 1		
P3.4/TB3	4	P3.4 (I/O) Timer B7.CCl3A and Timer_B7.CCl3B Timer_B7.TB3 (see Note 1) P3.5 (I/O) Timer B7.CCl4A and Timer_B7.CCl4B Timer B7.TB4 (see Note 1) P3.6 (I/O)	P3DIR.x  I: 0; O: 1  0  1  I: 0; O: 1  0  1  I: 0; O: 1  0  1  I: 0; O: 1	93SEL.x 0 1 1 0 1 1 0 1 0		
P3.4/TB3 P3.5/TB4 P3.6/TB5	4	P3.4 (I/O)  Timer B7.CCl3A and Timer_B7.CCl3B  Timer_B7.TB3 (see Note 1)  P3.5 (I/O)  Timer B7.CCl4A and Timer_B7.CCl4B  Timer B7.TB4 (see Note 1)  P3.6 (I/O)  Timer B7.CCl5A and Timer_B7.CCl5B	P3DIR.x  I: 0; O: 1  0  1  I: 0; O: 1  0  1  I: 0; O: 1  0  1  I: 0; O: 1  0  0	P3SEL.x  0  1  1  0  1  0  1  1  1  0  1  1  1		
. ,	5	P3.4 (I/O)  Timer B7.CCl3A and Timer_B7.CCl3B  Timer B7.TB3 (see Note 1)  P3.5 (I/O)  Timer B7.CCl4A and Timer_B7.CCl4B  Timer B7.TB4 (see Note 1)  P3.6 (I/O)  Timer B7.CCl5A and Timer_B7.CCl5B  Timer B7.TB5 (see Note 1)	P3DIR.x  I: 0; O: 1  0  1  I: 0; O: 1	P3SEL.x  0  1  1  0  1  0  1  1  1  0  1  1  1		

©Hanan Ribo

# :Timer\_B קינפוג מודול (5

- ▼ קינפוג הטיימר נבצע לפני הפעלתו. כאשר נרצה לשנות את קינפוגו ההתחלתי (חוץ מהביטים TBCLR).
   ▼ סינפוג הטיימר (TBIE, TBIFG) מומלץ מאוד לעצור את הטיימר (MCx = 0x00).
- סאשר מחברים שעון חיצוני לטיימר דרך רגל P1.4 יש לדאוג לסנכרונו עם שעון ה- MCLK) CPU) אחרת בכל קריאה מרגיסטר TBR נצטרך לעצור את הטיימר (ישנה שיטה שלא מצריכה לעצור את הטיימר majority vote) הנקראת המומרת לקרוא את ערך TBR יותר מפעמיים בתוך זמן מחזור וערך הקריאה הנבחר יהיה לפי הרוב).
  - רגיסטר TBR ניתן לקריאה וכתיבה. כאשר כותבים אליו ההשפעה קוראת מיד.

## (6) אופניי מנייה של Counting Mode) Timer\_B:

. ושעון ההזנה של הטיימר פעיל **MCx** > 0 הטיימר מתחיל לעבוד כאשר ערך


עצירת הטיימר מתאפשרת ע"י איפוס 2 ביטי MCx או ע"י איפוס רגיסטר TBCCR0 (במצב זה הפעלה מחדש של הטיימר תתבצע ע"י כתיבת מס' שונה מ-0 לרגיסטר TBCCR0 והטיימר יתחיל במנייה מעלה). בטבלה הבאה מפורטות 4 אפשרויות מנייה של הטיימר בכתיבה ל-2 ביטים MCx.

MCx	Mode	Description
00	Stop	The timer is halted.
01	Up	The timer repeatedly counts from zero to the value of compare register TBCL0.
10	Continuous	The timer repeatedly counts from zero to the value TBR <sub>MAX</sub> (selected by the <b>CNTLx</b> bits).
11	Up/down	The timer repeatedly counts from zero up to the value of TBCL0 and then back down to zero.


### <u>:Timer\_B אופני פעולה של</u>

# :Up Mode (a

הטיימר מבצע מנייה (ערך TBR בכל מחזור שעון מקודם ב-1) מערך 0 עד לערך הכתוב ברגיסטר TBCCR0 (אנו כותבים לרגיסטר TBCCR0). הערך שאנו כותבים ב- TBCCR0 צריך להיות קטן מערך TBR<sub>MAX</sub> (אחרת האופן המתאים הוא Continuous Mode). אפשר לראות בדיאגרמה שמתבצעת השוואה בין ערך TBR לבין הערך שברגיסטר TBCL0, המנייה ממשיכה עד הגעת TBC לערך TBR ואז מתבצע איפוס לטיימר (רגיסטר TBR) והמנייה מתחילה שוב מאפס. במצב זה הטיימר סופר



- רנמצא ברגיסטר TBCCTL0 יש דגל (ביט) פסיקה CCIFG הנמצא ברגיסטר TBCCTL0 העולה ל-'1' כאשר ★ .TBCL0 הטיימר מגיע לערך
- לרגיסטר TBR (לטיימר עצמו) יש דגל (ביט) פסיקה TBIFG הנמצא ברגיסטר TBCTL העולה ל-'1' ★ לרגיסטר TBCLL העולה ל-'1" לאפס).




#### הערות:


- הטיימר TBCL0 כאשר ערך הטיימר מעל ערך TBCL0, הטיימר שר במהלך ריצת הטיימר, כאשר נבחר באופן שר Up Mode מתחיל מיד למנות מאפס.
- במהלך ריצת הטיימר, כאשר נשנה את ערך TBCL0 (כאשר הטעינה מ- TBCCR0 ל- TBCL0 מידית, ע"י 10 (CLLD0 = 00) אם ערכו החדש גדול מהערך הנוכחי של TBR המנייה תתבצע עד ערכו החדש. אחרת, המנייה תתחיל מאפס.

# :Continuous Mode (b

הטיימר מבצע מנייה עד לערך TBR<sub>MAX</sub> ואז מתחיל מההתחלה.




לרגיסטר TBR (לטיימר עצמו) יש דגל (ביט) פסיקה TBIFG הנמצא ברגיסטר TBCTL העולה ל-'1' לאפס). כאשר הטיימר מתחיל למנות מההתחלה (סופר מ- TBR<sub>MAX</sub> לאפס).



#### :Continuous Mode שימושים של אופן

בנוסף לשימוש המתואר לעיל, אופן זה יכול לשמש ליצירת פסיקות במרווחי זמן בלתי-תלויים (בהתבסס על התכונה שהמנייה הינה מחזורית מאפס עד לערך TBR<sub>MAX</sub> ולכן רגיסטר TBCCR0 פנוי לשימוש כשאר רגיסטרי TBCCR0). לדוגמה, נקנפג את Timer\_B כך שנבחר לכתוב 2 ערכים שונים לרגיסטרים TBCCR0). לאשר נבחר TBCCR0 (כאשר נבחר TBCCR0). כאשר ערך TBR יגיע לערך TBCCR0 תבוצע בקשת פסיקה וב- ISR נוסיף את ערך TBCCR0 לעצמו (כמובן שיש להתחשב בערך הגלישה). מרווח הזמן שנוצר הוא t<sub>0</sub>, אותו הדבר נבצע כאשר ערך TBR יגיע לערך TBCCR1, מרווח הזמן שנוצר הוא t<sub>0</sub>, במקרה זה מרווחי הזמן לשלטים בחומרה (עקב העבודה במקביל של רכיב פריפריאלי ל- CPU), במקרה זה (Timer B


בבקר שלנו המודול נקרא Timer\_B7 מאחר וישנם 7 רגיסטרי TBCCR0 - TBCCR6, בעזרתם נוכל ליצור מקסימום 7 פסיקות במרווחי זמן בלתי-תלויים.




הערה: שימוש נוכל לבצע גם באופנים אחרים כאשר ערך TBCCR0 מהווה זמן מחזור לשאר TBCCRx הרגיסטרים הרגיסטרים TBCCRx ערך TBCCRx ערך TBCCRx הרגיסטרים הרציסטרים, בתוך ה-TBCCRx ערך TBCCR0.

# :Up/Down Mode (C

הטיימר מבצע מנייה **מעלה** מאפס עד לערך שכתבנו ברגיסטר TBCCR0 ואז מבצע מנייה מטה עד לאפס וחוזר חלילה. במצב זה מחזור מנייה הוא  $2 \cdot \mathrm{TBCCR0}$  (מס' מחזורי שעון ההזנה של הטיימר). לאפס וחוזר חלילה במצב זה מחזור מנייה הוא  $\mathrm{TBR}_{\mathrm{max}} < \mathrm{TBCCR0}$  ולא תתבצע מנייה מטה  $\mathrm{TBR}_{\mathrm{max}}$ .



- העולה ל-'1' כאשר TBCCTL0 יש דגל (ביט) פסיקה CCIFG הנמצא ברגיסטר TBCCTL0 העולה ל-'1' כאשר ארגיסטר TBCL0-1 לערך TBCL0.
- רעולה ל-'1' TBCTL (לטיימר עצמו) יש דגל (ביט) פסיקה TBIFG הנמצא ברגיסטר (לטיימר עצמו) יש דגל (ביט) ארגיסטר (ביט) מטיימר עובר מערך (2x0001 לערך לאפס.



### <u>הערה:</u>

במהלך ריצת הטיימר, כאשר נשנה את ערך TBCL0 (כאשר הטעינה מ- TBCCR0 ל- TBCL0 מידית, ע"י (כאשר הטיימר, כאשר נשנה את ערך TBCL0 (כאשר הטעינה מעלה מונה עד הערך החדש. (CLLD0 = 00 כאשר הטיימר במנייה מעלה, אם ערכו החדש גדול מהערך הנוכחי של TBR המנייה תתבצע עד ערכו החדש ומשם מטה. אחרת, מיד המנייה תתחיל מטה.

## <u>:Up/Down Mode</u>

בנוסף לשימוש המתואר לעיל, אופן זה תומך ביישומים הדורשים " dead times ", זמן נדרש שבו כל אותות PWM המיוצרים במקביל ממוצא הטיימר המוצא שלהם 0v. (הסבר בהרחבה עמ' 11).


## :Capture/Compare Modes (7

במודול Timer\_B7 (קיים בבקר שלנו) ישנם 7 רגיסטרי Timer\_B7 (קיים בבקר שלנו) ישנם 7 רגיסטר הוא חלק מבלוק חומרה המחובר במקביל לטיימר TBR (במתואר בדיאגרמה בעמ' 5) ולו 2 כל רגיסטר הוא חלק מבלוק חומרה המחובר במקביל לטיימר (לצורך קריאה בתוכנה) בהינתן טריגר של אות שימושים. האחד, לכידת ערך הטיימר באחד מ-7 הרגיסטרים (לצורך קריאה בתוכנה) ובקשת פסיקה. חיצוני ברגל הבקר המתאימה לרגיסטר שבחרנו (3 אפשרויות - עלייה / ירידה / עלייה וירידה) ובקשת פסיקה. תכונה זאת נקראת לערך שכתבנו באחד מ-7 הרגיסטרים, תכונה זאת נקראת compare.

## :Capture Mode (a


תכונה זו נבחר ע"י העלאת ביט CAP ל-'1'. לכל אחד מ-7 הבלוקים יש כניסות (capture inputs) המונה זו נבחר ע"י העלאת ביט CCIsk ל-'1'. לכל אחד מ-7 המחוברים לרגלי הבקר או לאותות הנקראות CCIxB ו- CCIxB (בחירתם ע"י 2 הביטים CCIxB) כך שנוכל להשתמש באותות דרכם כטריגר ללכידת ערך הטיימר. צורת הטריגר (3 אפשרויות - עלייה / ירידה / עלייה וירידה) נקבעת ע"י 2 הביטים CMx. צורת הטריגר ערך טיימר TBR מועתק לרגיסטר TBCCRx ודגל (ביט) CCIFG עולה ל-'1'. ניתן לקרוא בתוכנה את ערך אות הכניסה ע"י ביט CCI מומלץ מאוד במצב של capture לסנכרן את אות הכניסה לשעון המעבד (MCLK) ע"י העלאת ביט SCS ל-'1'.

לכל אחד מרגיסטרי TBCCTLx ישנו ביט COV העולה ל-'1' כאשר יש Overflow המתריע על מצב שבו TBCCRx ישנו ביט TBCCRx קרה טריגר חדש לפני שקראנו את ערך הטיימר מרגיסטר TBCCRx כתוצאה מהטריגר הקודם. ביט COV מתאפס (לצורך reset) בתוכנה **בלבד**.



©Hanan Ribo

## להלן דיאגרמת מצבים של מחזור capture,



#### הערה:

ישנה אפשרות של יצירת טריגר בתוכנה (ניתן לשימוש למדידת זמן חישוב בזמן-אמת של קטע קוד או כל ישנה אפשרות של יצירת טריגר בתוכנה (ניתן לשימוש למדידת זמן חישוב בזמן-אמת של קטע קוד או כל CCISx = 2 - ע"י שימוש ב- 2 ביעריגר עלייה וירידה יחד, בתחילת מכתוב 2 ביער CCISx = 2 בטריגר עלייה וירידה יחד, בתחילת המיקום בקוד שממנו נרצה למדוד נכתוב 2 ביער CCISx = 3 ערך הטיימר שנלכד זה זמן 2 במיקום בקוד שעד 3 ערך הטיימר שנלכד זה זמן 3 במיקום בקוד הוא 3 ביער מדוד נכתוב 4 ביער מנימר שנלכד ביער מדוד נכתוב 4 ביער הטיימר שנלכד ביער מדוד הוא 4 ביער הטיימר שנלכד ביער מדוד ביער הטיימר שנלכד ביער מדוד ביער הוא 4 ביער הטיימר שנלכד ביער מדוד ביער הטיימר שנלכד ביער מדוד ביער הוא 4 ביער הטיימר שנלכד ביער מדוד ביער מדוד ביער הטיימר שנלכד ביער מדוד ביער מדוד ביער ביער מדוד ביער מדוד ביער מדוד ביער ביער מדוד ביער מדיד ביער מדוד ביער מדיד ביער ביער מדיד ביער מדיד ביער מדיד ביער מדיד ביער מדיד ביער מדיד ביער ביער מדיד בי

# :Compare Mode (b

תכונה זו נבחר ע"י העלאת ביט CAP ל-'0'. בתכונה זו נשתמש לצורך יצירת אותות PWM במוצא רגלי הבקר וליצירת פסיקות במרווחי זמן נדרשים. כאשר ערך הטיימר (רגיסטר TBCCRx) מגיע לערך ברגיסטר TBCCRx וליצירת פסיקות במרווחי זמן נדרשים. כאשר ערך הטיימר (רגיסטר TBCLx, latch) עולה ל-'1', גורם לדגל הפסיקה EQUx (אליו אנו כותבים), אות פנימי EQUx (במוצא ה-OUTx signal) להוציא אות PWM לפי אופן שנבחר (הסבר בהרחבה לעלות ל-'1' מה שגורם לאות המוצא TBCCRx, ערך זה עובר בפעולת חומרה (אין גישה אליו בתוכנה) בעמ' 33). בקוד אנו כותבים לרגיסטר Buffer, זמן המעבר (העדכון) נקבע ע"י ביטים CLLDx, לפי הטבלה הבאה: מכור כי ההשוואה מתבצעת בין ערך הטיימר לערך ברגיסטר TBCLx.

CLLDx	Description
00	New data is transferred from TBCCRx to TBCLx immediately when TBCCRx is written to.
01	New data is transferred from TBCCRx to TBCLx when TBR counts to 0.
10	New data is transferred from TBCCRx to TBCLx when TBR <i>counts</i> to 0 for <b>up and continuous modes</b> . New data is transferred to from TBCCRx to TBCLx when TBR <i>counts</i> to the old TBCL0 value or to 0 for <b>up/down mode</b> .
11	New data is transferred from TBCCRx to TBCLx when TBR counts to the old TBCLx value.

ישנה אפשרות שעדכון רגיסטרי **TBCLx** יתבצע בזמן מקביל (סימולטנית) בקבוצות בעזרת 2 ביטים **TBCLx** ישנה אפשרות שעדכון רגיסטרי זמן המעבר ייקבע ע"י ערך 2 ביטים CLLDx (חוץ ערך 0.1,2,3,4,5,6). במפרד והעדכון לא יהיה סימולטני) של רגיסטר TBCCRx בעל האינדקס הנמוך ביותר (x=0,1,2,3,4,5,6) חוץ ממצב 0.1,2,3,4,5,6

TBCLGRPx	Grouping	Update Control
00	None	Individual
01	TBCL1+TBCL2	TBCCR1
	TBCL3+TBCL4	TBCCR3
	TBCL5+TBCL6	TBCCR5
10	TBCL1+TBCL2+TBCL3	TBCCR1
	TBCL4+TBCL5+TBCL6	TBCCR4
11	TBCL0+TBCL1+TBCL2+TBCL3+TBCL4+TBCL5+TBCL6	TBCCR1

# <u>Output Modes (capture/compare יחידת המוצא (נמצאת בבלוק</u> (8

כל בלוק capture/compare מתוך 7 הקיימים ב- Timer\_B7 ישנה יחידת מוצא

כאשר OUTx signal דרך אות בשם PWM ליצירת אותות (output\_unit\_0 – output\_unit\_6)

**EQUx** ו- **EQUO** ב-8 אופני פעולה שונים המבוססים על אותות (x = 0,1,2,3,4,5,6)

כאשר המתח לשאר ששת TBCCR0 משמש ממן (ללא אינדקס x=1,2,3,4,5,6 מאחר ובמצב האינדקס t=1,2,3,4,5,6 כאשר רגיסטרי (TBCCRx). ישנה אפשרות לגרום ל-7 רגלי מוצא הטיימר המייצרים אותות (High Z) ע"י העלאת המתח ברגל **TBOUTH** (רגל מספר 84) ל-'1'.

#### <u>שמונה אופני פעולה:</u>

ישנם 8 אופני פעולה הנקבעים ע"י 3 ביטים ביטים OUTMODx. בכל האופנים (למעט אופן 0 שינוי רמה במוצא תהיה בעליית רמה של שעון המזין את הטיימר).


OUTMODx	Mode	Description
000	Output	The output signal OUTx is defined by the OUTx bit. The OUTx signal updates immediately when OUTx is updated.
001	Set	The output is set when the timer <i>counts</i> to the TBCLx value.  It remains set until a reset of the timer, or until another output mode is selected and affects the output.
010	Toggle/Reset	The output is toggled when the timer <i>counts</i> to the TBCLx value.  It is reset when the timer <i>counts</i> to the TBCL0 value.
011	Set/Reset	The output is set when the timer <i>counts</i> to the TBCLx value.  It is reset when the timer <i>counts</i> to the TBCL0 value.
100	Toggle	The output is toggled when the timer <i>counts</i> to the TBCLx value.  The output period is double the timer period.
101	Reset	The output is reset when the timer <i>counts</i> to the TBCLx value.  It remains reset until another output mode is selected and affects the output.
110	Toggle/Set	The output is toggled when the timer <i>counts</i> to the TBCLx value.  It is set when the timer <i>counts</i> to the TBCL0 value.
111	Reset/Set	The output is reset when the timer <i>counts</i> to the TBCLx value.  It is set when the timer <i>counts</i> to the TBCL0 value.

הערה: אופני פעולה **2,3,6,7** אינם שימושיים עבור output\_unit\_0 אינם שימושיים עבור TBCCRx משמש זמן מחזור לשאר ששת רגיסטרי TBCCRx.

# יצירת אות PWM כתלות בביטים OUTMODx ובבחירת אופן מניית הטיימר (ביטים


# <u>טופן מנייה Up Mode:</u> (a

במצב זה אות המוצא של המודול OUTx signal (ראה דיאגרמת בלוקים) המחובר לרגל TBx משנה רמה לוגית כאשר ערך TBR מגיע לערך TBCLx (באופנים 2,3,4,6,7) ומשנה רמה שוב לוגית שוב (באופנים TBCLx) מאשר ערך TBR עובר מערך TBCL0 לאפס. בדוגמה הבאה מופיעים שמונה סוגי האותות במוצא רגל (P2.2)TB1) באופן מנייה Dp Mode.



# <u>אופן מנייה Continuous Mode:</u> (b

במצב זה אות המוצא של המודול OUTx signal (ראה דיאגרמת בלוקים) המחובר לרגל TBx משנה רמה TBx משנה רמה (ראה דיאגרמת בלוקים) ומשנה רמה שוב לוגית שוב (באופנים TBCLx) ומשנה רמה שוב לוגית שוב (באופנים TBCLx) מגיע לערך TBCL בדוגמה הבאה מופיעים שמונה סוגי האותות במוצא רגל (2,3,6,7 באופן מנייה Continuous Mode.




# <u>אופן מנייה Up/Down Mode:</u> (C

TBx ראה דיאגרמת בלוקים) OUTx signal במצב זה אות המוצא

- משנה רמה לוגית כאשר ערך TBR מגיע לערך TBCLx במנייה מעלה ובמנייה מטה (אופנים 2,4,6) 💍
- משנה רמה לוגית כאשר ערך TBR מגיע לערך TBCL0 במנייה מעלה ומשנה שוב רמה כאשר ערך o משנה רמה לוגית לערך TBCLx מגיע לערך TBCLx מגיע לערך

בדוגמה הבאה מופיעים שמונה סוגי האותות במוצא רגל P2.3)TB3) באופן מנייה



לאופן מנייה Up/Down Mode ישנו יישום שימושי כאשר בין מספר מוצאי PWM נדרש "**dead times**" , זמן שכל אותות מוצאי PWM הם במצב '0', <u>כמתואר בדוגמה הבאה</u>:


 $t_{dead}$  = Time during which both outputs need to be inactive.

 $t_{timer}$  = Cycle time of the timer clock.

TBCLx = Content of compare latch x.

 $t_{dead} = t_{timer} \times (TBCL1 - TBCL3)$ 

The ability to simultaneously load grouped compare latches assures the dead times.



©Hanan Ribo

הערה כללית: במהלך פעולת הטיימר בייצור אות מוצא, כאשר נרצה להחליף את אופן אות המוצא של הטיימר. בכתיבה לביטים OUTMODx נוודא שביט אחד מהמצב הקודם נשאר ב- '1' (חוץ מהמקרה שנבחר באופן 0). על כן מומלץ לבחור אופן 7 (כמצב ביניים) ולאחר מכן לבחור במצב שנבחר.

## (9 פסיקות מודול Timer B:

ישנם 2 וקטורי פסיקה הקשורים למודול זה (כמובן שיש לבצע אפשור מקומי וגלובלי, כבשאר המודולים).

- CCIFG הקשור לבקשת פסיקה TIMERB0\_VECTOR הקשור לבקשת פסיקה עקב דגל . כ עדיפות גבוהה − וקטור פסיקה עקב דגל TBCCR0 הנמצא ב- (הנמצא ב- TBCCR0)
- עדיפות נמוכה (אחת פחות) וקטור פסיקה TIMERB1\_VECTOR הקשור לבקשות פסיקה עקב דגלי TBCCR1 TBCCR6 (הנמצאים ב TBCCR1 TBCCR6) הקשורים לרגיסטר TBIFG).
   בנוסף וקטור זה משמש עבור דגל TBIFG הקשור לפסיקה של הטיימר עצמו (רגיסטר TBR).
   מאחר ווקטור פסיקה זה קשור ל-7 מקורות, הוא מנוהל ע"י רגיסטר TBIV המקבל ערך זוגי בין 2 ל- 14 המתאים לכל מקור פסיקה כך שבכניסה ל- ISR נוכל לחברו ל- PC לצורך חסכון בזמן ריצה ובתחזוקה יעילה של הקוד (כמתואר בתרגול ההכנה של מודול ADC12). מיסוך הפסיקות לא משפיע על עדכון הערכים ברגיסטר TBIV.

TBIV Contents	Interrupt Source	Interrupt Flag	Interrupt Priority
00h	No interrupt pending	-	
02h	Capture/compare 1	TBCCR1 CCIFG	Highest
04h	Capture/compare 2	TBCCR2 CCIFG	
06h	Capture/compare 3	TBCCR3 CCIFG	
08h	Capture/compare 4	TBCCR4 CCIFG	
0Ah	Capture/compare 5	TBCCR5 CCIFG	
0Ch	Capture/compare 6	TBCCR6 CCIFG	
0Eh	Timer overflow	TBIFG	Lowest

הדגלים CCIFG הקשורים לרגיסטרים TBCCR0 – TBCCR6 עולים ל-'1' עבור מצב של CCIFG הקשורים לרגיסטרים COIFG לאשר ישנו טריגר ברגל הבקר (כמתואר בעמ' 6) או עבור מצב של output compare כאשר הטיימר מגיע משר ישנו טריגר ברגל הבקר (כמתואר בעמ' 6) או עבור מצב של TBCCR0 מתאפס אוטומטית בכניסה ל- לערך שברגיסטר TIMERBO\_VECTOR הקשורים לרגיסטרים של וקטור פסיקה של וקטור פסיקה ל- ISR של וקטור פסיקה של העדיפות הגבוהה מתאפס. ניתן לאפס בתוכנה את כל הדגלים של TIMERB1\_VECTOR

### בדוגמה הבאה מתואר שימוש נכון ברגיסטר TBIV.

```
//----- Interrupt handler for TBCCR0 CCIFG.-----
           CCIFG_0_HND
                        ; Start of handler Interrupt latency
                                                              6 Cycles
                                                              ;5 Cycles
//----- Interrupt handler for TBIFG, TBCCR1 and TBCCR2 CCIFG.-----
TB_HND
                                           ; Interrupt latency
                                                                6 Cycles
               ADD
                      &TBIV,PC
                                                ; Add offset to Jump table 3 Cycles
                                               ; Vector 0: No interrupt
                                                                          5 Cycles
              RETI
              JMP
                      CCIFG_1_HND
                                                ; Vector 2: Module 1
                                                                          2 Cycles
              JMP
                      CCIFG_2_HND
                                                ; Vector 4: Module 2
                                                                          2 Cycles
             RETI
                                               ; Vector 6
              RETI
                                               ; Vector 8
             RETI
                                               ; Vector 10
             RFTI
                                               ; Vector 12
TBIFG_HND
                                                ; Vector 14: TIMOV Flag
                                                ; Task starts here
             RETI
                                               ; 5 Cycles
CCIFG_2_HND
                                               ; Vector 4: Module 2
                                               ; Task starts here
                                               ; Back to main program 5 Cycles
             RETI
// The Module 1 handler shows a way to look if any other
// interrupt is pending: 5 cycles have to be spent, but
// 9 cycles may be saved if another interrupt is pending
CCIFG 1 HND
                                               ; Vector 6: Module 3
                                               ; Task starts here
                                               ; Look for pending ints 2
              JMP TB_HND
```

#### 10)תכונות דומות ושונות בין Timer\_B ל- Timer\_A:

#### תוכלו להשתמש גם במודול Timer\_B7 הזהה למודול Timer\_B7 למעט ההבדלים הבאים:

- (כמתואר לעיל) grouped קיימת תכונת B רק בטיימר O
- רק בטיימר B קיימת יכולת שמוצא אותות PWM יהיו בנתק בשימוש TBOUT.
- עמ' SCCI עמ' SCCI עמ' capture/compare input איי ביט SCCI ישנה פונקציית סנכרון עבור איימר A ישנה פונקציית סנכרון עבור (msp430x4xx

#### :Timer\_B – דוגמאות.D

בדוגמה זו נקנפג את הטיימר כך שיוציא במקביל שישה אותות PWM ב- Duty Cycle שונה דרך רגלי (כמובן TB1 - TB6 במצב מנייה Mode. שעון ההזנה של הטיימר הוא SMCLK וערך ברירת המחדל (כמובן  $f_{\rm SMCLK_{default}} = 32768 \cdot 32 = 2^{20} = 1,048,576Hz$  שניתן לתכנתו - לא למדתם) הוא TBCCR0 האותות וערכו 511 המהווה תדר של TBCCR0 מהווה זמן מחזור לכל 6 האותות וערכו 511 המהווה תדר של Duty (מצב Duty Cycle  $= \frac{383}{100} = 75\%$  אות באות המווים את חלק במחזור שהאות ב- '1' (מצב Duty Cycle  $= \frac{383}{100} = 75\%$ 

. כך עבור שאר האותות. Duty Cycle  $= \frac{383}{511} \cong 75\%$  עבור PWM אות במוצא יהיה אות TBCCR1 = 383

```
#include <msp430xG46x.h>
     RSEG CSTACK ; Define stack segment
     RSEG CODE ; Assemble to Flash memory
RESET mov.w #SFE(CSTACK),SP
                                    ; Initialize stackpointer
StopWDT
             mov.w #WDTPW+WDTHOLD,&WDTCTL ; Stop WDT
SetupFLL
             bis.b #XCAP14PF,&FLL CTL0
                                             ; Configure load caps
SetupP2
             bis.b #0Ch,&P2SEL
                                               ; P2 option select – TB1,TB2
             bis.b #0Ch,&P2DIR
                                               ; P2 outputs
             bis.b #0F0h,&P3SEL
SetupP3
                                              ; P3 option select-TB3,TB4, TB5,TB6
             bis.b #0F0h,&P3DIR
                                               ; P3 outputs
SetupC0
             mov.w #512-1,&TBCCR0 ; PWM Period mov.w #OUTMOD_7,&TBCCTL1 ; CCR1 reset/set
SetupC1
                                              ; CCR1 PWM Duty Cycle
             mov.w #383,&TBCCR1
                                            ; CCR2 reset/set
SetupC2
             mov.w #OUTMOD 7,&TBCCTL2
             mov.w #128,&TBCCR2
                                               ; CCR2 PWM duty cycle
SetupC3
             mov.w #OUTMOD_7,&TBCCTL3
                                              ; CCR3 reset/set
                                              ; CCR3 PWM duty cycle
             mov.w #64,&TBCCR3
             mov.w #OUTMOD_7,&TBCCTL4
                                             ; CCR4 reset/set
SetupC4
             mov.w #32,&TBCCR4
                                              ; CCR4 PWM duty cycle
SetupC5
             mov.w #OUTMOD_7,&TBCCTL5 ; CCR5 reset/set
             mov.w #16,&TBCCR5
                                               ; CCR5 PWM duty cycle
                                           ; CCR6 reset/set
SetupC6
             mov.w #OUTMOD 7,&TBCCTL6
             mov.w #8,&TBCCR6
                                               ; CCR6 PWM duty cycle
             mov.w #TBSSEL_2+MC_1,&TBCTL
                                            ; SMCLK, upmode
SetupTB
Mainloop
             bis.w #CPUOFF,SR
                                                ; CPU off
             qon
                                                ; Required only for debugger
     COMMON INTVEC
                                               ; Interrupt Vectors
     ORG RESET VECTOR
                                                ; MSP430 RESET Vector
     DW
          RESET
     END
```

בדוגמה זו נבצע Toggle (היפוך מצב) לרגל P9.1 בכניסה ל- ISR של וקטור פסיקה Toggle (היפוך מצב) לרגל P9.1 בדוגמה זו נבצע Over flow של הטיימר. שעון ההזנה של הטיימר הוא TBCTL על כן הבהוב הלד יתבצע Over flow של מאחר וערך הביטים CNTLx שברגיסטר TBCTL שווה O.5Hz של מאחר וערך הביטים TIMERB1\_VECTOR של וקטור הפסיקה TIMERB1\_VECTOR ממקור פסיקה בדוגמה זו יש שימוש ברגיסטר TBV ב- ISR של וקטור הפסיקה אל רלוונטי במקרה זה, מאחר ואנו (TBIFG) TBR הטיימר עובד באופן מנייה Continues Mode אולם זה לא רלוונטי במקרה זה, מאחר ואנו (TBIFG) TBR בלבד.

	CSTACK	; Define stack segment	
RSEG	CODE	; Assemble to Flash memory	•
RESET	mov.w #SFE(CSTACK),SP mov.w #WDTPW+WDTHOLD,&WDTCTL	; Initialize stackpointer	
SetupFLL OFIFGcheck OFIFGwait	bis.b #XCAP14PF,&FLL_CTL0 bic.b #OFIFG,&IFG1 mov.w #047FFh,R15 dec.w R15	; Configure load caps ; Clear OFIFG ; Wait for OFIFG to set again if ; not stable yet	טע קוד זה בודק תייצבות מתנד הומך בשעון המזין
jnz	OFIFGwait bit.b #OFIFG,&IFG1 jnz OFIFGcheck	; Has it set again? ; If so, wait some more	זת טיימר B, לא דרש להבינו.
SetupP9	bis.b #002h,&P9DIR	; P9.1 output	
SetupTB	mov.w #TBSSEL_1+MC_2+TBIE,&TBCTL	; ACLK, cont. mode, interrupt	
Mainloop	bis.w #LPM3+GIE,SR nop	; Enter LPM3, interrupts enabled ; Required only for debugger	
; TBX_ISR		;Common ISR for TBCCR1-4 and o	- verflow
;	add.w &TBIV,PC reti reti reti reti reti reti reti reti	; Add Timer_B offset vector ; Vector 0 - no interrupt ; Vector 1 - TBCCR1 ; Vector 2 - TBCCR2 ; Vector 3 - TBCCR3 ; Vector 4 - TBCCR4 ; Vector 5 - TBCCR5	
TB_over	reti xor.b #002h,&P9OUT reti	; Vector 6 - TBCCR6 ; Vector 7 - overflow (Toggle P9.1) ; Return from overflow ISR	
;COMN	лоn intvec	; Interrupt Vectors	•
; ORG DW	RESET_VECTOR RESET	; RESET Vector	-
ORG DW END	TIMERB1_VECTOR TBX_ISR	; Timer_BX Vector	

TIMERBO\_VECTOR של וקטור פסיקה P9.1 בכניסה ל- P9.1 בכניסה ל Toggle בדוגמה זו נבצע TBCCRO היפוך מצב) לרגל P9.1 בכניסה ל Up Mode הטיימר עובד באופן מנייה SMCLK וכאשר ערכו מגיע לערך שברגיסטר ההזנה של הטיימר במקרה זה הוא

	sp430xG46x.h>		
RSEG	CSTACK ; Define stack segment		-
,	CODE ; Assemble to Flash memo		-
RESET StopWDT	mov.w #SFE(CSTACK),SP		
SetupFLL OFIFGcheck	bis.b #XCAP14PF,&FLL_CTL0 bic.b #OFIFG,&IFG1 mov.w #047FFh,R15	; Configure load caps ; Clear OFIFG ; Wait for OFIFG to set again if	קטע קוד זה בודק התייצבות מתנד
OFIFGwait	dec.w R15 jnz OFIFGwait	; not stable yet	התומך בשעון המזין את טיימר B, לא
	bit.b #OFIFG,&IFG1 jnz OFIFGcheck	; Has it set again? ; If so, wait some more	נדרש להבינו.
SetupP9	bis.b #002h,&P9DIR	; P9.1 output	
SetupC0	mov.w #CCIE,&TBCCTL0 mov.w #20000,&TBCCR0	; TBCCR0 interrupt enabled	
SetupTB	mov.w #TBSSEL_2+MC_1,&TBCTL	; SMCLK, up mode	
Mainloop	bis.w #CPUOFF+GIE,SR	; CPU off, interrupts enabled ; Required for debugger	
; TBO_ISR			•
;	xor.b #002h,&P9OUT reti	; Toggle P9.1	-
COMN	MON INTVEC	; Interrupt Vectors	-
;ORG DW	RESET_VECTOR RESET	; MSP430 RESET Vector	
ORG DW END	TIMERBO_VECTOR TBO_ISR	; Timer_B0 Vector	

4) בדוגמה זו נבצע input capture לרגל הבקר P2.2 אשר תשמש כניסת TB1 . לרגל זו נחבר אות ריבועי מהמחולל המהווה bput capture לרגל הבקר rising edge) '1' ל- '1' (rising edge). בהינתן טריגר נבצע חיסור בין ערך רגיסטר TBCCR1 הנוכחי לערכו הקודם. את ערך שמונת הביטים הנמוכים של תוצאת החיסור, נציג על גבי שמונת הלדים.

```
#include <msp430xG46x.h>
          org 0x1100
flag
         DB
               0
         RSEG CSTACK
                                 ; Define stack segment
         RSEG CODE
                                ; Assemble to Flash memory
RESET
                   mov.w
                             #SFE(CSTACK),SP
                                                                    ; Initialize stack pointer
StopWDT
                             #WDTPW+WDTHOLD,&WDTCTL
                                                                    ; Stop WDT
                   mov.w
SetupFLL
                             #XCAP14PF,&FLL_CTL0
                                                                   ; Configure load caps
                   bis.b
                                                                                                    קטע קוד זה בודק
OFIFGcheck
                   bic.b
                             #OFIFG,&IFG1
                                                                   : Clear OFIFG
                                                                                                      התייצבות מתנד
                   mov.w
                             #047FFh,R15
                                                                   ; Wait for OFIFG to set again if
                                                                                                  התומך בשעון המזין
OFIFGwait
                   dec.w
                             R15
                                                                   ; not stable yet
                             OFIFGwait
                   jnz
                                                                                                      את טיימר B, לא
                   bit.b
                             #OFIFG,&IFG1
                                                                    ; Has it set again?
                                                                                                         נדרש להבינו.
                             OFIFGcheck
                                                                   ; If so, wait some more
                   jnz
                             #0xff.&P9DIR
SetupP9
                   bis.b
                                                                   ; Set P9.1 as Output
                   clr
                             R5
SetupTB
                   bis.b
                             #0x04,&P2SEL
                                                                   ; P2.2 PORT -->TB1 function
                   clr
                             &TBR
                                                                   ; Clean Timer_B counter
                                                                   ; ACLK, continuous mode up to 0xffff
                   mov.w
                             #TBSSEL_1+MC_2,&TBCTL
                             #CM_1+SCS+CAP+CCIE,&TBCCTL1
                                                                   ; Capture on rising edges
                   mov.w
Mainloop
                             #LPM0+GIE,SR
                                                                   ; Enter LPM3, enable interrupts
                   bis.w
                   nop
                                                                   ; Required for Debugger
TimerB_ISR
                                                                   ; Timer_B Interrupt Service Routine
                   add.w &TBIV.PC
                                                ; Add Timer_B offset vector
                   reti
                                                ; Vector 0 - no interrupt
                   jmp
                        ReadTBCCR1
                                                ; Vector 1 - TBCCR1
                                                ; Vector 2 - TBCCR2
                   reti
                                                ; Vector 3 - TBCCR3
                   reti
                                                ; Vector 4 - TBCCR4
                   reti
                   reti
                                                ; Vector 5 - TBCCR5
                                                ; Vector 6 - TBCCR6
                   reti
                                                ; Vector 7 - overflow (Toggle P9.1)
                   reti
                   reti
                                                ; Return from overflow ISR
;----- handler for Vector 1 - TBCCR1 CCIFG ----
ReadTBCCR1
                   tst.b
                             flag
                             flag_1
                   ine
                   mov.w
                             &TBCCR1,R4
                             R4,R3
                   mov.w
                   sub
                             R5,R3
                             R3,&P9OUT
                   mov.b
                             #0x01,flag
                   xor.b
                   reti
                             &TBCCR1,R5
flag_1
                   mov.w
                   mov.w
                             R5,R3
                   sub
                             R4.R3
                             R3,&P9OUT
                   mov.b
                   xor.b
                             #0x01,flag
                   reti
                   COMMON INTVEC
                                               ; Interrupt Vectors
                         RESET VECTOR
                                              ; MSP430 RESET Vector
                   ORG
                   DW
                          RESET
                   ORG
                         TIMERB1_VECTOR
                                               ; MSP430 TIMERB1 Interrupt Vector
                   DW
                         TimerB_ISR
                   END
```