LUC - ultimate edition

Damian Gnieciak Szymon Ludwiniak Adam Szatkowski Jakub Kadziewicz Arek Pytka Kleks (?) Jan Napieralski

10 marca 2024

Spis treści

1	Qui	ne-McCluskey	4
	1.1	Treść zadania	4
	1.2	Rozwiązanie	4
		1.2.1 Małe kotki	4
		1.2.2 Pluszowe misie	5
		1.2.3 Składnik X	5
		1.2.4 Szalony naukowiec	6
		1.2.5 Magiczna tabelka	6
	1.3	Rozwiązanie siatką karnaugha	7
	1.4	Klik	7
2	Sint	ka karnaugh	8
4	2.1	Siatki pomocnicze	8
	$\frac{2.1}{2.2}$	Treść zadania	9
	$\frac{2.2}{2.3}$		
	2.3	Rozwiązanie	9
		2.3.1 Siatka z wartościami liczbowymi	9
		2.3.2 Siatka bez połączonych jedynek	9
		2.3.3 Siatka z połączonymi jedynkami	10
	2.4	2.3.4 Wynik	10
	2.4	Klik	10
3	Kod	y	11
		3.0.1 Kod 8-4-2-1 (BCD)	11
		3.0.2 Kod +N	11
		3.0.3 Kod 2-4-2-1	11
		3.0.4 Kod gray'a	12
	3.1	Detekcyjne i korekcyjne	12
		3.1.1 Kod 1 z 10	12
		3.1.2 Kod 2 z 5	13
		3.1.3 Kod z kontrolą parzystości	14
		3.1.4 Kod Hamming'a	15
1	A loc	bra boole'a	16
-	4.1	Aksjomaty	16
		4.1.1 Prawo przemienności	16
		4.1.2 Prawo łączności	16
		4.1.3 Prawo rozdzielczości	16
		4.1.4 Prawo tożsamości	16
		4.1.5 Prawo komplementarności	16
		4.1.6 Prawo de Morgana	16
		4.1.7 Prawo sklejania	16
		4.1.8 Prawo pochłaniania	16
	4.2	Klik	16
	1.2		10
5		tipleksery	17
	5.1	Symbol multipleksera 4-bitowego	17
	5.2	Skrócona tabela prawdy	17
	5.3	Siatka karnaugh dla multipleksera 4-bitowego	18
	5.4	Równie wynikowe	18
	5.5	Schemat układu	19

6	Den	nultipleksery 20
	6.1	Symbol demultipleksera 4-bitowego
	6.2	Tabela prawdy
	6.3	Siatka karnaugh dla demultipleksera 4-bitowego
	6.4	Schemat układu
7	Licz	niki asynchroniczne 22
	7.1	Zadanie
	7.2	komentarz
	7.3	Tablica prawdy
	7.4	Siatka Karnaugh
	7.5	Funkcja resetu
	7.6	Schemat układu
8	Licz	niki synchroniczne 25
	8.1	Zadanie
	8.2	Tabela przejść
	8.3	Siatki Karnaugh
	8.4	Schemat układu
	8.5	Klik
9	$\mathbf{W}\mathbf{v}_{1}$	rażenie regularne 27
	9.1	Treść zadania
	9.2	Czarna magia i techniki zakazane
		9.2.1 Prolog
		9.2.2 Niebagatelny zwrot akcji
		9.2.3 Epilog
	9.3	Tabela stanów
	9.4	Zminimalizowana tabela stanów
	9.5	Finalny graf
	9.6	Wyrażenie regularne grafu G^{++}
10	Gra	fy automatów 31
		Słówko o automatach
		Treść zadania
		Graf automatu moore'a
		Graf automatu mealy'ego
11	Info	rmacje dodatkowe 33
		napięcia
		zbocza
		tabele dla przerzutników
		bramki na labach
		układy kombinacyjne a sekwencyjne
		minimum bramek, jakie potrzeba
		wielka piątka układów cyfrowych
		te pościgi, te wybuchy

This page intentionally left blank

1 Quine-McCluskey

1.1 Treść zadania

1. QuiNE - McCluskey
$$Y(A,B,(,D) = \sum_{m} (0,1,3,7,8,9,11,15)$$

Rysunek 1: treść zadania

Funkcja Y dla zmiennych ABCD przyjmuje wartości 1 dla słów 0,1,3,7,8,9,11,15. A jest najstarszym bitem a D najmłodszym.

1.2 Rozwiązanie

1.2.1 Małe kotki

Każdemu słowu przypisujemy grupę która oznacza ilość wystąpień jedynek w słowie: **grupa pierwsza (g** 1) to słowo mające zero jedynek, a **grupa czwarta (g 4)** trzy jedynki.

	Α	В	C	D
91 -> 0	0	0	n	l n l
a 2 -> 1	0	0	0	1
23 -> 5	0	0	1	1
44 > 4	0	1	1	1
42 -> 8	1	0	0	0
91 = 0 92 => 1 93 -> 5 94 => 8 93 => 9	1	C	0	1
24 > 11	1	O	้ำ	1
92 -> 9 94 -> 9 94 -> 9 94 -> 9 94 -> 15	1	1	1	1

Rysunek 2: małe kotki

1.2.2 Pluszowe misie

Przepisujemy tabelkę tak jak przedstawione to na rysunku - poszczególne grupy są oddzielone od siebie żeby ułatwić następne etapy.

G.	MINTERM	Α	B	(D	
1.	M ø	0	0	0	0	
2.	140 4	0	0	0	1	
	4m 8	1	0	0	0	
3.	m,	0	0	1	1	
	mg	1	0	0	1	
4.	ma		1			
	mal	1	0	1	1	
5.	mas	1	1	1	1	

Rysunek 3: pluszowe misie

1.2.3 Składnik X

Słowa które znajdują się w różnych grupach i różnią się od siebie jednym bitem łączymy w pary przepisując je do kolejnej tabeli, wyrażenia przepisujemy bez zmian a na bicie który się różnił wpisujemy symbol podłogi

G.	PAIR5	ABCD
1.	m ₄ - m ₄	0 0 0 _
	me - me	_ 0 0 0
2.	m, - ms	0 0 _ 1
	M1 - M9	_ 0 0 1
	40g - 10g	100_
3.	m3 - m3 -	0 _ 1 1
	m3 - 1011	_ 0 1 1
_	m9 - m ₁₁	1 0 _ 1
4.	m7 - m15	_ 1 1 1
	m ₁₁ -m ₁₅ -	1 _ 1 1
		·

Rysunek 4: składnik X

1.2.4 Szalony naukowiec

Nasze pary łączymy następnie w czwórki, stosując dokładnie tą samą metodę, mechanizm ten powtarzamy, póki możliwe jest uszczuplenie tabelki.


po maksymalnej optymalizacji naszej tabeli, łącząc klamrami wyrażenia z tych samych grup wpisujemy wyrażenia boolowskie analogicznie do siatek Karnaugha.

	AB	(D		
- 1- 1 -9 - 8-1-9	_ 0	0 0	} B	ī
- 9 - 3-11 - 3 - 9-11	- 0 - 0	- 1 - 1	}6	·D
- 4-11-15 - 11- 7-15		111	} (·D
	- 8 - 1 -9 - 9 - 3 - 11 - 3 - 9 - 11 - 4 - 11 - 15	- 8 - 1 - 9 _ 0 - 9 - 3 - 11 _ 0 - 3 - 9 - 11 _ 0 - 4 - 11 - 15	- 8 - 1 - 9 _ 0 0 _ - 9 - 3 - 11 _ 0 _ 1 - 3 - 9 - 11 _ 0 _ 1 - 4 - 11 - 15 1 1	- 8 - 1 - 9 - 0 0 - 1 - 9 - 3 - 11 - 0 - 1 - 3 - 9 - 11 - 0 - 1 - 4 - 11 - 15 1 1

Rysunek 5: szalony naukowiec


1.2.5 Magiczna tabelka

Tworzymy tabelkę tak jak poniżej. W kolumnach szukamy pojedynczych X. Wiersze w których nie występują zaznaczone krzyżyki odrzucamy i zapisujemy wyrażenie (analogicznie do siatek karnaugha)



Rysunek 6: magiczna tabelka

1.3 Rozwiązanie siatką karnaugha



Rysunek 7: rozwiązanie siatką karnaugha

1.4 Klik

http://quinemccluskey.com/

2 Siatka karnaugh

2.1 Siatki pomocnicze

a)	01	-							
0	9	1 5	11 3 7	10 Z 6					
90 01 11	00	1 5 43	11 3 7 15	10	-				
19	8	9	11 011 3	10	110	<i>1</i> 111	10 1	100	
10	% 24 16	9 25 17	11 27 19	19 26 18	30 22	15 31 23	43 25 24	12 28 20	
ate	000	001	011	010	110	111	10 1 5	100	
000	24	9 25 17	11 27 19	19 26 18	6 44 30 22	7 45 31 23	43 25 24	12 28 20	
110	48 56 49	49 57 41 33	51 53 43 35	50 58 42 34	54 62 46 38	55 63 47 19	5 3 6 4 45 37	52 60 44 36	1

Rysunek 8: duże siatki

2.2 Treść zadania

Zminimalizować met. siatek Karnaugha podaną funkcję boolowską: $f(a,b,c,d,e,f) = \sum (0, 1, 4, 13, 17, 27, 29, 30, 31, 32, 37, 41, 50, 54, 56) + \sum (3, 5, 15, 16, 19, 20, 22, 25, 26, 33, 36, 38, 40, 46, 60)$

Rysunek 9: treść zadania

f(a,b,c,d,e,f) - oznacza że układ który tworzymy ma 6 wejść. a - najstarszy bit
(msb), f - najmłodszy bit(lsb)

 \sum_m - dla tych wartości funkcja przyjmuje wartość "1"

 \sum_{ϕ} - dla tych wartości funkcja przyjmuje wartość "-"

 Π - dla tych wartości funkcja przyjmuje wartość "0"

2.3 Rozwiązanie

2.3.1 Siatka z wartościami liczbowymi

abef	000	001	011	010	110	111	101	100
							5	
								12
							29	
010	16	17	19	18	2 1	2 5	21	20
1 1 0	48						53	
111	56	57	89	58	62	63	61	60
101	49	41	43	42	46	47	45	
100	32	33	3 5	3 4	38	39	37	3 6

Rysunek 10: siatka pomocnicza


2.3.2 Siatka bez połączonych jedynek

16c '	000	001	011	010	110	111	101	100
000	1	1	_				1	1
0 0 1)	Λ	
011		_	1	_	1	1	1	
010)	1	/		1			
110				7	7			
111	1							-
101	J	1			_			
100	1	_			_		1	_

Rysunek 11: siatka bez zaznaczonych obszarów

2.3.3 Siatka z połączonymi jedynkami

Obszary, które możemy ująć wspólnie muszą być symetryczne względem osi symetrii poziomej i pionowej - znaczy to tyle, że jeśli "złoży się" siatkę wzdłuż osi symetrii, obszar powinien się pokrywać z jego drugą częścią po przeciwległej stronie (chyba, że cały obszar znajduje się w jednej ćwiartce). Warto nadmienić, że w siatkach o większych wymiarach (3x2 i więcej) każda ćwiartka też ma swoje osie symetrii działające analogicznie do całej siatki. W praktyce tyczy się to tylko siatek o min. 3 zmiennych. W obszarach można zawierać jedynki (lub analogicznie zera) i myślniki (stany niedozwolone). Każdy obszar musi mieć 2ⁿ elementów i mieć kształt prostokąta. Gdy jedynki są na krawędziach siatki, można je połączyć ze sobą (podobnie z narożnikami) przy zachowaniu symetrii, tj. po jednej i drugiej stronie siatki musi znajdować się tyle samo elementów.



Rysunek 12: siatka z zaznaczonymi obszarami

2.3.4 Wynik

Rysunek 13: ostateczne funkcja

2.4 Klik

https://www.charlie-coleman.com/experiments/kmap/

3 Kody

- dziesiętne-binarne: pozwalają zapisać liczbę dziesiętną w systemie binarnym
- refleksyjne: wartości poszczególnych bitów zależą od innych wartości (jedno wynika z drugiego)
- wagowe: Wartość danego bitu zależy od jego pozycji. TODO: dokończ
- **detekcyjne**: Pozwalają wykryć błąd kodowania danych **refleksyjne**: Pozwalają wykryć i skorygować błędy danych

3.0.1 Kod 8-4-2-1 (BCD)

Kod 8421, znany jako BCD - kod wagowy (istnieje bezpośredni związek pomiędzy wagą a pozycją cyfry). Wagi jak w kodzie binarnym, stąd łatwość wykonywania operacji arytmetycznych, tymi samymi metodami, co dla liczb dwójkowych. Np. liczba 127 w kodzie 8421 będzie wyglądała tak: 0001 0010 0111

Docimal Digit		В	CD	
Decimal Digit	8	4	2	1
0	0	0	0	0
1	0	0	0	1
2	0	0	1	0
3	0	0	1	1
4	0	1	0	0
5	0	1	0	1
6	0	1	1	0
7	0	1	1	1
8	1	0	0	0
9	1	0	0	1

Rysunek 14: BCD

Źródła dodatkowe:

https://www.youtube.com/watch?v=8sEUY-PBfaM

https://miniwebtool.com/bcd-to-decimal-converter/

$3.0.2 \mod +N$

Kody z rodziny "+N" (D=B+N) czyli np. "+3" to kody niewagowe, samouzupełniające się. Aby zapisać liczbę dziesiętną w tej postaci, trzeba przekonwertować ją na naturalny kod binarny i dodać N zapisane binarnie

3.0.3 Kod 2-4-2-1

Kod 2421 – kod wagowy, samouzupełniający, przydatny w układach zliczających. Wszystkie mają małą odporność na zakłócenia – np. zmiany na pozycjach mogą nie występować jednocześnie – zmiana 0111 na 1111, zamiast na 1000 (w sterowaniu to problem).

Kod Excess 3 wygląda tak:

0 0011

1 0100

2 0101

3 0110

4 0111

5 1000

6 1001

7 1010

8 1011

9 1100

uzyskuje się go dodając do liczby wartość 3.

Rysunek 15: +3

Wartość dziesiętna	Kod Aikena
0	0000
1	0001
2	0010
3	0011
4	0100
5	1011
6	1100
7	1101
8	1110
9	1111


Rysunek 16: 2421

3.0.4 Kod gray'a

Kod refleksyjny. Możliwość powstawania błędów niejednoczesnej zmiany na pozycjach kodu jest wyeliminowana w kodach, w których nie więcej niż jeden bit zmienia swoją wartość przy przejściu między kolejnymi zakodowanymi wartościami.

3.1 Detekcyjne i korekcyjne

3.1.1 Kod 1 z 10



Rysunek 17: Gray

	z kontrolą parzystości	"1 z 10"	"2 z 5"
0	00000	0000000001	00011
1	00011	0000000010	00101
2	00101	0000000100	01001
3	00110	0000001000	10001
4	01001	0000010000	00110
5	01010	0000 1 00000	01010
6	01100	000100000	01010
7	01111	00 1 0000000	01100
8	10001	0 1 0 0 0 0 0 0 0 0 0	10100
9	10010	1000000000	11000

Rysunek 18: 1 z 10

3.1.2 Kod 2 z 5

	z kontrolą parzystości	"1 z 10"	"2 z 5"
0	00000	0000000001	00011
1	00011	0000000010	00101
2	00101	0000000100	01001
3	00110	0000001000	10001
4	01001	0000010000	00110
5	01010	0000 1 00000	01010
6	01100	000100000	01010
7	01111	00 1 0000000	01100
8	10001	010000000	10100
9	10010	1000000000	11000

Rysunek 19: 2 z 5

3.1.3 Kod z kontrolą parzystości

	z kontrolą parzystości	"1 z 10"	"2 z 5"
0	00000	0000000001	00011
1	00011	0000000010	00101
2	00101	0000000100	01001
3	00110	0000001000	10001
4	01001	0000010000	00110
5	01010	0000 1 00000	01010
6	01100	000100000	01010
7	01111	0010000000	01100
8	10001	010000000	10100
9	10010	1000000000	11000

Rysunek 20: z kontrolą parzystości

3.1.4 Kod Hamming'a

Hamminga

Rysunek 21: Hamming

4 Algebra boole'a

4.1 Aksjomaty

4.1.1 Prawo przemienności

$$A + B = B + A$$

$$A \cdot B = B \cdot A$$

4.1.2 Prawo łączności

$$(A+B) + C = A + (B+C)$$

$$(A \cdot B) \cdot C = A \cdot (B \cdot C)$$

4.1.3 Prawo rozdzielczości

$$A + (B \cdot C) = (A + B) \cdot (A + C)$$

$$A \cdot (B + C) = A \cdot B + A \cdot C$$

4.1.4 Prawo tożsamości

$$A + 0 = A$$

$$A \cdot 0 = 0$$

$$A + 1 = 1$$

$$A \cdot 1 = A$$

$$A + A = A$$

$$A \cdot A = A$$

4.1.5 Prawo komplementarności

$$A + \overline{A} = 1$$

$$A \cdot \overline{A} = 0$$

4.1.6 Prawo de Morgana

$$\overline{A+B} = \overline{A} \cdot \overline{B}$$

$$\overline{A \cdot B} = \overline{A} + \overline{B}$$

4.1.7 Prawo sklejania

$$A \cdot \overline{B} + A \cdot B = A$$

$$(A + \overline{B}) \cdot (A + B) = A$$

4.1.8 Prawo pochłaniania


$$A \cdot \overline{B} + B = A + B$$

4.2 Klik

http://www.zsk.ict.pwr.wroc.pl/zsk/repository/dydaktyka/ptcm/wyk/tc1_9_wyk_3.pdf

5 Multipleksery


5.1 Symbol multipleksera 4-bitowego



Rysunek 22: Symbol multipleksera

Żeby odróżnić multiplekser od demultipleksera należy pamiętać, że MULTI-plekser ma MULTUM wejść. xd Podstawa trójkąta na ikonie jest ustawiona zawsze w stronę wejść. Zadaniem multipleksera jest wybór za pomocą n wejść adresowych jednego z 2^n wejść danych. Multiplekser n-bitowy oznacza, że ma n wejść danych.


5.2 Skrócona tabela prawdy



Rysunek 23: tabela prawdy dla multipleksera 4-bitowego

Nie ma sensu zapisywać całej tabeli prawdy, dlatego rozpisuje się jej uproszczoną wersję tak jak poniżej. Zgodnie z działaniem multipleksera nie ma sensu rozpatrywać wszystkich kombinacji, w końcu sygnały na wszystkich wejściach danych, poza wybranym przez wejścia adresowe, są pomijane.

5.3 Siatka karnaugh dla multipleksera 4-bitowego



Rysunek 24: siatka karnaugha dla multipleksera 4-bitowego

Rysunek 25: siatka karnaugh

Multiplekser był wykonywany w pełni na bramkach NOR więc w ramach ułatwienia, w siatce zaznaczane były implicenty (zera).


5.4 Równie wynikowe

$$Y = (a_{12} + a_{11} + x_{1}) \cdot (a_{12} + a_{11} + x_{1}) \cdot (a_{12} + a_{11} + x_{2}) \cdot (a_{12} + a_{11} + x_{2}) =$$

$$= (a_{12} + a_{11} + x_{10}) + (a_{12} + a_{11} + x_{10} + a_{11} + x_{10}) + (a_{12} + a_{11} + x_{10} + a_{11} + x_{10}) + (a_{12} + a_{11} + x_{10} + a_{1$$

Rysunek 26: funkcja z siatki karnaugh


5.5 Schemat układu



Rysunek 27: schemat układu


6 Demultipleksery

6.1 Symbol demultipleksera 4-bitowego




Rysunek 28: Symbol demultipleksera

6.2 Tabela prawdy




Rysunek 29: tabela prawdy dla demultipleksera 4-bitowego

6.3 Siatka karnaugh dla demultipleksera 4-bitowego



Rysunek 30: siatka karnaugh

6.4 Schemat układu



Rysunek 31: schemat układu

7 Liczniki asynchroniczne

7.1 Zadanie

Zrealizować licznik asynchroniczny mod 4/13

7.2 komentarz

Licznik asynchroniczny różni się od synchronicznego tym że tylko wejście zegarowe pierwszego przerzutnika jest podpięte do zegara. Wejście CLK każdego kolejnego flip flopa podpięte jest pod wyjście poprzedniego. Jeżeli licznik ma liczyć w przód to podpinamy zegar do zanegowanego wyjścia a jeśli w tył to do zwykłego Q.


7.3 Tablica prawdy



Rysunek 32: Tablica prawdy

Syntezę licznika zaczynamy od rozpisania tablicy prawdy, część miejsc w tablicy jest zaznaczona jako stany nieistotne, bo nasz licznik nigdy do nich nie dotrze. Taki zapis może ułatwić nam robotę podczas liczenia siatek. Skoro licznik liczy maksymalnie do 13 no to bez sensu jest zapisywanie zer dla 14, 15 i 16 skoro i tak układ się zresetuje na trzynastce. Dodatkowo warto zauważyć że gdy licznik jest ustawiony na mod 4 to wszystkie wartości powyżej 4 też oznaczają reset, to podejście pozwala uniknąć sytuację gdy jakiś gagatek postanowi przełączyć licznik z mod 13 na mod 4 w momencie gdy stan licznika pokazuje np. 8.


7.4 Siatka Karnaugh



Rysunek 33: Siatka Karnaugh

Z tabeli robimy prostą siateczkę.


7.5 Funkcja resetu



Rysunek 34: Funkcja resetu

Funkcja, która wyszła z siatki została przekształcona by można było ją zbudować tylko na NANDach i negacjach.

7.6 Schemat układu



Rysunek 35: Schemat układu


8 Liczniki synchroniczne

8.1 Zadanie

Zaprojektować licznik synchroniczny realizujący liczenie w postaci $0 \to 2 \to 1 \to 3 \to 7 \to 6 \to 9$. Układ zostanie zrealizowany na przerzutnikach JK - Jebać Kleksa))))


W tym zadaniu najlepiej sprawdza się instrukcja doktora Antoniego Sterny, polecam przeczytać bo jest gitówa.

8.2 Tabela przejść




Rysunek 36: Tabela przejść

8.3 Siatki Karnaugh



Rysunek 37: Siatki Karnaugh

8.4 Schemat układu



Rysunek 38: Schemat układu

8.5 Klik

http://staff.iiar.pwr.wroc.pl/antoni.sterna/luc/LUC_synteza_licznikow.pdf

9 Wyrażenie regularne

9.1 Treść zadania

$$\begin{aligned}
 s_1 &= (z_1 + z_2 z_1 + z_2 z_2 z_1) * z_2 z_2 \\
 s_2 &= (z_1 + z_2 z_1 + z_2 z_2 z_1) * z_2 z_2 (z_2) * \bar{z}_{\perp} \\
 s_3 &= \overline{(s_1 + s_2)}
 \end{aligned}
 \qquad
 \begin{vmatrix}
 y_1 \\
 y_2 \\
 y_0 &= \varepsilon
 \end{vmatrix}$$


Rysunek 39: treść zadania

Wyrażenia regularne to jeden wielki pierdolnik. Nasze wyrażenie podane w zadaniu podaje na wyjściu trzy możliwe wartości, y_0 , y_1 , y_2 . y_0 pojawia się wtedy gdy nie jest aktywne ani y_1 ani y_2 xD. Opis całego wyrażenia sprowadza się do pracy nad s_2 , bo w końcu s_2 zawiera w sobie s_1 . Celem zadania jest skonstruowanie takiego układu czy narysowanie takiego grafu, który będzie się zachowywał dla odpowiednich wejść (z) tak jak jest to zapisane w wyrażeniu. operatory używane w wyrażeniach regularnych:

- Operator + oznacza sumę logiczną, czyli że w wyrażeniu możemy wybrać którą ścieżką pójdziemy np: z_1 . + z_2 . oznacza że możemy wybrać albo z_1 albo z_2 .
- Operator * oznacza iterację czyli że dana część ujęta w nawias przed gwiazdką może być wykonywana w nieskończoność (zero lub więcej razy).

9.2 Czarna magia i techniki zakazane

9.2.1 **Prolog**



Rysunek 40: stany podstawowe i przedpodstawowe

Tutaj zaczyna sie dym. Stawiamy krótkie pionowe kreski po każdej zetce oraz na samym poczatku wyrażenia (tam oczywiście zapisujemy 0). Drugim krokiem jest narysowanie długich kresek na początku każdego słowa czyli przed dowolną grupką naszych z_n . Teraz trafiamy na jeden z bardziej problematycznych momentów, musimy ustalić do którego słowa można wejść z którego miejsca. Patrząc po rysunku, do słowa pierwszego w wyrażeniu czyli po prostu z_1 można wejść zera, ale można też do niego trafić gdy już przejdziemy przez wyraz z_1 czyli również z jedynki. Patrzymy dalej: jeśli przejdziemy przez słowo z_2z_1 możemy znowu przejść do słowa pierwszego (w naszym przypadku dalej z_1) czyli dopisujemy trójkę (bo nią kończy się słowo z_2z_1). To samo dla ostatniego słowa w iteracji. Ważnym jest że iterację można również ominać, nikt ci nie każe wchodzić do petli wiec do pierwszego słowa za iteracja też można przejść z zera. Jadąc do samego końca zauważamy, że z dziesiątki znowu można przejść na sam początek (zapetlamy działanie całego układu). Taka sytuacja z tego co zauważyliśmy ma miejsce tylko gdy wyrażenie zaczyna się od iteracji (tutaj jak ktoś wie coś więcej to prosimy o ekspertyze). Patrząc na drugą iteracje widzimy że do niej można przejść tylko z ósemki i dziewiątki. W końcu z samego początku żeby się tam dostać musimy przejść przez z_2z_2 . Sporo tego a to dopiero początek xD. W lewym dolnym rogu mamy zapisane że 2 jest równoważna z czwórką i siódemką. Patrząc na wyrażenie widzimy że przejście do dwójki, czwórki i siódemki odbywa się poprzez przejście z 0,1,3,6,10 za pomocą z_2 czyli są one tożsame. Koniec kroku pierwszego. Xue hua piao piao.

9.2.2 Niebagatelny zwrot akcji

	4, 4: 7, 70% 42
0-0	$ (Z_1 + Z_2 ^{2_1}) + Z_2 ^{2_2} Z_4) * Z_2 ^{2_2} (Z_3 * Z_1 ^2)$
1-1	0 1 2 3 2 4 5 2 6 7 8
2 - 2	0 1 2 3 2 4 5 2 6 7 8
3 - 3	
4 - 2 5 - 1	0 0 0 6 6
6-5	111177
7-2	3 3 3
_	5 5 5 5
8-6	8 8 8
9-7	4=6
10-8	1 3 0

Rysunek 41: stany podstawowe i przedpodstawowe

Teraz będzie w miarę lekko, jako że $2 \equiv 4 \equiv 7$ to musimy trochę namieszać, rozpisujemy taką tabelkę jak po prawej stronie i widzimy, że: zero pozostało zerem, dwójką dwójką ale czwórka stała się dwójką. Skoro czwórka jest dwójką to tracimy jedną cyfrę, więc żeby zachować ciągłość przesuwamy wszystkie następne o jedną pozycję, czyli piątka staje się czwórką, szóstka piątką itd. Gdy dojdziemy do siódemki zapisujemy że jest ona równa dwójce, czyli oprócz tego że pozbyliśmy się czwórki to teraz nie ma jeszcze siódemki, czyli ósemka staje się szóstką.

Znowu patrzymy na nasze zmienione wyrażenie i widzimy że czwórka jest tożsama z szóstką, w końcu przejście do jednego i drugiego odbywa się poprzez dwójkę i z_2 . No i proces powtarzamy do skutku aż już nic więcej nam się nie skróci.


9.2.3 Epilog

0-0 1-1 2-2 3-3	$ (Z_1 + Z_2 Z_1 + Z_2 Z_2 Z_3) * Z_2 Z_2 (Z_3 * Z_3)$ $0 1 2 3 2 4 5 2 4 6 7$
1-4	0 0 0 0 4 4
5-5	1 1 1 1 6
6-4	1 1 1 1 6 6
7-6	5 5 5 5
8-7	77 7 7

Rysunek 42: stany podstawowe i przedpodstawowe

Finalnie wyrażenie wygląda tak jak na obrazku. Jest trochę lepiej. Najtrudniejsze już za nami chociaż kolejny krok wymaga szczególnego skupienia bo łatwo o zasadzenie jakiegoś babola.

9.3 Tabela stanów



Rysunek 43: tabela stanów

Jak widać na załączonym obrazku, stany $0\equiv 1\equiv 3$ oraz $5\equiv 7$. Podczas minimalizowania stanów należy pamiętać o zgodności sygnałów wyjściowych.

9.4 Zminimalizowana tabela stanów


Po zminimalizowania tabeli, należy pamiętać o zmienieniu kolejności numerowania stanów.

0-0 1-0	ッ	0	٥	1	2	0	
2-1	9	0	1	2	3	4	
3-0	24	9	0	3	0	3	
4-2	Z	1	2	4	1	4	
5-3							
6-4							
7-3							

Rysunek 44: zminimalizowana tabela stanów

Finalny graf 9.5

Na podstawie zminimalizowanej tabeli można w łatwy sposób (a jest w ogóle tutaj coś trudnego?) sporzadzić końcowy graf;)



Rysunek 45: finalny graf

Wyrażenie regularne grafu G^{++} 9.6

Graf z poprzedniego podpunktu możemy również zapisać za pomocą oznaczeń. W tym celu rozpisujemy, w jakie miejsce przechodzi dany stan przy podaniu odpowiedniego wejścia:

 $G^{++}=^0 (q_0^1(z_1q_0,z_2q_1^2(z_1q_0,z_2q_2^3(z_1q_3^4(z_1q_0,z_2q_1)^4,z_2q_4^4(z_1q_3,z_2q_4)^4)^3)^2)^1)^0$ Ten sam zapis, gotowy do skopiowania do programu (np. do statemachines czy APW):

 $G^{++} = (\mathsf{q0}(\mathsf{z1q0}, \mathsf{z2q1}(\mathsf{z1q0}, \mathsf{z2q2}(\mathsf{z1q3}(\mathsf{z1q0}, \mathsf{z2q1}), \mathsf{z2q4}(\mathsf{z1q3}, \mathsf{z2q4})))))$

10 Grafy automatów


10.1 Słówko o automatach

Automaty Moore'a i Mealy tworzone są na przerzutnikach, więc posiadają pamięć. Każdy automat posiada swój stan początkowy i na podstawie ciągu wprowadzonych danych w odpowiednich cyklach zegarowych (zegar może być sterowany ręcznie). Automat ma dać odpowiedni sygnał wejściowy w zależności od wprowadzonych danych. Automaty to układy cyfrowe realizujące zadane sekwencje (detekcję ciągu, odczytanie słów itp.). Rozróżniamy na naszych zajęciach dwa rodzaje automatów: Moore'a i Mealy. Różnica na dobrą sprawę polega tylko na tym, że w tych pierwszych na wyrysowanym grafie wyjścia znajdują się na stanach, a w drugim - na przejściach. Graf tworzymy prosto z treści zadania. W automatach Moore'a zazwyczaj ostatni stan to jest ten, w którym dana sekwencja jest akceptowana, więc nasze wyjście to y_1 , pozostałe stany mają y_0 . Automat Mealy ma wyjścia na przejściach, toteż najczęściej stanów będzie mniej o 1. Z racji podanej wcześniej cechy, logiczna jedynka pojawi się na wyjściu od razu po wprowadzeniu danych, przed podaniem sygnału na wejście zegarowe przerzutników. Uniknąć tego można dokładając tuż przed wyjściem (diodą, odbiornikiem) kolejny przerzutnik (typu D) z podpiętym wejściem CLK i RESET. Wtedy, mimo iż układ został zbudowany na zasadach automatu Mealy, działa jak automat Moore'a.

10.2 Treść zadania


Automat będący detektorem sekwencji "0111"

10.3 Graf automatu moore'a



Rysunek 46: treść zadania

10.4 Graf automatu mealy'ego




Rysunek 47: treść zadania

11 Informacje dodatkowe

11.1 napięcia

Zgodnie z teorią z wykładu: w technologii TTL (Transistor-Transistor Logic) logiczne zero to napięcie od 0V do 0.8V logiczne jeden oznacza napięcia od 2.4V do 5V.

11.2 zbocza



Rysunek 48: przerzutnik jk

Kółko przy wejściach CLK, RESET, SET oznacza, że dochodzi do zmiany stanu/wyzwolenia na zboczu opadającym czyli podczas przejścia z logicznej jedynki do logicznego zera. Inaczej nazywa się to sterowanie jedynką lub zerem (bez kółek).

11.3 tabele dla przerzutników

D	Q(t)	Q(t+1)	$Q(t) \rightarrow Q(t+1)$	D
0	0	0	$0 \rightarrow 0$	0
0	1	0	$0 \rightarrow 1$	1
1	0	1	$1 \rightarrow 0$	0
1	1	1	$1 \rightarrow 1$	1

Tabela 1: tabela prawdy dla przerzutnika typu D (delay/data)

Τ	Q(t)	Q(t+1)	$Q(t) \rightarrow Q(t+1)$	T
0	0	0	$0 \rightarrow 0$	0
0	1	1	$0 \rightarrow 1$	1
1	0	1	$1 \rightarrow 0$	1
1	1	0	$1 \rightarrow 1$	0

Tabela 2: tabela prawdy dla przerzutnika typu T (toggle)

J	K	Q(t)	Q(t+1)	$Q(t) \rightarrow Q(t+1)$	J	K
0	0	0/1	0/1	$0 \rightarrow 0$	0	-
0	1	0/1	0	$0 \rightarrow 1$	1	-
1	0	0/1	1	$1 \rightarrow 0$	-	1
1	1	0/1	1/0	$1 \rightarrow 1$	-	0

Tabela 3: tabela prawdy dla przerzutnika typu JK (Jedynkujące-Kasujące)

\mathbf{R}	S	Q(t)	Q(t+1)	$Q(t) \rightarrow Q(t+1)$	R	S
0	0	0/1	0/1	$0 \rightarrow 0$	-	0
0	1	0/1	1	$0 \rightarrow 1$	0	1
1	0	0/1	0	$1 \rightarrow 0$	1	0
1	1	zabroniony	zabroniony	$1 \rightarrow 1$	0	-

Tabela 4: tabela prawdy dla przerzutnika typu RS (Reset-Set)

LEGENDA:

0/1 (w następnej komórce 0/1) - 0 przechodzi w 0 przy danym stanie wejść, 1 przechodzi w 1 przy danym stanie wejść,

0/1 (w następnej komórce 1/0) - 0 przechodzi w 1 przy danym stanie wejść, 1 przechodzi w 0 przy danym stanie wejść,

zabroniony - w przypadku przerzutników RS nie wolno na wejściach podać dwóch jedynek logicznych (zer, jeśli wejścia są zanegowane), przerzutnik się wysypuje.

Wytłumaczenie:

Przerzutnik typu D: Delay/Data - przerzuca na wyjście wartość wejścia niezależnie od poprzedniego stanu; Przerzutnik typu T: Toggle - gdy aktywowany przełącza przerzutnik w stan przeciwny poprzedniemu; Przerzutnik typu JK: JedynkującoKasujący - wejście J, gdy aktywowane ustawia wyjście przerzutnika w stan 1, wejście K gdy aktywowane ustawia wyjście przerzutnika w stan 0, gdy oba aktywne, zamienia wyjście na przeciwne poprzedniemu;

Przerzutnik typu RS: ResetSet - działa analogicznie do JK, z tym, że wprowadzenie jedynek na obu wejściach jest zabionione; Reset gdy aktywny ustawia na 0 wyjście, Set gdy aktywny ustawia na 1 wyjście.

Słowa zakończenia

Przerzutniki D, T, JK są synchroniczne (potrzebują wejścia zegarowego), ale nie oznacza to, że nie można robić na nich układów asynchronicznych (wejście zegarowe pierwszego przerzutnika podpinamy do zegara, wejście kolejnego do zanegowanego wyjścia poprzedniego przerzutnika).

Przerzutnik RS jest asynchroniczny, nie posiada wejścia zegarowego (można je wprowadzić, w programach realizujących układy istnieją RS synchroniczne, wystarczy dołożyć 2 bramki NAND do Seta i Reseta z CLK.

11.4 bramki na labach

W pracowniach na UNILOGACH (nie próbujcie googlować, nie znajdziecie i tak) korzystamy głównie z bramek NAND (2,3,4 wejściowe), NOR (2,3,4 wejściowe), NOT, XOR oraz przerzutników typu D, JK oraz szyn rozszerzających, dlatego większość zadań było dostosowywane do tego, żeby móc wykorzystać tylko powyższe bramki. Na zdalnym egzaminie może nie mieć to większego znaczenia, lecz w poleceniu może znaleźć się fraza "układ na bramkach/przerzutnikach typu...", więc warto o tym pamiętać.

11.5 układy kombinacyjne a sekwencyjne

Układ kombinacyjny to taki, w którym stan wyjścia zależy tylko od stanu wejść, a sekwencyjny posiada pamięć - wyjście zależy od wejść i stanu poprzedniego.

Układ sekwencyjny opisuje 2 funkcje:

- delta $(\delta) Q \times X \to Q'$
- lambda $(\lambda) Q \times X = Y$

11.6 minimum bramek, jakie potrzeba

Do zbudowania każdego układu wystarczą 3 bramki: NOT, NOR, NAND, każda bardziej złożona bramka czy przerzutnik można zbudować z powyższych.

11.7 wielka piątka układów cyfrowych

Piatka dla każdego układu cyfrowego:

- Q zbiór stanów układu,
- X zbiór wejść układu,
- Y zbiór wyjść układu,
- δ funkcja przejść układu,
- λ funkcja wyjść układu.

Piątka dla automatów skończonych:

- $\bullet\,$ Q zbiór stanów automatu,
- \sum skończony alfabet wejściowy automatu,
- δ funkcja przejść automatu,
- q_0 stan początkowy układu (należący do Q),
- F zbiór stanów końcowych układu (zawierające się w Q).

11.8 te pościgi, te wybuchy

Hazard występuje w układach, gdy na żadnej z dróg nie ma sprzężenia zwrotnego, każda prowadzi przez układ kombinacyjny

Hazard zasadniczy występuje, gdy na jednej z dróg znajduje się układ kombinacyjny, a druga prowadzi przez układ pamięci

Wyścig pojawia się, gdy każda z dróg prowadzi przez układ ze sprzężeniem zwrotnym, na każdej z dróg występuje układ pamięci (sygnał "ściga się", żeby zmienić dwa bity co może naruszyć stabilność układu)