

Εργασία Εξαμήνου Ψηφιακή Σχεδίαση

ΑΕΜ: 3872 Όνομα: Τσιγγιρόπουλος Χρήστος Αλέξανδρος Email: cdtsingi@csd.auth.gr Έτος: 1ο

Εργασία Εξαμήνου Ζήτημα Α' :

Το κύκλωμα αυτό είναι μια αριθμητική-λογική μονάδα (ALU) η οποία υλοποιεί τις πράξεις (Not A, Xor, Nand, Add και A+1) και δέχεται για είσοδο: 2 αριθμούς (A,B) των 2 bit , έναν 3bit αριθμό (σήμα επιλογής) και το αρχικό κρατούμενο του αθροιστή . Οι έξοδοι είναι: 2-bits (out0,out1) και άλλα 2 κρατούμενα που προκύπτουν από τις 2 προθέσεις (Cout A+1 και Cout A+B).

Ειδικότερα αν το σήμα επιλογής έχει την δυαδική τιμή:

- 000 εκτελείται η λογική πράξη Not A (δλδ out0 = not A0 ...)
- 001 εκτελείται η λογική πράξη A XOR B (δλδ out0 = A0 XOR B0 & out1 = A1 XOR B1)
- 010 εκτελείται η λογική πράξη A NAND B (δλδ out0 = A0 NAND B0 ...)
- 011 εκτελείται η αριθμητική πράξη A + B (δλδ out0 = A0+B0+κρατούμενο εισόδου ... cout A+B το τελικό κρατούμενο)
- 100 εκτελείται η αριθμητική πράξη A+1 (δλδ out0 = A0 + 1 ... cout A+1 το τελικό κρατούμενο της πράξης)
- Για διαφορετικά σήματα επιλογής out0 και out1 έχουν απροσδιόριστη τιμή (X) .

Το σήμα επιλογής είναι 3 bit για τον λόγο ότι έχω 5 διαφορετικές πράξεις και ο ελάχιστος αριθμός για να τις αναπαραστήσω είναι με 3 bit. Με (A= A0A1 και B= B0B1).

Εργασία Εξαμήνου Ζήτημα Β' :

Πίνακας Καταστάσεων και πίνακες Karnaugh για κάθε JK:

Προηγούμενη Κατάσταση $Q_3 Q_2 Q_1 Q_0$	Επόμενη Κατάσταση $Q_3^+ Q_2^+ Q_1^+ Q_0^+$	$J_3 K_3$	$J_2 K_2$	$J_1 K_1$	$J_0 K_0$
0→1	0000 → 0001	0 x	0 x	0 x	1 x
1→2	0001 → 0010	0 x	0 x	1 x	x 1
2→3	0010 → 0011	0 x	0 x	x 1	x 1
3→4	0011 → 0100	0 x	1 x	x 1	x 1
4→5	0100 → 0101	0 x	x 0	0 x	1 x
5→6	0101 → 0110	0 x	x 0	1 x	x 1
6→7	0110 → 0111	0 x	x 0	x 0	1 x
7→8	0111 → 1000	1 x	x 1	x 1	x 1
8→0	1000 → 0000	x 1	0 x	0 x	0 x

J_3	K_3	J_2	K_2	J_1	K_1	J_0	K_0
00	01	00	01	00	01	00	01
01	01	01	01	01	01	01	01
10	01	10	01	10	01	10	01
11	01	11	01	11	01	11	01
00	10	00	10	00	10	00	10
01	10	01	10	01	10	01	10
10	10	10	10	10	10	10	10
11	10	11	10	11	10	11	10

J_3	K_3	J_2	K_2	J_1	K_1	J_0	K_0
00	01	00	01	00	01	00	01
01	01	01	01	01	01	01	01
10	01	10	01	10	01	10	01
11	01	11	01	11	01	11	01
00	10	00	10	00	10	00	10
01	10	01	10	01	10	01	10
10	10	10	10	10	10	10	10
11	10	11	10	11	10	11	10

Q0...Q3 είναι οι έξοδοι των τεσσάρων jk-ff και άρα και οι έξοδοι του προσθετικού μετρητή με κύκλο απαρίθμησης 9(mod 9). Η κάθε έξοδος οδηγεί σε ένα led, αλλά επιπλέον, τις ενώνω όλες με έναν διαχωριστή (Q0 στην θέση 0 ... Q3 στην θέση 3) ώστε να βγαίνει ένα καλώδιο των 4Bit που το εισάγω σε μια Hex Digit Display για καλύτερη οπτικοποίηση του

αποτελέσματος δλδ η οθόνη αυτή θα δείχνει 0,1,2,3,4,5,6,7, 8,0,1,2,... με κάθε αλλαγή του ρολογιού. Αξίζει να σημειωθεί ότι έχουμε negative edge-triggered JK-FF(δλδ έχουμε αρνητική ακμοσυροδότηση) και το κύκλωμα είναι σύγχρονο (δλδ το ίδιο clock μπαίνει σε όλα τα JK-FF)

Τέλος εργασίας!!!

Χρήστος Αλέξανδρος Τσιγγιρόπουλος