```
structural gates.v x structural gates tb.v x Untitled 2 x
/home/itzzinfinity/Cozy Drive/100daysofRTL/day 002/project 1/project 1.srcs/sources 1/new/structural gates.v

    □
    □
    □
    □
    □
    □
    □
    □
    □
    □
    □
    □
    □
    □
    □
    □
    □
    □
    □
    □
    □
    □
    □
    □
    □
    □
    □
    □
    □
    □
    □
    □
    □
    □
    □
    □
    □
    □
    □
    □
    □
    □
    □
    □
    □
    □
    □
    □
    □
    □
    □
    □
    □
    □
    □
    □
    □
    □
    □
    □
    □
    □
    □
    □
    □
    □
    □
    □
    □
    □
    □
    □
    □
    □
    □
    □
    □
    □
    □
    □
    □
    □
    □
    □
    □
    □
    □
    □
    □
    □
    □
    □
    □
    □
    □
    □
    □
    □
    □
    □
    □
    □
    □
    □
    □
    □
    □
    □
    □
    □
    □
    □
    □
    □
    □
    □
    □
    □
    □
    □
    □
    □
    □
    □
    □
    □
    □
    □
    □
    □
    □
    □
    □
    □
    □
    □<
                 timescale lns / lps
                 // Engineer:
                 '// Create Date: 09/23/2024 09:59:32 PM
                 '// Module Name: structural_gates
                 9 🖨
                 module structural gates(
                        input a,
                        input b,
12
                        output out and, out or, out nand, out nor, out xor, out xnor
13
        assign out_and = a&b;
14
               assign out_or = a|b;
15
               assign out_nand = ~(a&b);
16
                assign out nor = ~(a|b);
                        assign out xor = a^b;
18
19
                        assign out xnor = \sim(a^b);
                 endmodule
20 (-)
```

```
structural gates.v x structural gates tb.v x Untitled 2 x
/home/itzzinfinity/Cozy Drive/100daysofRTL/day 002/project 1/project 1.srcs/sim 1/new/structural gates tb.v

    □
    □
    □
    □
    □
    □
    □
    □
    □
    □
    □
    □
    □
    □
    □
    □
    □
    □
    □
    □
    □
    □
    □
    □
    □
    □
    □
    □
    □
    □
    □
    □
    □
    □
    □
    □
    □
    □
    □
    □
    □
    □
    □
    □
    □
    □
    □
    □
    □
    □
    □
    □
    □
    □
    □
    □
    □
    □
    □
    □
    □
    □
    □
    □
    □
    □
    □
    □
    □
    □
    □
    □
    □
    □
    □
    □
    □
    □
    □
    □
    □
    □
    □
    □
    □
    □
    □
    □
    □
    □
    □
    □
    □
    □
    □
    □
    □
    □
    □
    □
    □
    □
    □
    □
    □
    □
    □
    □
    □
    □
    □
    □
    □
    □
    □
    □
    □
    □
    □
    □
    □
    □
    □
    □
    □
    □
    □
    □
    □
    □
    □
    □
    □
    □
    □
    □<
                 timescale 10ns / 10ps
                 '// Engineer:
                 '// Create Date: 09/23/2024 09:59:32 PM
                 '// Module Name: structural gates
                 8
9
9
                 module structural gates tb;
                 :reg a,b;
                 ; wire out and,out or,out nand,out nor,out xor,out xnor;
                   structural gates DUT (a,b,out and,out or,out nand,out nor,out xor,out xnor);
12 :
13 🗇
                   initial begin
14
                               #10 a= 1'b0; b= 1'b0;
15
                               #10 a= 1'b0; b= 1'b1;
16
                               #10 a= 1'b1; b= 1'b0;
                               #10 a= 1'b1; b= 1'b1;
18 (
                        end
19
20
                 endmodule
```



