<u>Tema 2</u>

Olaru Gabriel Iulian - 324CC-



Date.

$$V_{DD}=12V$$

$$V_i = 7V$$

$$t_{r min} = 15 + m = 31nS$$

$$t_{fmin} = 20 + m = 36nS$$

$$t_{HD; STA min} = 20 + 4m = 84nS$$

$$t_{HD; DAT min} = 50 + 4m = 114nS$$

$$t_{HIGH min} = 300nS$$

$$t_{LOW\,min}$$
 = 600nS

Avand in vedere specificatia protocolului de comunicatie I2C, vom defini conditia de START ca fiind o tranzitie din HIGH in LOW a liniei SDA, atata timp cat linia este HIGH. Vom defini conditia de STOP cu o tranzitie din LOW pe HIGH a liniei SDA, atata timp cat linia SCL este pe HIGH.

Linia SDA trebuie sa ramana constanta atata timp cat SCL este pe high pentru a transmite un bit.

 $t_{\ HD;\ DAT}$ reprezinta timpul in care linia SDA trebuie sa isi pastreze valoarea dupa ce linia SCL va trece in LOW.

t HD; STA reprezinta timpul de tranzitie in LOW a liniei SDA si iesirea din starea HIGH a liniei SCL, pentru aparitia unei conditii de START.

Avand in vedere conditiile impuse asupra liniei SDA si factul ca

 $t_{\text{HD; STA}}$, $t_{\text{HD; DAT}}$, t_{f} , $t_{\text{r}} << t_{\text{LOW}} t_{\text{HIGH}}$, perioada de caeas nu este influentata de $t_{\text{HD; STA}}$ $t_{\text{HD; DAT}}$ Astfel, vom avea:

Inlocuind timpii cu valorile minime se va optine frecventa maxima.

$$fscl\ max = \frac{1}{600 + 300 + 31 + 36} = \frac{1}{967} = 1034\ MHz$$

II.

Deoarece poarta CMOS este ideala, nu are timp de propagare. Pragul logic se va situa la 6V pentru ca alimentarea acestuia se face la 12V.

6V reprezinta 85,7% din amplitudinea semnalului SCL. Considerand cresterea semnalului SCL ca fiind liniara si stiind ca t_r este intervalul de timp in care semnalul SCL se situeaza intre pragurile de 30% si 70% putem calcula timpul de crestere astfel:

$$=> t_{rGATE} = \frac{85.7}{40} tr = 66.4175 nS$$

$$=> t_{fGATE} = \frac{14.3}{40} tr = 11.0825 nS$$

Astfel, vom avea:

$$fscl\ max = \frac{1}{t\ low + t\ high + t\ r\ gate + t\ f\ gate} = \frac{1}{600 + 300 + 66.41 + 11.09} = \frac{1}{977.5} = 1,023\ MHz$$