Міністерство освіти і науки України

Національний університет «Львівська політехніка»

Кафедра ЕОМ



до лабораторної роботи № 2

з дисципліни: «Моделювання комп'ютерних систем»

«Структурний опис цифрового автомата Перевірка роботи автомата за допомогою стенда. Elbert V2 – Spartan 3A FPGA» Варіант 13

Виконав:

ст. гр. КІ-201

Костюк I. В.

Прийняв:

Козак Н. Б.

Мета роботи: На базі стенда Elbert V2 – Spartan 3A FPGA реалізувати цифровий автомат світлових ефектів згідно наступних вимог:

- 1. Інтерфейс пристрою та функціонал реалізувати згідно отриманого варіанту завдання Дивись розділ Завдання
- 2. Логіку переходів реалізувати з використанням мови опису апаратних засобів Заборонено використовуючи оператори
- 3. Логіку формування вихідних сигналів реалізувати з використанням мови опису апаратних засобів Заборонено використовуючи оператори
- 4. Згенерувати символи для описів логіки переходів та логіки формування вихідних сигналів
- 5. Згрупувати всі компоненти логіку переходів логіку формування вихідних сигналів та пам'ять станів в єдину систему. Пам'ять станів реалізувати за допомогою графічних компонентів з бібліотеки
- 6. Промоделювати роботу окремих частин автомата та автомата в цілому за допомогою симулятора iSim.
- 7. Інтегрувати створений автомат зі стендом додати подільник частоти для вхідного тактового сигналу призначити фізичні виводи.
- 8. Згенерувати файл та перевірити роботу за допомогою стенда Elbert V2 Spartan 3A FPGA.
- 9. Підготувати і захистити звіт

Завдання:

Варіант – 1:

• Пристрій повинен реалізувати 8 комбінацій вихідних сигналів згідно таблиці:

Стан#	LED_0	LED_1	LED_2	LED_3	LED_4	LED_5	LED_6	LED_7
0	1	0	0	0	0	0	0	0
1	0	1	0	0	0	0	0	0
2	0	0	1	0	0	0	0	0
3	0	0	0	1	0	0	0	0
4	0	0	0	0	1	0	0	0
5	0	0	0	0	0	1	0	0
6	0	0	0	0	0	0	1	0
7	0	0	0	0	0	0	0	1

- Пристрій повинен використовувати 12MHz тактовий сигнал від мікроконтролера IC1 і знижувати частоту за допомогою внутрішнього подільника. Мікроконтролер IC1 є частиною стенда $Elbert\ V2$ $Spartan\ 3A\ FPGA$. Тактовий сигнал заведено нв вхід LOC = $P129\ FPGA$ (див. $\mathcal{Aodamok} 1$).
- Інтерфейс пристрою повинен мати вхід синхронного скидання (RESET).
- Інтерфейс пристрою повинен мати вхід керування режимом роботи (MODE):
 - Якщо MODE=0 то стан пристрою інкрементується по зростаючому фронту тактового сигналу пам'яті станів (0->1->2->3->4->5->6->7->0...).
 - Якщо *MODE=1* то стан пристрою декрементується по зростаючому фронту тактового сигналу пам'яті станів (0->7->6->5->4->3->2->1->0...).
- Інтерфейс пристрою повинен мати однорозрядний вхід керування швидкістю роботи(SPEED):
 - о Якщо SPEED=0 то автомат працює зі швидкістю, визначеною за замовчуванням.
 - \circ Якщо SPEED=1 то автомат працює зі швидкістю, В 2 РАЗИ ВИЩОЮ ніж в режимі (SPEED= o).
- Для керування сигналом MODE використати будь який з 8 DIP перемикачів (див. Додаток – 1).
- Для керування сигналами RESET/SPEED використати будь якІ з PUSH BUTTON кнопок (див. Додаток – 1).

Хід роботи:


Створив новий проект користуючись методичними вказівками до лабораторної роботи №1.

Додав до проекту новий VHDL файл Output_Logic, в якому буде реалізовано логіку формування вихідних сигналів.

Лістинг:

```
library IEEE;
use IEEE.STD LOGIC 1164.ALL;
entity out logic intf is
PORT ( IN BUS : in std logic vector (2 downto 0);
     OUT BUS : out std logic vector (7 downto 0));
end out logic intf;
architecture out logic arch of out logic intf is
begin
 OUT BUS(0) \leq (not (IN BUS(2)) and not (IN BUS(1)) and not (IN BUS(0))); -- 0
  OUT BUS(1) \leftarrow (not (IN BUS(2)) and not (IN BUS(1)) and (IN BUS(0))); --1
 OUT_BUS(2) \leftarrow (not(IN_BUS(2)) \text{ and } (IN_BUS(1)) \text{ and } not(IN_BUS(0))); -- 2
  OUT BUS(3) \leftarrow (not(IN BUS(2)) and (IN BUS(1)) and (IN BUS(0))); -- 3
  OUT BUS(4) \leftarrow ((IN BUS(2)) and not(IN BUS(1)) and not(IN BUS(0))); --4
  OUT BUS(5) \leq ((IN BUS(2)) and not(IN BUS(1)) and (IN BUS(0))); -- 5
  OUT_BUS(6) \le ((IN_BUS(2)) \text{ and } (IN_BUS(1)) \text{ and } not(IN_BUS(0))); -- 6
110
   OUT BUS(7) \leftarrow ((IN BUS(2)) and (IN BUS(1)) and (IN BUS(0))); \leftarrow 7
111
end out logic arch;
```

За допомогою симулятора Isim провів моделювання роботи схеми при всіх можливих комбінаціях сигналів на входах:



Puc. 1. Симуляція Output_Logic

Додав до проекту VHDL файл Transition_Logic, в якому реалізував логіку формування переходів:

Лістинг:


```
NEXT STATE(0) <= (not(MODE) and not(CUR STATE(2)) and not(CUR STATE(1))</pre>
and not(CUR STATE(0))) or --0
                       (not(MODE) and not(CUR STATE(2)) and (CUR STATE(1)) and
not (CUR STATE(0))) or --2
                       (not (MODE) and (CUR STATE(2)) and not (CUR STATE(1)) and
not(CUR STATE(0))) or
                       (not(MODE) and (CUR STATE(2)) and (CUR STATE(1)) and not
(CUR STATE(0))) or
                       ((MODE) and not(CUR STATE(2)) and not (CUR STATE(1)) and
not (CUR STATE(0))) or --0
                        ((MODE) and not(CUR STATE(2)) and (CUR STATE(1)) and not
(CUR STATE(0))) or
                       ((MODE) and (CUR STATE(2)) and not (CUR STATE(1)) and not
(CUR STATE(0))) or
                      --4
                       ((MODE) and (CUR STATE(2)) and (CUR STATE(1)) and not
(CUR STATE(0)));
                          --6
   NEXT STATE(1) <= (not(MODE) and not(CUR STATE(2)) and not (CUR STATE(1))
and (CUR STATE(0)) or --1
                       (not(MODE) and not(CUR STATE(2)) and (CUR STATE(1)) and
not (CUR STATE(0))) or --2
                       (not (MODE) and (CUR STATE(2)) and not (CUR STATE(1)) and
(CUR STATE(0))) or
                      --5
                       (not (MODE) and (CUR STATE(2)) and (CUR STATE(1)) and
                        --6
not(CUR STATE(0))) or
                       ((MODE) and not(CUR STATE(2)) and not(CUR STATE(1)) and
not (CUR STATE(0))) or --4
                       ((MODE) and not(CUR STATE(2)) and (CUR STATE(1)) and
(CUR STATE(0))) or
                       ((MODE) and (CUR STATE(2)) and not (CUR STATE(1)) and
not(CUR STATE(0))) or
                        --3
                       ((MODE) and (CUR STATE(2)) and (CUR STATE(1)) and
(CUR STATE(0)));
                           --0
   NEXT STATE(2) <= (not(MODE) and not(CUR STATE(2)) and (CUR STATE(1)) and
(CUR STATE(0))) or
                       (not(MODE) and (CUR STATE(2)) and not (CUR STATE(1)) and
not (CUR STATE(0))) or --4
                  (not(MODE) and (CUR STATE(2)) and not (CUR STATE(1)) and
(CUR_STATE(0))) or --5
```

```
(not(MODE) and (CUR STATE(2)) and (CUR STATE(1)) and not
(CUR STATE(0)))or
                ((MODE) and not(CUR STATE(2)) and not(CUR STATE(1)) and not
(CUR STATE(0))) or
                        ((MODE) and (CUR STATE(2)) and not (CUR STATE(1)) and
(CUR_STATE(0))) or
                        ((MODE) and (CUR_STATE(2)) and (CUR_STATE(1)) and not
(CUR_STATE(0))) or
                        ((MODE) and (CUR STATE(2)) and (CUR STATE(1)) and
(CUR STATE(0)));
end transition logic arch;
```

За допомогою симулятора Isim провів моделювання роботи схеми при всіх можливих комбінаціях сигналів на входах.




Puc. 2. Симуляція Transition_Logic 0 -> 7




Puc. 3. Симуляція Transition_Logic 7 -> 0

Додав до проекту Schematic файл Light_Controller, виконав для нього команду Set as Top Module. Згенерував Schematic символи для файлів Output_Logic і Transition_Logic. Використовуючи новостворені символи та елементи з бібліотеки, реалізував у файлі Light Controller.sch пам'ять стану автомата.




Puc. 4. Schematic Light_Controller



Puc. 5. Згенеровані Schematic символи для файлів Output Logic i Transition Logic

За допомогою симулятора Isim провів моделювання роботи схеми при всіх можливих комбінаціях сигналів на входах.


При MODE 0:



Puc. 6. MODE 0



Puc. 7. MODE 1




Puc. 8. RESET



Puc. 9. RESET

Додав до проекту *Schematic* файл *Top_Level*, виконав для нього команду Set as Top Module. Згенерував *Schematic* символ для файлу *Light_Controller*. Використовуючи новостворений символ та елементи з бібліотеки, реалізував у файлі подільник вхідної частоти та логіку сигналу *SPEED*.



Puc. 10. Top_Level

За допомогою Isim провів моделювання роботи схеми з різними значеннями сигналів MODE, RESET та SPEED при подачі на вхід CLOCK тактового сигналу 12 MHz.

SPEED =1, MODE = 0 (до лінії)

SPEED =0 MODE = 1 (після лінії).



Puc. 11. Симуляція Top_Level

Додав до проекту Constraint файл та призначила виводам схеми фізичні виводи цільової FPGA.

Лістинг:

```
* Rename the used signals according to the your project
#
                               UCF for ElbertV2 Development Board
#***********************
******************
CONFIG VCCAUX = "3.3";
 #Clock 12 MHz
 NET "Clk"
                   LOC = P129 | IOSTANDARD = LVCMOS33 | PERIOD =
12MHz;
######################
                           LED
######################
  NET "OUTB(0)"
                    LOC = P46
                            | IOSTANDARD = LVCMOS33 | SLEW = SLOW
\mid DRIVE = 12;
  NET "OUTB(1)"
                    LOC = P47
                            | IOSTANDARD = LVCMOS33 | SLEW = SLOW
| DRIVE = 12;
  NET "OUTB(2)"
                   LOC = P48
                             | IOSTANDARD = LVCMOS33 | SLEW = SLOW
\mid DRIVE = 12;
  NET "OUTB(3)"
                   LOC = P49
                             | IOSTANDARD = LVCMOS33 | SLEW = SLOW
\mid DRIVE = 12;
  NET "OUTB(4)"
                   LOC = P50
                             | IOSTANDARD = LVCMOS33 | SLEW = SLOW
\mid DRIVE = 12;
  NET "OUTB(5)"
                   LOC = P51
                             | IOSTANDARD = LVCMOS33 | SLEW = SLOW
\mid DRIVE = 12;
  NET "OUTB(6)"
                            | IOSTANDARD = LVCMOS33 | SLEW = SLOW
                    LOC = P54
\mid DRIVE = 12;
  NET "OUTB(7)"
                   LOC = P55
                            | IOSTANDARD = LVCMOS33 | SLEW = SLOW
\mid DRIVE = 12;
```

DP Switches

#

####################

```
####################
  NET "MODE" LOC = P70 | PULLUP | IOSTANDARD = LVCMOS33 | SLEW =
SLOW | DRIVE = 12;
######################
                    Switches
#####################
              LOC = P76 | PULLUP | IOSTANDARD = LVCMOS33 | SLEW =
  NET "RESET"
SLOW | DRIVE = 12;
  NET "SPEED"
             LOC = P75 | PULLUP | IOSTANDARD = LVCMOS33 | SLEW =
SLOW | DRIVE = 12;
Згенерував файли прошиття.
```

Рис. 12. Файли прошиття

06.05.2023 18:06

06.05.2023 18:06

Файл BIN

Файл ВІТ

54 KB

54 KB

1 toplevel.bin

toplevel.bit

Висновок: під час виконання лабораторної роботи я реалізував цифровий автомат світлових ефектів у середовищі Xilinx ISE і стендом Elbert V2 - Spartan 3A FPGA, реалізував схему автомату, провів симуляцію його роботи.