

МИНОБРНАУКИ РОССИИ

Федеральное государственное бюджетное образовательное
учреждение высшего образования
«Национальный исследовательский университет «МЭИ»
Институт радиотехники и электроники им. В. А. Котельникова

НАУЧНО-ИССЛЕДОВАТЕЛЬСКАЯ РАБОТА Разработка синхронного модуля FIFO

Студент: Мартыненко И.А.
Группа: ЭРэ-19-22
Подпись: _____

Преподаватель: Эсула О.И.
Оценка/зачёт: _____
Дата/подпись: _____

Москва 2026

Содержание

1	Введение	2
2	Цель работы	2
3	Архитектура и листинг модуля FIFO	2
3.1	Архитектура модуля FIFO	2
3.2	Листинг модуля FIFO	3
4	Тестовое окружение	5
4.1	Анализ временных диаграмм	5
4.2	Листинг тестового окружения	7
5	Tooling модуля FIFO	9
5.1	Листинг Python скрипта	10
5.2	Результат работы скрипта	12
6	Публикация исходного кода на GitHub	12
7	Заключение	13

1 Введение

Проектирование современных цифровых систем на базе ПЛИС (FPGA) и СБИС (ASIC) требует создания надежных механизмов межкомпонентной связи. Модуль FIFO (First-In, First-Out) является базовым элементом, используемым для буферизации данных между устройствами, работающими независимо или на разных тактовых частотах.

В процессе верификации таких устройств критически важно проектировать интеллектуальные среды тестирования (тестбенчи). Они должны не просто генерировать случайные данные, а полноценно имитировать реальные протоколы передачи и корректно обрабатывать флаги состояния буфера для предотвращения потери информации.

2 Цель работы

Целью данной работы является разработка параметризованного синхронного буфера FIFO на языке Verilog, а также разработки тестового окружения с рассмотрением и проверкой корректности работы модуля в граничных условиях.

3 Архитектура и листинг модуля FIFO

В данном разделе подробно рассматривается аппаратная реализация спроектированного буфера данных. Сначала описывается логика работы интерфейса и внутренние механизмы защиты от потери информации, после чего приводится полный исходный код устройства на языке аппаратного описания Verilog.

3.1 Архитектура модуля FIFO

Интерфейс разработанного модуля FIFO разделен на две логические группы сигналов:

- **Статусные сигналы** (`full`, `empty`) — генерируются внутренним контроллером FIFO. Они сообщают внешнему миру о текущем состоянии заполненности памяти.

- **Управляющие сигналы** (`wr_en`, `rd_en`) — выставляются внешними ведущими устройствами (мастерами) для совершения операций записи и чтения соответственно.

Для защиты от некорректных действий внешних устройств внутри FIFO реализована аппаратная блокировка. Запись в память игнорируется, если активен флаг `full`, а чтение заблокировано, если активен флаг `empty`.

Разрядность указателей адреса (`ADDR_WIDTH`) рассчитывается автоматически на этапе компиляции на основе заданной глубины памяти с помощью встроенной функции `$clog2` и локальных параметров (`localparam`):

$$\text{ADDR_WIDTH} = \log_2(\text{DEPTH}) \quad (1)$$

Это исключает избыточность триггеров в аппаратной реализации.

3.2 Листинг модуля FIFO

Ниже представлен полный текст разработанного аппаратного модуля FIFO:

```
//-----
// File name      : FIFO.v
// Developers     : I.A. Martynenko
// Email          : <MartynenkoIA@mpei.ru>
// Date           : 25.05.2026
// Version        : 1.0
// Description    : Synchronous parameterized FIFO buffer.
//-----

module FIFO #(
    parameter DATA_WIDTH = 8,
    parameter DEPTH = 16
)(
    input wire clk,
    input wire rst,
    input wire wr_en,
    input wire rd_en,
    input wire [DATA_WIDTH-1:0] data_in,
    output reg [DATA_WIDTH-1:0] data_out,
    output wire full,
    output wire empty
);
```

);

```
localparam ADDR_WIDTH = $clog2(DEPTH);
```

```
reg [DATA_WIDTH-1:0] memory [0:DEPTH-1];
```

```
reg [ADDR_WIDTH-1:0] wr_ptr;
```

```
reg [ADDR_WIDTH-1:0] rd_ptr;
```

```
reg [ADDR_WIDTH:0] count;
```

```
assign full = (count == DEPTH);
```

```
assign empty = (count == 0);
```

```
always @(posedge clk or posedge rst) begin
```

```
    if (rst) begin
```

```
        wr_ptr    <= 0;
```

```
        rd_ptr    <= 0;
```

```
        count     <= 0;
```

```
        data_out  <= 0;
```

```
    end else begin
```

```
        if (wr_en && !full) begin
```

```
            memory[wr_ptr] <= data_in;
```

```
            wr_ptr          <= wr_ptr + 1;
```

```
        end
```

```
        if (rd_en && !empty) begin
```

```
            data_out <= memory[rd_ptr];
```

```
            rd_ptr   <= rd_ptr + 1;
```

```
        end
```

```
        case ({wr_en && !full, rd_en && !empty})
```

```
            2'b10: count <= count + 1;
```

```
            2'b01: count <= count - 1;
```

```
            default: count <= count;
```

```
        endcase
```

```
    end
```

```
end
```

```
endmodule
```

4 Тестовое окружение

Для подтверждения отказоустойчивости разработанного модуля была создана интеллектуальная среда верификации. В данном разделе приводится пошаговый анализ поведения системы на основе полученных временных диаграмм, а также полный исходный код испытательного стенда (тестбенча), реализующего сценарии стресс-тестирования.

4.1 Анализ временных диаграмм

Для визуализации и подтверждения корректности работы разработанных алгоритмов в процессе симуляции тестбенча формировался дамп изменений логических сигналов. Использование встроенных системных функций `$dumpfile` и `$dumpvars` позволило сохранить полную историю транзакций в стандартизованном формате временных диаграмм VCD (Value Change Dump).

Последующий анализ и верификация полученных результатов производились в специализированной среде анализа графиков GTKWave. Временные диаграммы наглядно иллюстрируют ключевые фазы тестирования: последовательное заполнение буфера FIFO до критической отметки, переход в стабильное граничное состояние переполнения (`full`) и успешную последующую разгрузку памяти в режиме параллельного конкурентного доступа.

Ниже приведены полученные в ходе симуляции временные диаграммы, первым делом проверим запись и чтения числа




Рис. 1 – Временная диаграмма с проверкой на запись и чтение

В начальный момент времени `rst = 1`, следовательно запись не происходит. В момент фронта `wr_en` и тактовой частоты происходит запись

первого числа 1F инкрементируя индекс `w_ptr`. Таким образом записываются остальные числа.

В момент фронта `rd_en` происходит чтение из памяти и на выходе `data_out` появляются данные, с каждым чтением инкрементируется `r_ptr`. Так как `rd_en` закончился через 4 такта после его начала, то прочлились первые 4 числа из памяти.

Рассмотрим обратный случай, где длительность `rd_en` больше длительности всех чисел




Рис. 2 – Временные диаграммы с проверкой на запись и чтение

На вход модуля поступают 7 чисел. В этом случае фронт `rd_en` присутствует на большем количестве тактов, как только произвелась запись последнего числа выставляется флаг `empty`, чтение прекращается.

Рассмотрим еще один крайний случай, когда флаг записи срабатывает несколько раз.




Рис. 3 – Временные диаграммы с проверкой на запись и чтение

На представленной временной диаграмме детально зафиксирован момент переполнения буфера. Примерно на отметке 1700 нс (1700000 пс) внутренний счетчик FIFO достигает своего максимального значения, что приводит к аппаратной установке статусного сигнала `full` в логическую единицу. В этот момент можно наблюдать ключевое преимущество разработанного тестбенча: сигнал разрешения записи `wr_en` принудительно

сбрасывается в нуль, а входная шина данных `data_in` переходит в высокоимпедансное состояние (маркер `zz` желтого цвета). Это визуально подтверждает, что процедурная задача записи корректно распознала статус устройства и приостановила генерацию транзакций в цикле `while (full)`, тем самым предотвратив потерю данных.

Ситуация разрешается на отметке 2200 нс, когда параллельный процесс инициирует чтение, выставив сигнал `rd_en = 1`. Как только первые данные (значения `23`, `5A` и т.д.) появляются на выходной шине `data_out`, контроллер FIFO фиксирует освобождение ячеек памяти и снимает флаг `full`.

Падение флага переполнения мгновенно «пробуждает» заблокированную задачу записи: мы видим, как сигнал `wr_en` снова становится активным, и оставшийся пакет транзакций (числа `91`, `C4`, `FF`) безопасно дозаписывается в буфер. Таким образом, анализ временных диаграмм полностью подтверждает отказоустойчивость разработанной логики в критических граничных условиях.

4.2 Листинг тестового окружения

Здесь представлен листинг тестового окружения для последнего случая (рис. 3):

```
//-----  
// File name      : FIFO_tb.v  
// Developers     : I.A. Martynenko  
// Email          : <MartynenkoIA@mpei.ru>  
// Date           : 25.05.2026  
// Version        : 1.0  
// Description    : Advanced testbench for FIFO with Backpressure  
                  mechanism.  
//-----  
  
'timescale 1ns/1ps  
  
module FIFO_tb;  
  
    parameter DATA_WIDTH = 8;  
    parameter ADDR_WIDTH  = 4;
```

```

reg clk; reg rst; reg wr_en; reg rd_en;
reg [DATA_WIDTH-1:0] data_in;
wire [DATA_WIDTH-1:0] data_out;
wire full; wire empty;

FIFO #(DATA_WIDTH, ADDR_WIDTH) uut (
    .clk(clk), .rst(rst), .wr_en(wr_en), .rd_en(rd_en),
    .data_in(data_in), .data_out(data_out),
    .full(full), .empty(empty)
);

always #50 clk = ~clk;

task push_data(input [DATA_WIDTH-1:0] value);
begin
    while (full) begin
        $display("Time %0t: FIFO full! Waiting to
            write %h...", $time, value);
        @(posedge clk);
    end
    data_in <= value;
    wr_en    <= 1;
    @(posedge clk);
    wr_en    <= 0;
    data_in <= 8'hzz;
end
endtask

task pop_data();
begin
    while (empty) begin
        $display("Time %0t: FIFO empty! Waiting for
            data...", $time);
        @(posedge clk);
    end
    rd_en <= 1;
    @(posedge clk);
    rd_en <= 0;
end
endtask

```

```

initial begin
    $dumpfile("fifo_test.vcd");
    $dumpvars(0, FIFO_tb);

    clk = 0; rst = 1; wr_en = 0; rd_en = 0; data_in = 0;
    #150 rst = 0;

    push_data(8'h1F); push_data(8'h23); push_data(8'h5A);
        push_data(8'hB1);
    push_data(8'hB2); push_data(8'hB3); push_data(8'hB4);
        push_data(8'hA1);
    push_data(8'hA2); push_data(8'h3F); push_data(8'hBA);
        push_data(8'hBB);
    push_data(8'h8B); push_data(8'hA7); push_data(8'hB9);
        push_data(8'hBC);

    fork
        begin
            push_data(8'h58); push_data(8'hBA);
                push_data(8'h91);
            push_data(8'hC4); push_data(8'hFF);
        end
        begin
            #500;
            $display("--- Starting to Read ---");
            repeat(21) pop_data();
        end
    join

    #500;
    $display("Testbench finished");
    $finish;
end
endmodule

```

5 Tooling модуля FIFO

В данном разделе представлен инструмент автоматизации, разработанный на языке Python в соответствии с требованиями технического

задания. Скрипт предназначен для статического анализа исходного кода устройства.

5.1 Листинг Python скрипта

```
#-----
# File name      : static_analyzer.py
# Developers     : I.A. Martynenko
# Email          : <MartynenkoIA@mpei.ru>
# Date           : 25.05.2026
# Version        : 1.0
# Description    : Static analyzer for Verilog files. Finds
                  parameters and signals dependent on them.
# Run command    : python3 static_analyzer.py
                  <path_to_verilog_file>
# Options        : <path_to_verilog_file> - mandatory path to the
                  .v file to be analyzed.
#-----

import sys
import re

def analyze_verilog(filepath):
    # Dictionary to store found parameters
    parameters = []

    # Regular expressions for finding parameters and signals
    param_pattern =
        re.compile(r'\bparameter\s+([A-Za-z0-9_]+)\b')
    signal_pattern =
        re.compile(r'\b(?:input|output|wire|reg)\s+(?:wire\s+|reg\s+)?')

    try:
        with open(filepath, 'r', encoding='utf-8') as f:
            lines = f.readlines()
    except FileNotFoundError:
        print(f"Error: File {filepath} not found.")
        return

    # Pass 1: Find all parameters
    for line in lines:
```

```

        param_match = param_pattern.search(line)
        if param_match:
            parameters.append(param_match.group(1))

print("=== Static Analysis Report ===")
print(f"File analyzed: {filepath}")
print(f"Parameters found: {'', '.join(parameters) if\n
    parameters else 'None'}\n")
print("Signals dependent on parameters:")
print("-" * 50)

found_dependent_signals = False

# Pass 2: Find signals and check if their width depends on
# parameters
for line_num, line in enumerate(lines, start=1):
    signal_matches = signal_pattern.finditer(line)
    for match in signal_matches:
        width_str = match.group(1)
        signal_name = match.group(2)

        dependent_params = [p for p in parameters if p in
            width_str]

        if dependent_params:
            found_dependent_signals = True
            print(f"Line {line_num:4d} | Signal:
                {signal_name:10s} | Width: [{width_str}] |
                Depends on: {'', '.join(dependent_params)}")

if not found_dependent_signals:
    print("No parameter-dependent signals found.")

print("-" * 50)

if __name__ == "__main__":
    if len(sys.argv) < 2:
        print("Usage: python3 static_analyzer.py <file.v>")
    else:
        analyze_verilog(sys.argv[1])

```

5.2 Результат работы скрипта

Для проверки работоспособности анализатора скрипт был запущен с передачей файла `FIFO.v` в качестве аргумента. Ниже представлен текстовый вывод программы, подтверждающий успешное обнаружение параметров `DATA_WIDTH`, `ADDR_WIDTH` и `DEPTH`, а также корректный поиск зависящих от них шин данных и памяти с указанием номеров строк:

```
=== Static Analysis Report ===
```

```
File analyzed: FIFO.v
```

```
Parameters found: DATA_WIDTH, ADDR_WIDTH, DEPTH
```

```
Signals dependent on parameters:
```

```
-----  
Line   10 | Signal: data_in   | Width: [DATA_WIDTH-1:0] |
```

```
Depends: DATA_WIDTH
```

```
Line   12 | Signal: data_out  | Width: [DATA_WIDTH-1:0] |
```

```
Depends: DATA_WIDTH
```

```
Line   18 | Signal: mem       | Width: [DATA_WIDTH-1:0] |
```

```
Depends: DATA_WIDTH
```

```
Line   19 | Signal: w_ptr     | Width: [ADDR_WIDTH:0]   |
```

```
Depends: ADDR_WIDTH  
-----
```

6 Публикация исходного кода на GitHub

Все разработанные в рамках НИР материалы, включая RTL-описание модуля FIFO, интеллектуальное тестовое окружение, скрипт статического анализа и конфигурационный файл `.gitignore`, помещены под управление системы контроля версий Git.

Проект опубликован в удаленном репозитории на платформе GitHub. Ознакомиться с исходным кодом, документацией `README.md` и историей изменений (коммитов) можно по следующей ссылке:

<https://github.com/IvanMart161/FIFO/tree/main>

7 Заключение

В ходе выполнения научно-исследовательской работы были успешно достигнуты все поставленные цели и в полном объеме выполнены требования технического задания. Разработан синтезируемый параметризованный модуль синхронного буфера FIFO на языке Verilog, который корректно обрабатывает граничные состояния переполнения и опустошения памяти.

Для функциональной верификации устройства было создано продвинутое тестовое окружение. Использование процедурных блоков `task` и параллельных конструкций `fork-join` позволило смоделировать реалистичные сценарии конкурентного доступа со стороны независимых устройств. На основе анализа временных диаграмм экспериментально подтверждена эффективность реализованного механизма контроля потока данных, который надежно защищает систему от потери транзакций при активном статусном флаге `full`.

Кроме того, в рамках работы были освоены базовые принципы автоматизации маршрута проектирования. Разработанный на языке Python статический анализатор кода успешно справляется с задачей автоматического поиска объявленных параметров и зависящих от них аппаратных сигналов. Это формирует понимание того, как создаются скрипты для автоматизации рутинных задач инженера.

Таким образом, результаты НИР полностью соответствуют промышленным стандартам проектирования интегральных схем на транзакционном уровне. Выполненный проект позволил закрепить инженерную культуру написания переиспользуемого RTL-кода, тестирования и создания технической документации.

Список используемых источников

- [1] Харрис Д. М., Харрис С. Л. Цифровая схемотехника и архитектура компьютера / Разделы по последовательностным схемам и Verilog.
- [2] Bergeron J. Writing testbenches: functional verification of HDL models.
- [3] Документация по стандарту IEEE 1364 (Verilog).
- [4] Verilog Coding Style Guide [Электронный ресурс]. URL: <https://github.com/lowRISC/style-guides/blob/master/VerilogCodingStyle.md>
- [5] Нормативная техническая документация (разделы 5.3, 5.5, 5.6, 5.7) [Электронный ресурс]. URL: <https://files.stroyinf.ru/Data/816/81677.pdf>