

**МИНИСТЕРСТВО НАУКИ И ВЫСШЕГО ОБРАЗОВАНИЯ
РФ
ФГБОУ ВО «НАЗВАНИЕ ВАШЕГО УНИВЕРСИТЕТА»**

Факультет радиотехники и электроники
Кафедра вычислительной техники

ОТЧЕТ ПО ЛАБОРАТОРНОЙ РАБОТЕ №1

по дисциплине «Схемотехника и цифровая электроника»

Тема: «Исследование логических элементов и триггеров»

Выполнил: студент гр. 1234
Иванов И. И.

Проверил: доцент, к.т.н.
Петров П. П.

Москва, 2026

Содержание

1	Цель работы	3
2	Теоретические сведения	3
	2.1 Дополнительные сведения	3
3	Результаты измерений	3
4	Выводы	3

1 Цель работы

Изучение базовых принципов синтеза комбинационных схем на языке SystemVerilog и верификация их работы в среде симуляции.

2 Теоретические сведения

Для расчета эквивалентного сопротивления используется формула:

$$R_{eq} = \frac{R_1 \cdot R_2}{R_1 + R_2} \quad (1)$$

2.1 Дополнительные сведения

Данные соотношения справедливы для линейных электрических цепей.

3 Результаты измерений

Данные моделирования сведены в таблицу 1.

Таблица 1 — Экспериментальные параметры схемы

№ опыта	Напряжение U , В	Ток I , мА	Мощность P , мВт
1	1.20	10.5	12.6
2	2.50	22.1	55.25
3	3.30	30.0	99.0

4 Выводы

В ходе выполнения работы были исследованы характеристики схем. Расчетные данные полностью совпали с измерениями.