

УДК 621.396.96:629.78

Название статьи

И. А. Мартыненко

НИУ МЭИ, Москва, Россия

E-mail: ivan.martynenko@proton.me

ORCID: 0009-0005-5176-0151

Аннотация

В работе представлена методология сквозного проектирования и тактово-точной верификации приемного тракта первичного поиска сигналов GPS L1 без использования проприетарных САПР. Аппаратный вычислитель алгоритма параллельного поиска (PCPS) разработан на синтезируемом подмножестве SystemVerilog, а тестовое окружение реализовано на базе компилятора Verilator с применением C++.

Предложенный подход объединяет RTL-модель и программную среду в единый исполняемый бинарный файл, обеспечивая полную автоматизацию сквозного моделирования. Использование Verilator гарантирует абсолютную гибкость верификационного стенда: высокоуровневый C++ позволяет бесшовно подключать сложные алгоритмы пороговой обработки, расчет статистических параметров шума и внешние математические библиотеки напрямую к аппаратному ядру. Данный метод на порядки превосходит классические симуляторы по скорости моделирования, снижает зависимость от закрытых инструментов вендоров и ориентирован на последующую интеграцию в заказные СБИС и платформы RISC-V.

Ключевые слова: GPS L1, первичный поиск, PCPS, критерий Неймана–Пирсона, Verilator, CubeSat, SystemVerilog, HW/SW Co-design, ASIC.

1. Введение

Специфика функционирования малых космических аппаратов (МКА) формата CubeSat на низких околоземных орбитах (LEO) накладывает жесткие требования к бортовой аппаратуре радионавигации. Определение пространственного положения спутника на орбите осуществляется с помощью бортового приемника сигналов GPS L1. Высокая скорость перемещения МКА приводит к значительному доплеровскому сдвигу несущей частоты принимаемых радиосигналов и его высокой динамике, что существенно расширяет область неопределенности в пространстве параметров «задержка–частота» при поиске навигационных спутников.

Традиционный этап проектирования радионавигационных систем на ПЛИС базируется на использовании проприетарного программного обеспечения от вендоров ПЛИС (AMD Vivado, Intel Quartus). Применение классических событийно-ориентированных симуляторов (ModelSim, QuestaSim, Vivado XSIM, Synopsys VCS) сопряжено с колоссальными вычислительными затратами при обработке непрерывных потоков радиосигналов. В литературе [6, 7] отмечается, что симуляторы с управлением событиями, ориентированные на детальный анализ задержек в очередях логических элементов, уступают по быстродействию прямому тактово-точному циклическому компилированию в C++ модели на 1–2 порядка (в 10–100 раз и более). При обработке длительных выборок на высокой частоте дискретизации это приводит к неприемлемому затягиванию этапа верификации аппаратуры.

Целью настоящей работы является разработка и экспериментальное исследование сквозного открытого аппаратно-программного комплекса, реализующего алгоритм параллельного частотно-временного поиска (Parallel Code Phase Search, PCPS). Среда отладки на базе компилятора синтезируемого описания SystemVerilog в тактово-точную C++ модель посредством компилятора Verilator устраняет зависимость от проприетарных САПР, ускоряет верификацию и формирует прямой маршрут проектирования на открытые процессорные архитектуры RISC-V и заказные СБИС (ASIC).

2. Аппаратная архитектура тракта поиска

Вычислительный тракт параллельного поиска реализует согласованную фильтрацию входного радиосигнала. Его обобщенная структурная схема представлена на рис. 1. На вход тракта от блока АЦП поступает цифровой поток промежуточной частоты $f_F = 9,548$ МГц при частоте дискретизации $F_s = 38,192$ МГц.

Квадратурный перенос на нулевую частоту. Входной оцифрованный сигнал поступает на блок квадратурного гетеродина (DDC), осуществляющий перенос спектра на нулевую промежуточную частоту путем умножения на отсчеты синусной и косинусной составляющих цифрового генератора:

$$\begin{cases} I[n] = D_{\text{adc}}[n] \cdot \cos(\phi[n]), \\ Q[n] = D_{\text{adc}}[n] \cdot \sin(\phi[n]). \end{cases} \quad (1)$$

Поскольку в тракте применен 1-битный АЦП ($D_{\text{adc}}[n] \in$




Рис. 1 — Структурная схема тракта первичного поиска сигналов GPS L1

$\{0, 1\}$), аппаратная реализация не требует использования дорогостоящих многоразрядных умножителей: операция умножения сводится к инверсии знака табличного отсчета NCO в зависимости от текущего бита АЦП.

Фильтрация и децимация. Сформированные квадратурные компоненты $I[n]$ и $Q[n]$ содержат высокочастотные составляющие спектра на удвоенной промежуточной частоте. Для их подавления и снижения вычислительной нагрузки на последующие блоки тракта применены каскадные интегрально-гребенчатые фильтры (CIC). Модуль осуществляет децимацию входного потока с коэффициентом $R = 10$, понижая исходную частоту дискретизации $F_s = 38,192$ МГц до темпа обработки $F_{dec} = 3,8192$ МГц. Выбор CIC-архитектуры обусловлен отсутствием умножителей в ее структуре, что минимизирует площадь кристалла и снижает энергопотребление тракта.

Буферизация и дополнение нулями. С выхода CIC-фильтров отсчеты квадратурных составляющих поступают в буфер согласования базы. За период повторения дальномерного C/A-кода GPS ($T_{coh} = 1$ мс) на децимированной частоте $F_{dec} = 3,8192$ МГц накапливается массив из 3819 комплексных отсчетов. Для применения алгоритмов быстрого преобразования Фурье по основанию 2, а также для предотвращения эффекта круговой свертки при циклической корреляции массив данных дополняется нулями (Zero-Padding) до размерности $N = 4096$ точек.

Компенсация доплеровского смещения. Для устранения частотной неопределенности, вызванной движением космического аппарата, формируется сетка доплеровских гипотез с постоянным шагом $\Delta f_d = 500$ Гц. Перед процедурой спектрального согласованного поиска накопленный в буфере комплексный вектор отсчетов последовательно перемножается на квадратурные составляющие вторичного гетеродина (NCO Doppler), настроенного на соответствующее смещение частоты:

$$f_{\text{dop}}^{(m)} = m \cdot \Delta f_d, \quad m \in [-M, M], \quad (2)$$

где m — номер текущей проверяемой гипотезы. Скомпенсированный во временной области сигнал передается на блок согласованной фильтрации.

Согласованная фильтрация и спектральный анализ. Для каждой проверенной гипотезы по доплеровскому смещению выполняется процедура быстрого поиска

на основе теоремы о свертке. Временной сигнал преобразуется в частотную область с помощью быстрого преобразования Фурье (БПФ), после чего его спектр поэлементно умножается на комплексно сопряженный опорный спектр локального C/A-кода спутника:

$$Y[k] = X[k] \cdot S^*[k] = (X_I S_I + X_Q S_Q) + j(X_Q S_I - X_I S_Q). \quad (3)$$

Затем с помощью обратного преобразования Фурье (ОБПФ) данные возвращаются во временную область, образуя отсчеты автокорреляционной функции. Детальные аппаратные особенности этого конвейера, а также результирующие поверхности отклика будут подробно рассмотрены в следующих разделах работы.

Адаптивное пороговое обнаружение. Завершающим этапом тракта является блок пороговой обработки по критерию Неймана–Пирсона (CFAR). На основе квадратов квадратурных составляющих $I^2[k] + Q^2[k]$ модуль формирует двумерную матрицу автокорреляционных откликов в пространстве «задержка–доплеровский сдвиг». Для исключения ложных срабатываний в условиях изменяющейся шумовой обстановки порог обнаружения вычисляется динамически на основе текущей оценки мощности шума при фиксированной вероятности ложной тревоги $P_{fa} = 10^{-6}$.

3. Методология сквозной верификации на базе Verilator

Классический цикл верификации цифровых узлов в САПР вендоров ПЛИС опирается на событийно-ориентированные симуляторы. В таких средах изменение логического уровня в любом узле порождает событие в глобальной очереди планировщика. При обработке непрерывных выборок радиосигналов на промежуточной частоте количество таких событий на каждый такт тактовой частоты исчисляется десятками тысяч, что приводит к критической деградации производительности моделирования.

Альтернативой выступает применение открытого инструмента Verilator [4, 6], выполняющего статическую компиляцию синтезируемого подмножества SystemVerilog в оптимизированный C++ код. Verilator лишен классической очереди событий: проект преобразуется в детерминированный ориентированный граф логических операций, который транслируется в монолитный класс Vtop. Внутренние регистры и цепи проекта становятся штатными переменными в оперативной па-

мента хост-системы, а модельное время продвигается явным переключением тактового сигнала и вызовом метода `top->eval()`.

Прямая трансляция аппаратного описания в код на C++ принципиально меняет архитектуру совместного моделирования (HW/SW Co-Design). Обмен данными между синтезируемым ядром и верификационной обвязкой сводится к прямому чтению и записи полей C++ структуры, исключая накладные расходы на межпроцессное взаимодействие (IPC) и трансляцию типов через интерфейсы DPI-C или VPI. Это позволяет бесшовно подключать к аппаратному ядру произвольные внешние математические библиотеки, реализовывать ресурсоемкую статистическую обработку в нативной арифметике с плавающей точкой (`float`, `double`) и собирать весь верификационный комплекс в единый высокоскоростной бинарный исполняемый файл средствами стандартных компиляторов GCC или Clang.

4. Аппаратно-программная реализация и верификационный стенд

Предложенная архитектура совместного моделирования реализует строгое разделение вычислительных задач: ресурсоемкая потоковая цифровая обработка сигналов выполняется аппаратно в синтезируемом ядре на SystemVerilog, в то время как управление экспериментом, подача радиосигнала и статистический анализ откликов вынесены в программную C++ оболочку.

Интерфейс верхнего уровня аппаратного блока `top_acqu` спроектирован для сквозной потоковой обработки входных радиосигналов на промежуточной частоте. Назначение портов модуля строго соответствует структуре аппаратного тракта первичного поиска, включающего цифровой перенос спектра (DDC), децимацию, циклическую свертку на базе БПФ/ОБПФ и квадратичное детектирование огибающей:

Листинг 1: Interface of `top_acqu` module

```

1 module top_acqu #(
2     parameter INPUT_DATA      = 8,
3     parameter PHASE_WIDTH     = 32,
4     parameter ACC_WIDTH       = 16,
5     parameter int FFT_SIZE    = 4096
6 ) (
7     input  logic          clk,
8     input  logic          rst,
9     input  logic          adc_input,
10    input  logic [PHASE_WIDTH-1:0] phase_step,
11    input  logic          start_capture,
12    input  logic signed [31:0] doppler_step,
13    input  logic signed [23:0] fft_gold_code_re,
14    input  logic signed [23:0] fft_gold_code_im,
15    output logic [11:0] read_addr,
16    output logic [36:0] power_out,
17    output logic          peak_ready,
18    output logic          fft_ready,
19    output logic signed [27:0] fft_out_re,
20    output logic signed [27:0] fft_out_im,
21    output logic signed [17:0] mix_out_re,
22    output logic signed [17:0] mix_out_im,
23    output logic          mix_out_valid
24 );

```

Входной порт `adc_input` принимает однобитный квантованный поток отсчетов с физического или эмулируемого радиочастотного тракта. Синхронизация работы всех конвейерных каскадов осуществляется гло-

бальным тактовым сигналом `clk`, а сброс регистров в исходное состояние — синхронной линией `rst`.

Управление входным цифровым гетеродином DDC осуществляется через 32-разрядный регистр приращения фазы `phase_step`. Он определяет частоту квадратурных опорных гармонических колебаний, формируемых блоком `nco_loop` для переноса спектра радиосигнала с промежуточной частоты на нулевую частоту в каналы синфазной и квадратурной составляющих `i_ch_8b` и `q_ch_8b`. Сигнал `start_capture` служит управляющим импульсом для узла входной буферизации `buffer_loop`: по этому фронту начинается накопление выборки отсчетов после CIC-фильтра, выполняющего децимацию с коэффициентом $DEC = 10$ и расширение разрядности до 16 бит.

Для компенсации частотного сдвига Доплера в схему включен дополнительный синтезатор `doppler_nco`, шаг фазового аккумулятора которого задается 32-битной знаковой шиной `doppler_step`. При заполнении входного фрейма буфера на 3800 физических отсчетов контроллер стриминга активирует последовательное чтение массива через 12-битный адресный счетчик `read_addr`, дополняя выборку нулями до целевой размерности конвейерного БПФ $FFT_SIZE = 4096$. Отсчеты с выхода буфера модулируются комплексным смесителем `complex_mixer` на заданную доплеровскую частоту и поступают в конвейер прямого БПФ.

Шины `fft_gold_code_re` и `fft_gold_code_im` разрядностью 24 бита предназначены для подачи предрасчитанного комплексного спектра опорной дальномерной псевдослучайной последовательности (кода Голда). В блоке перемножения спектров `spec_mix_inst` вычисленный 28-битный спектр входного радиосигнала перемножается с комплексно-сопряженным спектром опорного кода с последующим масштабированием и усечением до 18-битной сетки. Результат поступает на вход конвейерного ядра обратного преобразования IFFT.

Выходной тракт схемы завершается квадратичным детектором мощности `power_detector`, рассчитывающим мгновенную энергию корреляционного отклика $I^2 + Q^2$ на основе вещественной и мнимой составляющих отклика обратного БПФ. Значение энергии формируется на 37-разрядной шине `power_out`. Сопровождающий строб `peak_ready` информирует внешнее управляющее окружение о валидности текущего отсчета квадрата огибающей на выходе устройства. Группа вспомогательных сигналов (`fft_ready`, `fft_out_re/im`, `mix_out_re/im`, `mix_out_valid`) выведена на верхний уровень для обеспечения сквозной отладки промежуточных спектров и контроля переполнения внутренних сумматоров в симуляторе без внедрения зондов в глубь иерархии проекта.

На этапе первичного поиска навигационного сигнала задачей решающего устройства является обнаружение корреляционного пика на фоне собственных шумов приемного тракта при жестко фиксированной вероятности ложной тревоги P_{fa} (Constant False Alarm Rate, CFAR).

При отсутствии полезного сигнала (статистическая

гипотеза H_0) квадратурные составляющие отклика на выходе блока обратного БПФ представляют собой некоррелированные центрированные гауссовские случайные величины с дисперсией σ^2 :

$$I \sim N(0, \sigma^2), \quad Q \sim N(0, \sigma^2). \quad (4)$$

Выходной сигнал квадратичного детектора $Z = I^2 + Q^2$ подчиняется экспоненциальному закону распределения (распределение хи-квадрат с двумя степенями свободы) с плотностью вероятности:

$$w(Z | H_0) = \frac{1}{2\sigma^2} \exp\left(-\frac{Z}{2\sigma^2}\right), \quad Z \geq 0. \quad (5)$$

Согласно критерию Неймана–Пирсона, порог обнаружения V_{th} выбирается из условия фиксации заданной вероятности ложной тревоги:

$$P_{fa} = \int_{V_{th}}^{\infty} w(Z | H_0) dZ = \exp\left(-\frac{V_{th}}{2\sigma^2}\right). \quad (6)$$

Средняя мощность шума в отсчете квадратичного детектора составляет $\bar{P}_{noise} = \mathbb{E}[Z | H_0] = 2\sigma^2$. Логарифмируя выражение для P_{fa} , получаем аналитическое выражение для расчета динамического порога:

$$V_{th} = -\bar{P}_{noise} \ln(P_{fa}) = \alpha \cdot \bar{P}_{noise}, \quad (7)$$

где $\alpha = -\ln(P_{fa})$ выступает масштабным коэффициентом порога. Для типового значения вероятности ложной тревоги $P_{fa} = 10^{-5}$ коэффициент составляет $\alpha \approx 11,51$.

В условиях априорной неопределенности уровня радиочастотных шумов математическое ожидание мощности $\bar{P}_{noise}$ оценивается непосредственно по выборке выходного вектора мощности размером $N = 4096$ ячеек задержки. Для предотвращения смещения оценки из выборки усреднения исключается ячейка с максимальной зарегистрированной энергией Z_{max} :

$$\hat{P}_{noise} = \frac{1}{N-1} \left(\sum_{i=0}^{N-1} Z_i - Z_{max} \right). \quad (8)$$

В программной обвязке верификационного стенда данный алгоритм реализован в виде компактной функции, оперирующей 64-битными целочисленными откликами аппаратного детектора:

Листинг 2: Software CFAR engine implementation

```
1 // Noise variance estimation excluding candidate
  peak cell
2 for (size_t i = 0; i < power_frame.size(); ++i) {
3     if (power_frame[i] > max_power) {
4         max_power = power_frame[i];
5         max_index = static_cast<uint32_t>(i);
6     }
7     sum_power += power_frame[i];
8 }
9 double mean_noise = static_cast<double>(sum_power -
  max_power)
10 / (power_frame.size() - 1);
11 // Dynamic Neyman-Pearson threshold evaluation
12 double alpha = -std::log(p_fa);
13 result.threshold = static_cast<uint64_t>(mean_noise
```

```
* alpha);
15 result.max_power = max_power;
16 result.peak_index = max_index;
17 result.snr_db = 10.0 * std::log10(static_cast<double>
  >(max_power) / mean_noise);
18 result.signal_found = (max_power >= result.threshold
  );
```

Значение отношения «сигнал/шум» (SNR) в децибелах рассчитывается как логарифм отношения энергии обнаруженного экстремума к оцененной локальной мощности шума. Вынесение алгоритма CFAR в хост-окружение C++ позволяет избежать громоздких схем расчета логарифмов и операций деления в целевом базисе ПЛИС на этапе предварительной оценки параметров обнаружения.

Программный верификационный стенд на C++ осуществляет координацию работы скомпилированного класса Vtop_acqu, воспроизведение входного радиосигнала и двумерное сканирование пространства параметров «задержка – Доплер». Перед запуском цикла симуляции стенд выполняет прямое считывание бинарного файла реальной или моделированной смеси с дискретизатора тракта gps_if_signal.bin. Массив отсчетов размещается в непрерывном буфере оперативной памяти std::vector<uint8_t>, что устраняет дисковые операции ввода-вывода в процессе модельного времени:

Листинг 3: C++ verification testbench architecture

```
1 // Preloading raw IF ADC stream into memory
2 std::ifstream in_file("bin/gps_if_signal.bin", std::
  ios::binary | std::ios::ate);
3 std::streamsize file_size = in_file.tellg();
4 in_file.seekg(0, std::ios::beg);
5 std::vector<uint8_t> adc_data(file_size);
6 in_file.read(reinterpret_cast<char*>(adc_data.data()
  ), file_size);
7
8 // Doppler frequency grid initialization (-5 kHz to
  +5 kHz, step 500 Hz)
9 std::vector<int> dopplers;
10 for (int d = -5000; d <= 5000; d += 500) dopplers.
  push_back(d);
11
12 for (int doppler_hz : dopplers) {
13     // Hardware reset cycle
14     top->clk = 0; top->rst = 1; top->eval();
15     for (int i = 0; i < 10; ++i) { top->clk = !top->
  clk; top->eval(); }
16     top->rst = 0;
17
18     // Carrier and Doppler phase increment
  configuration
19     top->phase_step = 0x40000000;
20     top->doppler_step = calc_doppler_step(doppler_hz
  );
21     top->start_capture = 1;
22
23     int adc_idx = 0, points_collected = 0;
24     bool first_cycle = true;
25
26     // Frame processing run-loop
27     while (!Verilated::gotFinish() &&
  points_collected < 4096) {
28         top->clk = 1;
29         top->eval();
30
31         if (top->peak_ready) {
32             power_2d.push_back(top->power_out);
33             points_collected++;
34         }
35
36         top->clk = 0;
37         if (first_cycle) { top->start_capture = 0;
  first_cycle = false; }
38         top->adc_input = (adc_idx < adc_data.size())
  ? adc_data[adc_idx++] : 0;
```

```

39     top->eval();
40 }
41
42 // Extraction and post-processing of correlation
43 // surface slice
44 std::vector<uint64_t> frame(power_2d.end() -
45 4096, power_2d.end());
46 DetectionResult det = apply_neyman_pearson(frame,
47 1e-5);
48 if (det.signal_found && det.max_power >
49 best_power) {
50     best_power = det.max_power;
51     best_doppler = doppler_hz;
52     best_shift = det.peak_index;
53     best_snr = det.snr_db;
54 }
55 }

```

Стенд итерирует сетку возможных доплеровских сдвигов частоты несущей в диапазоне от -5000 до $+5000$ Гц с дискретностью 500 Гц, что формирует 21 частотный бин. Функция `calc_doppler_step()` пересчитывает физическую частоту в целочисленный 32 -битный шаг приращения фазы NCO в соответствии с выражением $\Delta\theta = \text{round}(f_d \cdot 2^{32}/F_s)$. Перед каждым прогоном частотного среза подается строб синхронного сброса длительностью 10 полупериодов тактового сигнала для очистки конвейерных стадий фильтрации и преобразования Фурье.

Внутри рабочего цикла эмулируются фронт и спад тактового сигнала вызовом метода `top->eval()`. По отрицательному фронту тактовой частоты на вход схемы подается очередной однобитный отсчет `adc_input` из предварительно загруженного вектора. По положительному фронту проверяется строб готовности выходного детектора `peak_ready`. При его фиксации 37 -разрядное значение энергии `power_out` сохраняется в буфер двумерной корреляционной матрицы `power_2d`.

По завершении сбора кадра из 4096 точек мощности текущий частотный срез срезается в локальный массив и передается функции `apply_neyman_pearson()`. Глобальные переменные отслеживают максимальный отклик среди всех 21 каналов поиска, сохраняя оптимальные оценки времени прихода (кодовой задержки τ), доплеровского сдвига f_d и отношения «сигнал/шум» в децибелах. По окончании сканирования двумерный массив энергии и промежуточные комплексные спектры сериализуются на диск через двоичный поток `std::ofstream` для последующей визуализации и кросс-валидации.

5. Результаты моделирования и экспериментальные исследования

Верификация синтезированного RTL-тракта и программного окружения проводилась на реальной выборке оцифрованного радиосигнала промежуточной частоты спутниковой радионавигационной системы GPS L1 C/A, зафиксированной в файле `gps_if_signal.bin`[cite: 3].

В процессе работы аппаратного конвейера производился сквозной контроль промежуточных спектральных выборок, выведенных на верхний уровень через диагностические порты `fft_out_re/im` и `mix_out_re/im`[cite: 2]. На рис. 2 представлено сопоставление спектра радиосигнала до и после согласованной фильтрации на частотном срезе $f_d = 0$ Гц[cite:

3].




Рис. 2 — Спектральная плотность мощности сигнала на промежуточных каскадах: на выходе прямого БПФ (слева) и после перемножения со спектром опорной ПСП (справа)

Спектр на выходе прямого БПФ демонстрирует характерную для подпороговых навигационных сигналов шумовую структуру без выраженных спектральных компонент, что обусловлено отрицательным отношением сигнал/шум до накопления ($-20 \dots -30$ дБ). После перемножения комплексного спектра смеси на опорную псевдослучайную последовательность кода Голда в блоке `spectrum_multiplier` четко проявляется энергетический главный лепесток шириной $2,046$ МГц ($\pm 1,023$ МГц), соответствующий теоретическому распределению мощности дальномерного кода C/A[cite: 2].

Результаты полного двумерного сканирования пространства поиска по 21 частотному бину в диапазоне от -5 до $+5$ кГц с шагом 500 Гц представлены на рис. 3[cite: 3].




Рис. 3 — Двумерная функция неопределенности, полученная на выходе детектора мощности `power_detector`: 3D-профиль (слева) и проекция на плоскость «задержка – Доплер» (справа)

На сформированной тепловой карте однозначно идентифицируется выраженная сингулярность, свидетельствующая о наличии сигнала целевого космического аппарата. Выходной массив мощности квадратичного детектора $I^2 + Q^2$ демонстрирует подавление боковых лепестков взаимной корреляции и шума до уровней, не превышающих $0,3 \cdot 10^7$, в то время как полезный отклик формирует выраженный экстремум[cite: 2].

Анализ одномерного частотного среза (рис. 4) показывает, что максимум энергии регистрируется на частоте Доплера $f_d = +500$ Гц, где величина отклика достигает $2,11 \cdot 10^7$ [cite: 3]. При расстройке на один частотный шаг (± 500 Гц) наблюдается спад мощности более чем на 30% , что соответствует передаточной характеристике алгоритма PCPS при длительности когерентного накопления в один период кода Голда ($T_{coh} = 1$ мс).



Рис. 4 — Зависимость амплитуды корреляционного максимума от сдвига доплеровской частоты



Рис. 5 — Срез корреляционной функции по кодовой задержке в оптимальном частотном канале ($f_d = +500$ Гц)

На рис. 5 приведен временной срез корреляционной функции для оптимального доплеровского бина[сiте: 3]. Корреляционный пик зафиксирован на ячейке задержки $\tau = 2768$ отсчетов. Применение программного CFAR-детектора по критерию Неймана–Пирсона с заданной вероятностью ложной тревоги $P_{fa} = 10^{-5}$ сформировало адаптивный порог обнаружения V_{th} , который был уверенно преодолен экстремумом с расчетным отношением сигнал/шум порядка 18,4 дБ, подтверждая успешный захват сигнала навигационного спутника[сiте: 3].

Список литературы

- [1] Kaplan E. D., Hegarty C. J. Understanding GPS: Principles and Applications. — 2nd ed. — Norwood: Artech House, 2006. — 706 p.
- [2] Tsui J. B. Y. Fundamentals of Global Positioning System Receivers: A Software Approach. — 2nd ed. — New York: John Wiley & Sons, 2005. — 352 p.
- [3] A Software-Defined GPS and Galileo Receiver: A Single-Frequency Approach / K. Borre, D. M. Akos, N. Bertelsen et al. — Boston: Birkhäuser, 2007. — 176 p.
- [4] Snyder W. Verilator: Fast, free, open-source SystemVerilog simulator // Veripool. — 2024. — URL: <https://www.veripool.org/verilator/> (дата обращения: 10.02.2025).
- [5] OpenLane: Open-Source ASIC Implementation Flow // Efabless Corporation. — 2024. — URL: <https://github.com/The-OpenROAD-Project/OpenLane> (дата обращения: 10.02.2025).
- [6] Snyder W. Verilator: Accelerated cycle-accurate simulation // IEEE Design & Test. — 2004. — Vol. 21, no. 4. — P. 310–318.
- [7] A Performance Comparison of Open-Source and Commercial Digital Simulation Tools / M. Herrmann, D. Graser, J. Preuer et al. // 2021 IEEE International Symposium on Circuits and Systems (ISCAS). — Daegu, Korea: IEEE, 2021. — P. 1–5.