## Universidad Rovira i Virgili Escuela Técnica Superior de Ingeniería

# ARQUITECTURA DE COMPUTADORES

# PRÁCTICA 1: Simulación de un procesador superescalar: configuración, tiempos y utilización

#### **AUTORES:**

YANI AICI LOUNIS
IVAN MORILLAS GÓMEZ

#### **DOCENTE:**

CARLES ALIAGAS CASTELL

25/10/2023

2023-2024

### **ÍNDICE**

Información de los procesadores	3
Información de benchmarks	13
Preparativos para la simulación	15
Resultados de la simulación	16
Valores sin mejoras	16
Valores con mejoras en la k-via	17
Valores con mejoras en las unidades funcionales	18
Valores con mejoras en las cachés	19
Comentario	20
Referencias	21

#### Información de los procesadores

Intel Core i9-13900KS (Raptor Lake core)


1-K via del procesado	or		
Fetch	6		
Decode	6		
Issue	6		
Commit	8		
2-Tamaño de los buf	fers		
ruu	512		
Isq	306		
3-Caches L1 y L2			
	L1D	L1I	L2
Sets	64	64	2048
Tamaño Caché	48KB	32KB	2048KB
Tamaño Bloque	64b	64b	64b
Asociatividad	8-way	8-way	16-way
4-Ancho de banda y	latencia		
Latencia (CAS)	36		
Ancho de banda	32		
5-Unidades funciona	les		
ALU int	5		
ALU float	3		
Int mult	2		
Float mult	2		
Puertos Acc. Mem.	5		

#### Especificaciones técnicas


1. Los que determinan la k-via del procesador. La cantidad de instrucciones por ciclo que pueden llegar a tratar: fetch, decode, issue i commit

1-K via del procesador		
Fetch	6	
Decode	6	
Issue	6	
Commit	8	


**Fetch:** La etapa de fetch es la primera etapa del pipeline de ejecución. Se encarga de traer las instrucciones del código binario desde la memoria principal a la memoria caché de instrucciones.




**Decode:** La etapa de decode es la segunda etapa del pipeline de ejecución. Se encarga de descodificar las instrucciones de la memoria caché de instrucciones en microinstrucciones.



**Issue:** La etapa de issue es la tercera etapa del pipeline de ejecución. Se encarga de emitir las microinstrucciones a las unidades de ejecución.



**Commit:** La etapa de commit es la cuarta y última etapa del pipeline de ejecución. Se encarga de escribir los resultados de las operaciones de las unidades de ejecución en la memoria principal.



2. Los que determinan el tamaño de los buffers que almacenan instrucciones: ventana instrucciones (ruu) y cola de acceso a memoria (lsq).

2-Tamaño de los buffers		
ruu	512	
Isq	306	

**ruu:** Es responsable de reordenar las instrucciones para que se puedan ejecutar sin violar las dependencias.




**Isq:** Almacena las instrucciones de carga y almacenamiento hasta que se pueden ejecutar.



3. Los que determinen las caches L1 i L2. Si manipulan por separado instrucciones y datos y los que determinan el tamaño, asociatividad y algoritmo de reemplazo.

3-Caches L1 y L2			
	L1D	L1I	L2
Sets	64	64	2048
Tamaño Caché	48KB	32KB	2048KB
Tamaño Bloque	64b	64b	64b
Asociatividad	8-way	8-way	16-way



4. Los que determinan el ancho de banda y la latencia de la memoria principal.

4-Ancho de banda y latencia		
Latencia (CAS)	36	
Ancho de banda	32	

DDR5-5600CL36

Bandwidth = 44.8GB/s

Buswidth = 32 bytes/cycle

Frecuencia del procesador: 3200 MHz

Frecuencia memoria: 2800 MHz

CAS memoria: 36 clocks

tRCD memoria: 16ns -> 36 clocks

Tasa datos memoria = 5600 MT/s

First chunk = [CPUClock\*(CAS+tRCD)] / MemoryClock = 82.28 -> 82

Inter chunk = CPUClock/MemoryDataRate = 0.571 -> 1

Latency = CAS latency \* clock cycle time = 36\*0.357 = 12.85ns

Clock cycle time = 2000/mamory data rate = 2000/5600 = 0.357

5. Los que determinan los recursos a nivel de unidades funcionales: números de ALUs aritméticas y multiplicación de integers, ALUs aritméticas y multiplicación de coma flotante y el número de puertos de acceso a memoria de primer nivel de cache.


5-Unidades funcionales	
ALU int	5
ALU float	3
Int mult	2
Float mult	2
Puertos Acc. Mem.	5

**Unidades funcionales de enteros:** Realizan operaciones aritméticas y lógicas con números enteros.

**Unidades funcionales de punto flotante:** Realizan operaciones aritméticas y lógicas con números de punto flotante.

**Puertos de memoria de lectura:** Permiten que el procesador lea datos de la memoria principal.

**Puertos de memoria de escritura:** Permiten que el procesador escriba datos en la memoria principal.



#### AMD Ryzen 9 7950X3D (Zen 4 core)


1-K via del procesador			
Fetch	4		
Decode	4		
Issue	6		
Commit	8		
2-Tamaño de los buf	fers		
ruu	320		
Isq	200		
3-Caches L1 y L2			
	L1D	L1I	L2
Sets	64	64	2048
Tamaño Caché	32KB	32KB	1024KB
Tamaño Bloque	64b	64b	64b
Asociatividad	8-way	8-way	8-way
4-Ancho de banda y	latencia		
Latencia (CAS)	30		
Ancho de banda	32		
5-Unidades funciona	les		
ALU int	4		
ALU float	2		
Int mult	4		
Float mult	2		
Puertos Acc. Mem.	5		

#### Especificaciones técnicas


1. Los que determinan la k-via del procesador. La cantidad de instrucciones por ciclo que pueden llegar a tratar: fetch, decode, issue i commit

1-K via del procesador	
Fetch	4
Decode	4
Issue	6
Commit	8


**Fetch:** La etapa de fetch es la primera etapa del pipeline de ejecución. Se encarga de traer las instrucciones del código binario desde la memoria principal a la memoria caché de instrucciones.




**Decode:** La etapa de decode es la segunda etapa del pipeline de ejecución. Se encarga de descodificar las instrucciones de la memoria caché de instrucciones en microinstrucciones.



**Issue:** La etapa de issue es la tercera etapa del pipeline de ejecución. Se encarga de emitir las microinstrucciones a las unidades de ejecución.



**Commit:** La etapa de commit es la cuarta y última etapa del pipeline de ejecución. Se encarga de escribir los resultados de las operaciones de las unidades de ejecución en la memoria principal.




2. Los que determinan el tamaño de los buffers que almacenan instrucciones: ventana instrucciones (ruu) y cola de acceso a memoria (lsq).

2-Tamaño de los buffers		
ruu	320	
Isq	200	

**ruu:** Es responsable de reordenar las instrucciones para que se puedan ejecutar sin violar las dependencias.

Reorder Buffer (320 entry)

**Isq:** Almacena las instrucciones de carga y almacenamiento hasta que se pueden ejecutar.



3. Los que determinen las caches L1 i L2. Si manipulan por separado instrucciones y datos y los que determinan el tamaño, asociatividad y algoritmo de reemplazo.

3-Caches L1 y L2			
	L1D	L1I	L2
Sets	64	64	2048
Tamaño Caché	32KB	32KB	1024KB
Tamaño Bloque	64b	64b	64b
Asociatividad	8-way	8-way	8-way

- L1I Cache
  - 32 KiB per core, 8-way set associative
  - 64 B line size
  - Parity protected
- L1D Cache:
  - 32 KiB per core, 8-way set associative
  - 64 B line size
  - Write-back policy
  - 4-5 cycles latency for Int
  - 7-8 cycles latency for FP
  - ECC
- L2 Cache:
  - 512 KiB or 1 MiB per core (varies by processor model), 8-way set associative
  - 64 B line size
  - Write-back policy
  - Inclusive of L1
  - ≥ 14 cycles latency
  - <u>DEC-TED</u> ECC, tag & state arrays <u>SEC-DED</u>

4. Los que determinan el ancho de banda y la latencia de la memoria principal.

4-Ancho de banda y latencia		
Latencia (CAS)	30	
Ancho de banda	32	

DDR5-6000CL30

Bandwidth = 51.2GB/s

Buswidth = 32 bytes/cycles

Frecuencia del procesador: 4200MHz

Frecuencia memoria: 3000MHz

CAS memoria: 30 clocks

tRCD memoria: 16ns -> 36 clocks

Tasa datos memoria = 6000 MT/s

First chunk = [CPUClock\*(CAS+tRCD)] / MemoryClock = 92,4 -> 92

Inter chunk = CPUClock/MemoryDataRate = 0.7 -> 1

Latency = CAS latency \* clock cycle time = 30\*0.333 = 10ns

Clock cycle time = 2000/mamory data rate = 2000/6000 = 0.333

5. Los que determinan los recursos a nivel de unidades funcionales: números de ALUs aritméticas y multiplicación de integers, ALUs aritméticas y multiplicación de coma flotante y el número de puertos de acceso a memoria de primer nivel de cache.


5-Unidades funcionales				
ALU int	4			
ALU float	2			
Int mult	4			
Float mult	2			
Puertos Acc. Mem.	5			

**Unidades funcionales de enteros:** Realizan operaciones aritméticas y lógicas con números enteros.

**Unidades funcionales de punto flotante:** Realizan operaciones aritméticas y lógicas con números de punto flotante.


**Puertos de memoria de lectura:** Permiten que el procesador lea datos de la memoria principal.

**Puertos de memoria de escritura:** Permiten que el procesador escriba datos en la memoria principal.



#### Información de benchmarks

#### **PassMark**



https://www.cpubenchmark.net/compare/5160vs5234/Intel-i9-13900KS-vs-AMD-Ryzen-9-7950X3D

#### **CPU-Monkey**



https://www.cpu-monkey.com/es/compare cpu-intel core i9 13900ks-vs-amd ryzen 9 7950x3d

Los test ofrecen una información bastante general sobre el rendimiento de los procesadores a la hora de puntuarlos, dado que le somete a todo tipo de test, como pueden ser los de compresión, encriptación o tareas relacionadas a físicas.

Al final lo que hace es recoger los resultados de dichos test y aglutinarlos de forma que el que más puntuación obtiene es el que mejor puntuación tiene de todos estos.

#### AMD Ryzen 9 vs Intel Core i9: comparativa cara a cara (profesionalreview.com)

Cuando procedemos a realizar test en tareas más específicas, empezamos a notar ciertas diferencias decisivas a la hora de comparar estos dos procesadores, por ejemplo, el Intel gana en SuperPi dado que este programa únicamente realiza cálculos y este mismo gana por su número de ALUs, en el escalado por IA tenemos otro resultado completamente diferente, acaba ganando el AMD dado que este tiene mejor memoria caché, y por ende se puede desenvolver mejor en dichas tareas.

Al final a la hora de considerar benchmarks, nos interesa saber la exactitud de la tarea, ya que dependiendo de la misma podemos considerar un procesador u otro.

#### Preparativos para la simulación


	INTEL	AMD		
-fetch:ifqsize	6	-fetch:ifqsize	4	
-decode:width	6	-decode:width	4	
-issue:width	6	-issue:width	6	
-commit:width	8	-commit:width	8	
-ruu:size	512	-ruu:size	512(320)	
-lsq:size	512 (306)	-lsq:size	256(200)	
-mem:lat	82 1	-mem:lat	92 1	
-mem:width	32	-mem:width	32	
-res:memport	5	-res:memport	5	
-res:ialu	5	-res:ialu	4	
-res:imult	2	-res:imult	4	
-res:fpalu	3	-res:fpalu	2	
-res:fpmult	2	-res:fpmult	2	
-cache:dl1	dl1:64:64:8:l	-cache:dl1	dl1:64:64:8:l	
-cache:il1	il1:64:64:8:l	-cache:il1	il1:64:64:8:l	
-cache:dl2	ul2:2048:64:16:l	-cache:dl2	ul2:2048:64:8:l	

Para hacer las simulaciones hemos tenido que cambiar algunos parámetros, ya que el simulador nos pedía números que fueran potencias de dos. Los números entre paréntesis son los valores reales que hemos encontrado. Para realizar las simulaciones correspondientes a cada procesador, hemos hecho un único script en bash en el cual utilizamos estas variables. De esta manera, creamos inicialmente variables con los valores correspondientes a cada una de las características (fetch, decode, issue...), así el código es óptimo. A la hora que hacemos las pruebas, vamos organizando los resultados en carpetas per tener la información ordenada y poder realizar las gráficas fácilmente.

#### Resultados de la simulación

#### Valores sin mejoras

La siguiente gráfica muestra los resultados de los valores de las instrucciones por ciclo (IPC) en las configuraciones de los procesadores que hemos buscado, tanto para Intel como para AMD




IPC	applu	crafty	twolf	vortex	vpr	media
AMD	3,4516	2,3755	3,0241	2,3468	1,7537	2,5903
Intel	3,9979	2,7705	3,8015	2,7827	1,95245	3,0610

Como podemos observar los valores, Intel tiene más instrucciones por ciclo que los valores del AMD en todos los benchmarks.

#### Valores con mejoras en la k-via

Para hacer la primera mejora, hemos pensado en mejorando la k-via del fetch, decode, issue y commit podría augmentar el IPC. Por lo tanto, hemos cambiado todas las k-via por 8.




IPC	applu	crafty	twolf	vortex	vpr	media
AMD	3,4516	2,3755	3,0241	2,3468	1,7537	2,5903
Intel	3,9979	2,7705	3,8015	2,7827	1,9524	3,0610
AMD k-via	3,9729	2,6247	3,3271	2,6678	1,9019	2,8988
Intel k-via	4,0910	2,8349	3,9547	2,8655	2,0225	3,1537
Diferencia	0,5213	0,2492	0,3030	0,3210	0,1482	0,3085
AMD						
Diferencia	0,0931	0,0644	0,1532	0,0827	0,0701	0,0927
Intel						

Como podemos observar en los resultados anteriores, el hecho de aumentar las k-vía de las diferentes etapas, hace que las instrucciones por ciclo (IPC) aumente notablemente en los resultados. Es evidente que al aumentar el número de instrucciones que se pueden tratar en cada etapa hace que aumente el IPC ya que cuanto mayor sea la k-vía más rápido trabajaran y mejor rendimiento tendrán.

#### Valores con mejoras en las unidades funcionales

Uno de los cambios que también hemos pensado en cambiar es el número de unidades funcionales de cada procesador hasta un total de 4 por cada tipo de operación, tanto de enteros como de coma flotante. Este cambio lo hemos realizado pensando que, si añadimos un mayor número de unidades funcionales, podrían estar realizando más cálculos por ciclo y, por lo tanto, algunas instrucciones no deberían esperar tanto.




IPC	applu	crafty	twolf	vortex	vpr	media
AMD	3,4516	2,3755	3,0241	2,3468	1,7537	2,5903
Intel	3,9979	2,7705	3,8015	2,7827	1,9524	3,0610
AMD	3,5471	3,3775	3,0241	2,3468	1,7537	2,8098
functional						
Intel	4,9576	2,7709	3,8015	2,7827	1,9524	3,2530
functional						
Diferencia	0,0955	1,0020	0	0	0	0,2195
AMD						
Diferencia	0,9597	0,0004	0	0	0	0,1920
Intel						

En los resultados obtenido, vemos que en los dos procesadores que tenemos, los benchmarks que se ven más afectado por el cambio de unidades funcionales es el applu en el Intel y el crafty en el AMD. Esto se debe a que ambos benchmarks realizan muchos cálculos con las unidades funcionales y al aumentar la cantidad, aumenta el rendimiento de ellos.

#### Valores con mejoras en las cachés

Una de las mejoras que también hemos querido comprobar es la de mejorar el número de sets de la caché, ya que la mejora del tamaño del bloque era un aspecto que, observando a otros procesadores, nunca se da que un bloque sea más grande de 64 y por lo tanto hemos decidido mejorar el número de sets aumentado el tamaño de la caché a 2048KB tanto en AMD como en Intel.



IPC	applu	crafty	twolf	vortex	vpr	media
AMD	3,4516	2,3755	3,0241	2,3468	1,7537	2,5903
Intel	3,9979	2,7705	3,8015	2,7827	1,9524	3,0610
AMD	3,4517	2,4714	3,0247	2,7714	1,799	2,7036
caché						
Intel caché	3,9981	2,8807	3,8028	3,3494	1,98165	3,2025
Diferencia	0,0001	0,0959	0,0006	0,4245	0,0453	0,1132
AMD						
Diferencia	0,0002	0,1102	0,0013	0,5666	0,0292	0,1415
Intel						

En los resultados obtenidos en este apartado, podemos observar que el cambio del número de sets a las caches ha resultado una mejora muy ligera, tanto que en algunos benchmarks casi no se ha obtenido mejora.

#### **Comentario**

"The \$449 Ryzen 7 7800X3D is now the fastest gaming chip money can buy. This eight-core 16-thread chip uses AMD's 3D V-Cache technology to accelerate gaming performance, but the tech doesn't accelerate all games and results in reduced performance in some applications. However, for gaming, AMD's 3D V-Cache tech is the uncontested leader. For ultra-high-end gaming-focused rigs, the \$699 Ryzen 9 7950X3D is the uncontested leader with 16 cores and 32 threads that are just as adept at cutting through the heaviest productivity workloads as they are at blasting through the latest game titles. We also recently reviewed the Ryzen 9 7900X3D which has the same tech, but its pricing is too high. That chip faces off with the Intel Core i9-13900KS, which has a record 6 GHz clock rate. Overall, the 13900KS is among the fastest desktop PC chip ever made, but it has a \$699 price tag and a voracious appetite for power that requires expensive supporting componentry to deliver a single-digit percentage CPU benchmark improvement over the standard Core i9 13900K. Overall, the 13900KS' small performance gains don't make sense for the average user."

Ryzen 7 7800X3D es un procesador de 8 núcleos y 16 hilos que utiliza la tecnología AMD 3D V-Cache para acelerar el rendimiento en los juegos.

Intel Core i9-13900KS es un procesador de 16 núcleos y 32 hilos que tiene una frecuencia de reloj de 6GHz.

Ryzen 7 es más barato que el Intel Core i9. Ryzen supera a Intel en el rendimiento de os juegos. Intel consuma más energía que Ryzen.

El comentario vende al Intel Core i9 como una opción a considerar únicamente por su velocidad de reloj, lo cual no es tan relevante, dado a que como se ha podido comprobar en este documento, la velocidad de reloj queda en un segundo plano en comparación con los tamaños de los buffers, la k-vía de las etapas o el tamaño de la propia caché.

En resumen, el comentario concluye que el Ryzen 7 7800X3D es el mejor procesador para juegos, y que el Intel Core i9-13900KS solo vale la pena comprarlo si necesita los núcleos adicionales para tareas de productividad.

#### Referencias

#### Arquitectura de las CPU:

https://chipsandcheese.com/2022/11/08/amds-zen-4-part-2-memory-subsystem-and-conclusion/

https://chipsandcheese.com/2022/11/05/amds-zen-4-part-1-frontend-and-execution-engine/

https://en.wikichip.org/wiki/amd/microarchitectures/zen 4

A Preview of Raptor Lake's Improved L2 Caches – Chips and Cheese

#### Memoria RAM:

https://www.tech-critter.com/hands-on-overview-kingston-fury-ddr5-5200-memory-kit/

https://www.storagereview.com/review/kingston-fury-beast-ddr5-5200-review

https://arstechnica.com/civis/threads/ddr5-cas-latency-and-value-amd-thread.1487875/

https://www.coolmod.com/g-skill-trident-z5-neo-rgb-1x32gb-6000mhz-cl30-expo/

https://www.storagereview.com/review/corsair-vengeance-rgb-ddr5-6000-c36-review

https://www.adata.com/en/consumer/category/computer-memory/dram-module-ddr5-5600-u-dimm/

https://allinfo.space/2022/06/09/ddr5-memory-bandwidths-latencies-and-latency-times-at-aglance/

#### Información de las CPU:

https://www.geeknetic.es/Review/2537/Intel-Core-i9-13900KS-Review.html

https://www.geeknetic.es/Review/2544/AMD-Ryzen-9-7950X3D-Review.html

https://www.pctekreviews.com/Reviews/AMD RYZEN 7950X3D.aspx