

Electrónica Analógica 1 (ELE07)

Trabajo Final:

Amplificador de Audio de 1W

Prof: Ing. Gabriel Gabian

Autor:

Iván Plis

21/7/2023



1. Introducción:

El objetivo de este trabajo fue realizar un amplificador de 1W cumpliendo con una serie de requerimientos, integrando y aplicando los conocimientos adquiridos a lo largo de la cursada para llevar a cabo su implementación.

Los requerimientos del circuito son los siguientes:

Tensión de Alimentación: $V_{CC}=24~V$ Resistencia de fuente: $R_S\approx 200~\Omega$ Tensión de entrada: $V_{in}=1~V$

Potencia de salida: $0.5 W < P_{out} < 1 W$

Carga equivalente: $R_L = 32 \Omega$

Ancho de banda: $BW = 20 Hz \alpha 20 kHz$

Hasta 2 potenciómetros




Figura 1: Amplificador de Audio

2. Desarrollo y Diseño:

2.1 Elección de Etapas

Lo primero que se tuvo en cuenta para comenzar con el diseño del amplificador es el requerimiento de la potencia de salida y la resistencia de la carga, el parlante de 32Ω . Con estos dos requisitos es posible calcular el valor de V_{out} , y conociendo también el valor de V_{in} , se puede calcular cual es la ganancia necesaria para cumplir con la amplificacion de 1W.

$$P_{out} = \left(\frac{V_{out}}{\sqrt{2}}\right) \frac{1}{R_L} \rightarrow V_{out} = 8 V$$
 (1) y por lo tanto $A_V = \frac{V_{out}}{V_{in}} = 8$ (2)

Ahora que conocemos V_{out} y R_L , mediante Ley de Ohm determinamos la corriente pico que circulará por el parlante. Tenemos entonces que $I_L = 250 \ mA$.

Los valores de A_V e I_L nos dan dos indicios muy importantes acerca de las topologías y etapas necesarias. Necesitamos que la señal sea amplificada y tener una impedancia de entrada muy grande a fin de que la totalidad de V_{in} caiga en el amplificador y no en R_S . Un Emisor Comun Degenerado (CED) cumple con estas condiciones y corresponderá a la Etapa de Amplificación.

Ahora bien, si queremos una amplificación de 1W en la carga, la corriente del colector en el CED (que será del orden de los mA) resultaría insuficiente, necesitamos una corriente que sea mas grande que I_L para brindarle la potencia necesaria al parlante para emitir sonido. Por lo tanto, es requisito fundamental agregar una segunda etapa sin amplificación de señal pero si de corriente, es decir un Emisor Seguidor (EF) que correspondera a la Etapa de Potencia. Con estas dos etapas es posible cumplir con los requisitos .

La topología de diseño será la de un amplificador Clase A y tomaremos $VA = \infty$ para simplificar cálculos.

A continuación se discutirá cada etapa de diseño a fin de llegar al circuito final, el mismo se encuentra en la sección 2.1.7 por si se quiere ir corroborando lo obtenido paso a paso.



2.1.2 Etapa de Potencia (Output)

Comenzamos diseñando el amplificador desde la salida. Como fue mencionado previamente, la etapa de salida consiste de un Emisor Seguidor, cuya amplificación es $A_V \approx 1$ si $R_E >> 1/gm$. Esta etapa cumple con dos funciones fundamentales: Otorgar la potencia necesaria a la carga y desacoplar la señal de salida de su componente de continua.

Para lograr esto, en el emisor conectaremos una fuente de corriente cuya impedancia será muy grande y que asegure una corriente constante tal que $I_Q > I_{L_pico}$. Esto último es muy importante, ya que si no en el semiciclo negativo de la señal donde V_{out} (que sigue a V_{in}) decrece, también lo hara I_L . Cuando esta corriente sea cero, el transistor se apagaría y la totalidad de I_Q circularía por R_L , teniendo entonces una parte de la señal recortada lo cual se traduce en distorisón. Esto hasta que V_{in} vuelva a ser lo suficientemente postiva para que la corriente del colector sea mayor que cero. Cumpliendo la condición de $I_Q > I_{L_pico}$, el transistor siempre se mantiene polarizado en MAD y la señal conserva su integridad.

Para desacoplar la componente de continua, por ahora simplemente se utiliza un capacitor lo suficientemente grande para cumplir dicha funcionalidad (esto se discutirá en la sección 2.1.5)

Se implementa un Par Darlington a fin de aumentar la impedancia de entrada de la etapa. La corriente en la base será del orden de los uA, de esta forma se logra reducir el efecto de carga cuando la entrada de potencia se conecte a la salida de la etapa de amplificación. La señal de salida estará 1.4 V por debajo del nivel de entrada, ya que en el Darlington V_{BE} $_{D}$ = 1.4 V.

2.1.3 La necesidad de una Fuente de Corriente en la Etapa de Potencia

En un BJT el factor Beta varía mucho, como por ejemplo con la temperatura, y hasta cambia en dos transistores del mismo modelo que suponemos idénticos. Por este motivo, es deseable que la corriente en el emisor ($I_C \cong I_E$) no dependa de Beta. La solución mas sencilla es degenerar el emisor con una resistencia, pero el problema es que esta cambiaría a medida que cambie la señal de entrada, al estar trabajando en gran señal esto resulta un problema. Por ende, la solución adeucada es implementar una fuente de corriente como carga activa. Se logra así una mayor estabilidad del punto Q, aumenta la impedancia vista en el emisor -lo que provoca que la ganancia sea mas cercana a la unidad- y mejora la linealidad del circuito. Se propone la siguiente fuente de corriente:

Para tener cierto margen de estabilidad seteamos que queremos $I_Q=400mA$. Tomamos la tensión $V_E=0.7~V$ por lo que $R_E=V_E/I_Q\approx 1.8$ k. Ahora para polarizar el transistor, necesitamos que V_B sea aproximadamente el doble. Esto lo logramos con los dos diodos donde asumimos una caida de 0.7V en cada uno. Con R_{B_CS} determinamos cual es la corriente que polariza a los diodos, tomamos una corriente $I_D=20mA$ y por lo tanto $R_{B_CS}=1.1k$.

2.1.4 Etapa de Amplificación (Input)

En esta etapa es necesario establecer primero el punto Q de polarización, y a partir de allí la ganancia de la señal. La ganancia en un Emisor Común Degenerado esta dada por $A_{V_input} = -R_C/R_E$ (3) si 1/gm es chico . Hay que considerar que esta etapa es de amplificación de



tensión, por lo que las corrientes deben ser mantenidas lo suficientemente bajas para no desperdiciar potencia. Buscamos $A_{V_input} = 9.4$ para a la salida del EF tener $A_V = 8$.

El diseño parte de las siguientes consideraciones:

- $V_C = \frac{V_{CC}}{2} = 12 V$ para que la señal de output pueda balancearse idénticamente por encima y debajo de ese nivel, evitando que el transistor entre en saturación
- $I_C = 10 \, mA$ que es entre un 10-20% de la I_{C_Max} del BJT a utilizar
- $V_E = \frac{V_C}{12} = 2.88 V$ para que el punto Q del transistor sea estable

Ya conociendo V_C , V_E e I_C es posible determinar $R_C=1.2~\Omega$ y $R_E=288~\Omega$. Tambíen a partir de I_C es posible calcular $V_{BE}=0.71~V$, para luego determinar la tensión en la base del transistor que nos de una caida $V_B=V_E+V_{BE}=3.59~V$, cuya corriente $I_{BIAS}=1mA$ será al menos diez veces mayor que I_B para que esta sea última resulte despreciable. Entre V_{in} y la base utilizamos un capacitor de acople.

Por último resta determinar la ganancia, que en un CED esta dada por $A_{V_input} = \frac{-R_C}{R_E}$ (3) si 1/gm es chico. Dado que $A_{V_input} = 4.16$ resulta insuficiente con la única R_E del circuito , con un capacitor de desacople separamos la componente DC de ac, por lo que agregamos en serie con este una R_{E2} obteniendo en señal una $R_{E'} = R_{E2}//R_{E1}$ (3), obteniendo $R_{E2} = 230~\Omega$ así la resistencie en señal $R_E' = 128~\Omega$ cumple con $A_{V_input} = 9.4$, esto sin afectar al punto Q.

Como la impedancia de entrada de la etapa de potencia es muy grande, asumimos que por allí no circula corriente.

2.1.5 Respuesta en Frecuencia

Los capacitores además de acoplar y desacoplar la señal, tambien determinan la respuesta en frecuencia del dispositivo. Se requiere un ancho de banda de entre 20Hz a 20KHz que es el rango de frecuencias de audición, por lo que el amplificador debe tener una respuesta que se asemeje a la de un filtro pasa banda. Para elegir el valor de los capacitores, se pueden aproximar los polos de baja y alta frecuencia.

Los polos de bajas frecuencias se relacionan con los capacitores de desacople del circuito $(C_1, C_3 \ y \ C_4)$. A estas frecuencias, los capacitores tienen una impedancia baja y no afectan mucho la ganancia del amplificador. Para estimar la frecuencia de corte, se puede calcular aproximadamente el mayor polo de baja frecuencia utilizando la siguiente ecuación $\omega_L = \omega_B + \omega_C + \omega_W = \frac{1}{R_B C_B} + \frac{1}{R_C C_C} + \frac{1}{R_C C_C}$ (5) donde cada R_i representa la resistencia equivalente entre el nodo en cuestión y la tierra de señal.

Para el polo de alta frecuencia, si bien dista de ser lo ideal, por la complejidad del análisis introducida por el par Darlington se dicidió obtener el valor de \mathcal{C}_2 por tanteo en la simulación. Este capacitor actua como un filtro pasa bajos entre la salida de la primer etapa y la entrada de la segunda.

Al buscar un parlante que amplifique unicamente en bajas frecuencia, las capacitancias propias del BJT no son tenidas en cuenta.



2.1.6 Disipación de Potencia y Eficiencia

La disipación de calor suele ser un problema en los amplificadores de potencia, sobre todo en los Clase A que tienen una eficiencia muy baja. En un BJT, si la temperatura de la juntura crece excesivamente, el dispositivo puede dañarse de forma irreversible. Entonces es necesario trabajar con amplificadores de potencia que sean capaces de soportar corrientes grandes en sus terminales. Además, por noma general, se recomienda utilizar un disipador cuando la potencia disipada supere algunos cientos de mW.

La potencia en un EF esta dada por $P_{EF_Q1} = I_Q \frac{v_{CC}}{2} = 4.8 \, W$ (6) y la eficiencia del mismo por $\eta_{Q1} = \frac{v_{out}}{4v_{CC}} = 8.3\%$ (7). Debido a la alta disipación de potencia esperada será necesario utilizar BJTS de potencia en Q1 y Q3 capaces de soportarlas con sus respectivos disipadores

2.1.7 Circuito Final

Finalmente, se llevo a cabo el circuito con todos sus parámetro calculados, redondeando las resistencias a los valores comerciales mas cercanos. Se puede distinguir cada etapa y la fuente de corriente.




Figura 2: Esquemático del diseño final del Amplificador de 1W



3. Simulación:

A partir de los valores calculados previamente, se simuló el circuito de la Figura 2 en LTSpice y se verificó la ganancia, las corrientes a la salida, la potencia en el amplificador y la respuesta en frecuencia.




Figura 3: Ganancia y corrientes a la salida del amplificador




Figura 4: Bodeplot del amplificador

$A_V[veces]$	8.2
$A_V[dB]$	18.3
$P_{out}[W]$	1.01
BW	19.79 Hz a 28.75 KHz
$I_L[mA]$	250
$I_{Q}[mA]$	252

Tabla 1: Parámetros simulados del amplificador

4. Construcción y Medición:

El último paso fue llevar a cabo la construcción del circuito sobre una placa perforada. Aquí hubo que tener resguardos adicionales, como la disipación de calor y que cada dispositivo opere en su rango de corrientes, tensiones y potencia características.



A continuación, se listan los componentes utilizados, para formar las resistencias calculadas en muchos casos se utilizaron varias resistencias en serio o paralelo -según correspondapara acercarlas a sus valores comerciales. Además, se agregó el potenciómetro listado a fin de cumplir como regulador de volumen. Para lograr una regulación natural de volumen, se agrego un potenciómetro de escala logarítmica ya que el oído humano así percibe el sonido.

Resistencias	Capacitores	Diodos	Otros	
4 x 10R	1 x 4.7nf	1N4007 x2	1 x Potenciómetro	
2 x 220R	1 x 10u	Disipadores	log 2.5k	
1 x 330R	1 x 47u	TO-220 compatible	1 x Bornera	
2 x 1K (una de 1W)	1 x 470u	x2	1 x Entrada de	
2 x 2K	Transistores	Carga	miniplug 3.5mm	
2 x 4K	2 x 2N2222	1 x Resistencia 33R 2W	1 x Placa perforada 10x10	
2 x 10K	2 x TIP41C	1 x Speaker 32R 2W	1 x Protoboard	

Tabla 2: Listado de materiales

El circuito fue primero construido en una protoboard, evaluado y una vez comprobado el correcto funcionamiento del diseño propuesto fue construido y soldado en la placa perforada. En esta etapa el principal obstáculo fue lograr un diseño tal que no haya




Figura 5: Circuito final soldado en la placa

superposición de pistas, lo cual en una sección fue solucionando puenteando un cable.

Se probó el circuito conectando la entrada a un celular y funcionó exitosamente, con una calidad de audio y volumen más que aceptable. Las mediciones pertinentes fueron realizadas en el prototipo, donde se evaluó la ganancia, el ancho de banda, la potencia de salida y la potencia estática de las etapas. Allí se remplazó la entrada de 3.5mm por una señal senoidal y la salida por la resistencia de 33 Ω. Se obtuvo lo siguiente:

$A_{V}[veces]$	6.2	$P_{RC}[mW]$	114
$P_{out}[mW]$	860	$P_{RE1}[mW]$	30
$P_{in}[W]$	9.8	$P_{Q4}[mW]$	863
η	8%	$P_{Q2}[mW]$	227
BW	16Hz a 42KHz	$P_{Q1}[W]$	4.31
$I_L[mA]$	194	$P_{Q3}[W]$	3.51
$I_{Q}[mA]$	290	$P_{RB_CS}[mW]$	520
P_{RB1} [mW]	194	$P_{D1+D2}[mW]$	28
P_{RR2} [mW]	3		

Tabla 2: Mediciones del circuito final



La ganancia es un poco más baja de la esperada (6.2 vs 8 veces), aunque igualmente de nivel aceptable. Esto probablemente se debe a que las resistencias no son ideales, efectos de carga y efectos térmicos. El ancho de banda obtenido fue más que satisfactorio, la señal no posee distorsión ni tampoco ruido, siendo esto evidenciado por la buena calidad de audio. La potencia de salida también es muy cercana a lo estipulado (860mW vs 1W). Por lo tanto, los requerimientos principales fueron logrados exitosamente.

Sin embargo, el amplificador posee dos falencias que en un diseño más deberían sofisticado de corregidas: en primer lugar, su baja eficiencia. De por sí un amplificador Clase A cuenta con una eficiencia máxima del 25%, sin embargo, el consumo de corriente total (y en especial I_0 resultó excesivo, por lo que esta resultó aún más baja (8%). Esto debería mejorarse diseñando la fuente de corriente con menos margen respecto a la corriente pico en carga, utilizando otras resistencias en el emisor (y no




Figura 6: Circuito final bajo prueba

limitándose a las disponibles) y en el divisor de tensión que determina la corriente en los diodos que fijan la tensión en la base de Q3. Por otro lado, y como consecuencia de esta falencia, los dos BJT de potencia se calientan mucho y disipan mucho calor. Es decir, los disipadores utilizados resultaron insuficientes, sería ideal utilizar unos más grandes para alargar la vida útil del amplificador y darle un uso continuo. Para mejorar estos dos aspectos parcialmente, en caso de tener una fuente de corriente regulable, se observó que el amplificador opera sin distorsión hasta una $V_{CC} \approx 18~V$. Aún así, se probó el amplificador durante media hora de reproducción continua donde funcionó sin inconvenientes.

5. Conclusiones

Se llevo a cabo la construcción de un amplificador de 1W desde cero, partiendo desde las consideraciones de diseño y los cálculos teóricos hasta la simulación y medición de laboratorio, a fin de cumplir con los requerimientos solicitados.

Lo más destacable de la experiencia fue el hecho de llevar a la práctica todos los conocimientos adquiridos a lo largo de la cursada de la materia. La mayor dificultad que esto implicó fue la cantidad de factores a tener en cuenta para que un circuito funcione y sea viable, como una correcta elección de tensiones y corrientes para cada componente, la potencia disipada en estos y sus rangos de operación, la eficiencia del dispositivo, etc. cuestiones que no se suelen tener en cuenta al resolver ejercicios en papel. Sin embargo, fue posible abordarlas y se logró construir el amplificador, cumpliendo con todos los requisitos pedidos de satisfactorio funcionamiento, donde el único "pero" es que el diseño podría ser optimizado para ser más eficiente.

Por lo tanto, es posible concluir que el proyecto fue realizado exitosamente, y destacar su destacable aporte a nuestra formación como Ingenieros, integrando el conocimiento teórico en aplicaciones del mundo real.



Bibliografía:

Razavi, B. (no date) Fundamental of Microelectronics. 3rd edn.

Horowitz, P., & Hill, W. (2015). *The art of electronics* (3rd ed.). Cambridge University Press.

Products, R. E.-. E. S. (n.d.). *Voltage Followers*. https://sound-aoau.com/articles/followers.html#s3

Learn about electronics – Module 2: Class A Amplifier Design. (n.d.). https://www.learnabout-electronics.org/

Teoría impartida de la cátedra.



Anexo:

	- Operating Point	-
V(vout):	1.67323e-013	voltage
V(vcc):	24	voltage
V(n003):	11.7765	voltage
V(noos):	11.1252	voltage
V(c4):	12.4481	voltage
V(b4):	3.85061	voltage
V(e4):	3.13641	voltage
V(n001):	0	voltage
V(n002):	0	voltage
V(nc 01):	n	voltage
V(n004):	3.24305e-014	voltage
V(b3):	1.2742	voltage
V(e3):	0.621482	voltage
V(n005):	0.637099	voltage
Ic(Q2):	0.00205758	device current
Ib(Q2):	9.27927e-006	device current
Ie (Q2):	-0.00206686	device current
Ic(Q4):	0.00945946	device current
Ib(Q4):	4.48184e-005	device current
Ie (Q4):	-0.00950428	device current
Ic(Q3):	0.256819	device current
Ib(Q3):	0.00213195	device current
Ie(Q3):	-0.258951	device current
Ic(Q1):	0.254752	device current
Ib(Q1):	0.00206685	device current
Ie(Q1):	-0.256819	device current
I(C2):	5.85063e-020	device current
I(C3):	-1.47411e-016	
I(C4):	0	device current
I(C1):	-5.22885e-015	device_current
I(D2):	0.0205938	device current
I(D1):	0.0205938	device current
I(Rbcs):	0.0227258	device current
I(Reiq):	0.258951	device current
I(Re2):	1.47411e-016	device_current
I(Rs):	0	device current
I(Rc):	0.00946874	device current
I(Re):	0.00950428	device_current
I (Rb2):	0.000962651	device current
I(Rb1):	0.00100747	device_current
I(Spkr):	5.22885e-015	device_current
I(V1):	0	device_current
I(Vcc):	-0.290012	device_current




Figura A2: Layout de la placa perforada