## Міністерство освіти і науки України Національний університет "Львівська політехніка"

Кафедра ЕОМ



Звіт

з лабораторної роботи №2

з дисципліни: "Моделювання комп'ютерних систем" на тему: "Структурний опис цифрового автомата"

Виконав: ст. гр. КІ-201 Іванюк О.О.

> Прийняв: Козак Н.Б.

Мета: "На базі стенда реалізувати цифровий автомат світлових ефектів".

### Завдання до варіанту № 4:

#### Варіант - 4:

Пристрій повинен реалізувати 8 комбінацій вихідних сигналів згідно таблиці;

Стан#	LED_0	LED_1	LED_2	LED_3	LED_4	LED_5	LED_6	LED_7
0	1	0	0	0	0	0	0	1
1	0	1	0	0	0	0	1	0
2	0	0	1	0	0	1	0	0
3	0	0	0	1	1	0	0	0
4	0	0	1	1	1	1	0	0
5	0	1	1	1	1	1	1	0
6	1	1	1	1	1	1	1	1
7	0	0	0	0	0	0	0	0

- Пристрій повинен використовувати 12MHz тактовий сигнал від мікроконтролера IC1 і знижувати частоту за допомогою внутрішнього подільника. Мікроконтролер IC1 є частиною стенда Elbert V2 – Spartan 3A FPGA. Тактовий сигнал заведено нв вхід LOC = P129 FPGA (див. Додаток – 1).
- Інтерфейс пристрою повинен мати вхід синхронного скидання (RESET).
- Інтерфейс пристрою повинен мати вхід керування режимом роботи (MODE):
  - Якщо MODE=0 то стан пристрою інкрементується по зростаючому фронту тактового сигналу пам'яті станів (0->1->2->3->4->5->6->7->0...).
  - Якщо MODE=1 то стан пристрою декрементується по зростаючому фронту тактового сигналу пам'яті станів (0->7->6->5->4->3->2->1->0...).
- Інтерфейс пристрою повинен мати однорозрядний вхід керування швидкістю роботи(SPEED):
  - Якщо SPEED=0 то автомат працює зі швидкістю, визначеною за замовчуванням.
  - Якщо SPEED=1 то автомат працює зі швидкістю, В 4 РАЗИ НИЖЧОЮ ніж в режимі (SPEED=0).
- Для керування сигналом MODE використати будь який з 8 DIP перемикачів (див. Додаток – 1).
- Для керування сигналами RESET/SPEED використати будь як! з PUSH BUTTON кнопок (див. Додаток – 1).

#### Хід виконання:

### 1) Створюю TransitionLogic.vhd

```
entity Transition_logic_intf is
          33
34
                  NEXT_STATE : out std_logic_vector(2 downto 0)
35
36
    end transition_logic_intf;
37
39
    architecture transition logic arch of transition logic intf is
40
    begin
41
42
        NEXT_STATE(0) <= (not(MODE) and not(CUR_STATE(2)) and not (CUR_STATE(1)) and not (CUR_STATE(0))) or
43
                      (not(MODE) and not(CUR_STATE(2)) and (CUR_STATE(1)) and not (CUR_STATE(0))) or (not(MODE) and (CUR_STATE(2)) and not (CUR_STATE(1)) and not (CUR_STATE(0))) or
44
45
                      (not (MODE) and
                                            (CUR STATE(2)) and
                                                                        (CUR_STATE(1)) and not (CUR_STATE(0))) or
46
                           (MODE) and not(CUR_STATE(2)) and not
                                                                        (CUR_STATE(1)) and not (CUR_STATE(0))) or
47
                                            C(UR_STATE(2)) and (CUR_STATE(1)) and not (CUR_STATE(0))) or (CUR_STATE(2)) and not (CUR_STATE(1)) and not (CUR_STATE(0))) or
48
                           (MODE) and not (CUR STATE(2)) and
                           (MODE) and
49
                           (MODE) and
                                            (CUR_STATE(2)) and
                                                                        (CUR_STATE(1)) and not (CUR_STATE(0)));
50
        (CUR STATE(0))) or
52
53
54
                                            (CUR_STATE(2)) and
                                                                        (CUR_STATE(1)) and not (CUR_STATE(0))) or
55
                      (not (MODE) and
56
                           (MODE) and not(CUR_STATE(2)) and not (CUR_STATE(1)) and not (CUR_STATE(0))) or
                           (MODE) and not (CUR_STATE(2)) and (CUR_STATE(1)) and (CUR_STATE(0))) or (MODE) and (CUR_STATE(2)) and not (CUR_STATE(1)) and not (CUR_STATE(0))) or
57
58
                           (MODE) and
                                            (CUR STATE(2)) and
                                                                        (CUR STATE(1)) and
                                                                                                    (CUR STATE(0)));
59
60
        NEXT_STATE(2) <= (not(MODE) and not(CUR_STATE(2)) and (CUR_STATE(1)) and (CUR_STATE(0)) or (not(MODE) and (CUR_STATE(2)) and not (CUR_STATE(1)) and not (CUR_STATE(0))) or (CUR_STATE(1)) and not (CUR_STATE(1)) and (CUR_STATE(0))) or (CUR_STATE(1)) and (CUR_STATE(1)) or (CUR_STATE(1))
61
                                                                                                           (CUR STATE(0))) or
62
63
64
                      (not (MODE) and
                                            (CUR_STATE(2)) and
                                                                        (CUR_STATE(1)) and not
                                                                                                    (CUR STATE (0))) or
                           (MODE) and not(CUR_STATE(2)) and not (CUR_STATE(1)) and not (CUR_STATE(0))) or
65
                                            (CUR_STATE(2)) and not (CUR_STATE(1)) and (CUR_STATE(0))) or (CUR_STATE(2)) and (CUR_STATE(1)) and not (CUR_STATE(0))) or
66
                           (MODE) and
                           (MODE) and
67
                           (MODE) and
                                            (CUR_STATE(2)) and
                                                                        (CUR_STATE(1)) and
                                                                                                    (CUR_STATE(0)));
68
    end transition_logic_arch;
```

### 2) Створюю OutputLogic.vhd

```
library IEEE;
           use IEEE.STD_LOGIC_1164.ALL;
            entity out logic intf is
                       Port ( IN_BUS : in std_logic_vector(2 downto 0);
                                           OUT_BUS : out std_logic_vector(7 downto 0)
           end out logic intf;
           architecture out_logic_arch of out_logic_intf is
11
           begin
12
13
14
                     \mbox{OUT\_BUS}(0) \  \, <= \  \, (\mbox{not}(\mbox{IN\_BUS}(2)) \  \, \mbox{and} \, \, \mbox{not}(\mbox{IN\_BUS}(1)) \  \, \mbox{and} \, \, \mbox{not}(\mbox{IN\_BUS}(0))) \  \, \mbox{or} \  \, \mb
                                               (IN_BUS(2) and IN_BUS(1) and not(IN_BUS(0)));
15
                    OUT_BUS(1) <= (not(IN_BUS(2)) and not(IN_BUS(1)) and IN_BUS(0)) or (IN_BUS(2) and not(IN_BUS(1)) and IN_BUS(0)) or
16
17
                                               (IN_BUS(2) and IN_BUS(1) and not(IN_BUS(0)));
18
                    19
20
                                                (IN BUS(2) and not(IN BUS(1)) and IN BUS(0)) or
21
                                               (IN BUS(2) and IN BUS(1) and not(IN BUS(0)));
22
                    OUT_BUS(3) <= (not(IN_BUS(2)) and IN_BUS(1) and IN_BUS(0)) or
23
                                               (IN_BUS(2) and not(IN_BUS(1)) and not(IN_BUS(0))) or (IN_BUS(2) and not(IN_BUS(1)) and IN_BUS(0)) or
24
25
                                               (IN BUS(2) and IN BUS(1) and not(IN BUS(0)));
26
                 OUT_BUS(4) <= (not(IN_BUS(2)) and IN_BUS(1) and IN_BUS(0)) or
27
28
                                                (IN_BUS(2) and not(IN_BUS(1)) and not(IN_BUS(0))) or
                 (IN_BUS(2) and not(IN_BUS(1)) and IN_BUS(0)) or


(IN_BUS(2) and IN_BUS(1) and IN_BUS(0));

(IN_BUS(2) and IN_BUS(1) and not(IN_BUS(0)));


OUT_BUS(5) <= (not(IN_BUS(2)) and IN_BUS(1) and not(IN_BUS(0))) or

(IN_BUS(2) and not(IN_BUS(1)) and not(IN_BUS(0))) or
29
30
31
32
                                                (IN_BUS(2) and not(IN_BUS(1)) and IN_BUS(0)) or
33
                  (IN\_BUS(2) \ and \ IN\_BUS(1) \ and \ not(IN\_BUS(0))); \\ OUT\_BUS(6) <= (not(IN\_BUS(2)) \ and \ not(IN\_BUS(1)) \ and \ IN\_BUS(0)) \ or \\ 
34
35
                                               (IN BUS(2) and not(IN BUS(1)) and IN BUS(0)) or
36
                                                (IN_BUS(2) and IN_BUS(1) and not(IN_BUS(0)));
                 OUT_BUS(7) <= (not(IN\_BUS(2)) and not(IN\_BUS(1)) and not(IN\_BUS(0))) or (IN\_BUS(2) and IN\_BUS(1) and not(IN\_BUS(0)));
38
        end out logic arch;
```

# 3) Створюю схему LightController.sch



# 4) Створюю файл TopLevel.sch



Також, щоб забезпечити можливість зменшення вхідної частоти в чотири рази — умова завдання, додаю мультиплексор.

5) Додаю Constraints.ucf файл

```
UCF for ElbertV2 Development Board
10
   CONFIG VCCAUX = "3.3" :
11
12
   # Clock 12 MHz
13
    NET "CLOCK"
                             LOC = P129 | IOSTANDARD = LVCMOS33 | PERIOD = 12MHz;
14
15
   16
17
   18
19
20
      NET "OUT_B(7)"
                             LOC = P46
                                      | IOSTANDARD = LVCMOS33 | SLEW = SLOW | DRIVE = 12;
      NET "OUT_B(6)"
                            LOC = P47
                                      | IOSTANDARD = LVCMOS33 | SLEW = SLOW | DRIVE = 12;
21
      NET "OUT_B(5)"
NET "OUT_B(4)"
                                      | IOSTANDARD = LVCMOS33 | SLEW = SLOW | DRIVE = 12;
| IOSTANDARD = LVCMOS33 | SLEW = SLOW | DRIVE = 12;
                            LOC = P48
22
                            LOC = P49
23
                                    | IOSTANDARD = LVCMOSS3 | SLEW = SLOW | DRIVE = 12;
| IOSTANDARD = LVCMOSS3 | SLEW = SLOW | DRIVE = 12;
| IOSTANDARD = LVCMOSS3 | SLEW = SLOW | DRIVE = 12;
| IOSTANDARD = LVCMOSS3 | SLEW = SLOW | DRIVE = 12;
| IOSTANDARD = LVCMOSS3 | SLEW = SLOW | DRIVE = 12;
      NET "OUT B(3)"
                            LOC = P50
24
      NET "OUT B(2)"
                            LOC = P51
25
      NET "OUT_B(1)"
26
                             LOC = P54
      NET "OUT B(0)"
                            LOC = P55
   29
30
                                DP Switches
   31
32
                     LOC = P70 | PULLUP | IOSTANDARD = LVCMOS33 | SLEW = SLOW | DRIVE = 12;
      NET "MODE"
33
34
   35
                                 Switches
36
37
   NET "RESET" LOC = P80 | PULLUP | IOSTANDARD = LVCMOS33 | SLEW = SLOW | DRIVE = 12;
NET "SPEED" LOC = P79 | PULLUP | IOSTANDARD = LVCMOS33 | SLEW = SLOW | DRIVE = 12;
39
40
```

6) Симулюю роботу OutputLogic:




7) Симулюю роботу TransitionLogic:



8) Симулюю роботу LightController.sch:



9) Симулюю роботу TopLevel.sch:



10) Генерую BIN файл: out\_logic\_intf.spl 17.04.2023 18:43 Файл SPI 1 KF 17.04.2023 18:43 1 KB out\_logic\_intf.sym Файл SYM 👊 Мережа out\_logic\_intf\_isim\_beh.exe 17.04.2023 22:06 93 KB Застосунок OutputLogic.vhd 17.04.2023 18:42 Файл VHD 2 KБ pepExtractor.prj 17.04.2023 18:43 Файл PRJ 1 КБ sch2HdlBatchFile 17.04.2023 22:21 Файл 0 KE Файл BGN toplevel.bgn 17.04.2023 22:22 7 KB 17.04.2023 22:22 toplevel.bin Файл BIN 54 KB toplevel.bin Дата змінення: 17.04.2023 22:22 Дата створення: 17.04.2023 22:22 Файл BIN Розмір: 53,3 КБ Process "Generate Programming File" completed successfully

**Висновок:** На даній лабораторній роботі я на базі стенда Elbert V2- Spartan 3A FPGA реалізував цифровий автомат світлових ефектів. Навчився створювати нові елементи і описувати логіку їх роботи засобами VHDL.