4.2.4 Преведување на JAVA програми за IJVM

Java програма ightarrow IJVM асемблерски код ightarrow бинарна програма

```
i = j + k;

if (i == 3)

k=0;


else

j = j - 1;
```

```
ILOAD j
       ILOAD k
       IADD
4
5
       ISTORE i
       ILOAD i
       BIPUSH 3
       IF_ICMPEQ L1
8
       ILOAD j
       BIPUSH 1
10
       ISUB
11
       ISTORE j
       GOTO L2
12
13 L1: BIPUSH 0
14
       ISTORE k
15 L2:
```

```
00010101 00000010
00010101 00000011
01100000
00110110 00000001
00010101 00000001
00010000 00000011
10011111 00000000 00001101
00010101 00000010
00010000 00000001
01100100
00110110 00000010
10100111 00000000 00000111
00010000 00000000
00110110 00000011
```

4.2.4 Преведување на JAVA програми за IJVM



4.3.1 Комплетна микропрограма на Mic-1 микроахитектурата

		<u> </u>		
wide_iload2 wide_iload3 wide_iload4 wide_istore1 wide_istore2 wide_istore3 wide_istore4 ldc, w1 ldc, w2 ldc_w3 ldc_w3 ldc_w4	istore2 istore4 istore6 wide1 wide_lload1	swap2 swap3 swap4 swap6 swap6 bipush1 bipush2 bipush3 iload1 iload2 iload3	iadd1 iadd2 iadd3 isub1 isub2 isub3 iand1 iand2 iand3	Label Main1
H = MBRU << 8 H = MBRU OR H MAR = LV + H; rd; goto iload3 PC = PC + 1; fetch H = MBRU << 8 H = MBRU OR H MAR = LV + H; goto istore3 PC = PC + 1; fetch H = MBRU OR H MAR = H + CPP; rd; goto iload3	TOS = MDR; goto Main1 H = LV MAR = MBRU + H MDR = TOS; wr SP = MAR = SP - 1; rd PC = PC + 1; fetch TOS = MDB; goto Main1 PC = PC + 1; fetch; goto (MBR OR 0x100) PC = PC + 1; fetch	MAR = SP MAR = SP H = MDR; wr MDR = TOS MAR = SP - 1; wr TOS = H; goto Main1 SP = MAR = SP + 1 PC = PC + 1; fetch MDR = TOS = MBR; wr; goto Main1 H = LV MAR = SP = SP + 1 DC = PC + 1; fetch; wr	MAR = SP = SP - 1; rd H = TOS MDR + H; wr; goto Main1 MAR = SP = SP - 1; rd H = TOS MDR = TOS = MDR - H; wr; goto Main1 MAR = SP = SP - 1; rd H = TOS MDR = TOS = MDR AND H; wr; goto Main1 MAR = SP = SP - 1; rd H = TOS MDR = TOS = MDR OR H; wr; goto Main1 MAR = SP = SP + 1 MDR = TOS; wr; goto Main1 MAR = SP = SP - 1; rd TOS = MDR; goto Main1 MAR = SP = SP - 1; rd TOS = MDR; goto Main1 MAR = SP = SP - 1; rd TOS = MDR; goto Main1 MAR = SP = SP - 1; rd	Operations PC = PC + 1; fetch; goto (MBR)
H = 1st index byte shifted left 8 bits H = 16-bit index of local variable MAR = address of local variable to push MBR contains 1st index byte; fetch 2nd H = 1st index byte shifted left 8 bits H = 16-bit index of local variable MAR = address of local variable to store into MBR contains 1st index byte; fetch 2nd H = 1st index byte << 8 H = 16-bit index into constant pool MAR = address of constant in pool	Update TOS MBR contains index; Copy LV to H MAR = address of local variable to store into Copy TOS to MDR; write word Read in next-to-top word on stack Increment PC; fetch next opcode Update TOS Multiway branch with high bit set MBR contains 1st index byte: fetch 2nd	Set MAR to top word Save TOS in H; write 2nd word to top of stack Copy old TOS to MDR Set MAR to SP – 1; write as 2nd word on stack Update TOS MBR = the byte to push onto stack Increment PC, fetch next opcode Sign-extend constant and push on stack MBR contains index; copy LV to H MAR = address of local variable to push SP points to new top of stack; prepare write SP points to new top of stack; prepare write	Read in next-to-top word on stack H = top of stack Add top two words; write to top of stack Read in next-to-top word on stack H = top of stack Do subtraction; write to top of stack Do subtraction; write to top of stack H = top of stack Do AND; write to new top of stack H = top of stack Do AND; write to new top of stack H = top of stack Do OA; write to new top of stack H = top of stack H = top of stack Do OA; write to new top of stack H = top of stack H = top of stack Wait for new stack word Read in next-to-top word on stack Wait for new TOS to be read from memory Copy new word to TOS Set MAR to SP - 1; read 2nd word from stack	Comments MBR holds opcode; get next byte; dispatch

4.3.1 Комплетна микропрограма на Mic-1 микроахитектурата



4.3.1 Комплетна микропрограма на Mic-1 микроахитектурата

ireturn8	ireturn7	ireturn6	ireturn5	ireturn4	ireturn3	ireturn2	ireturn1	Label
MDR = TOS; wr; goto Main1	LV = MDR	MAR = SP	PC = MDR; rd; fetch	MAR = LV + 1	LV = MAR = MDR; rd		MAR = SP = LV; rd	Operations
MDR = TOS; wr; goto Main1 Save return value on original top of stack	Restore LV	Set MAR to write TOS	Restore PC; fetch next opcode	Set MAR to read old LV	Set LV to link ptr; get old PC	Wait for read	Reset SP, MAR to get link pointer	Comments



4.4 Дизајн на микроархитектурата

- Едноставните машини не се брзи, а брзите машини не се едноставни
 - Міс-1 микроархитектурата се состои од минимално количество хардвер: 10 регистри, едноставна ALU, поместувач, декодер, контролна меморија, итн. (~5000 транзистори + се` што е потребно за контролната (ROM) и главната (RAM) меморија)



4.4.1 Намалување на должината на патеката на извршување


- Микроархитектура со три магистрали (A, B и C)
 - Две магистрали (А и В) на влезот на ALU, при што сите (или повеќето) регистри ќе имаат пристап до двете магистрали
 - Наместо да се троши еден циклус за копирање на содржината на еден од регистрите во регистерот Н, се овозможува собирање на неговата содржина со содржината на друг регистер во еден циклус




4.4.1 Намалување на должината на патеката на извршување

- Посебна единица за преземање на инструкции (Instruction Fetch Unit – IFU)
 - Независно го инкрементира програмскиот бројач (РС) и презема бајтови од меморијата пред тие навистина да бидат побарани
 - Наместо еден 8-битен MBR, постојат два:
 - 8-битен MBR1 (го содржи следниот бајт, како кај Mic-1)
 - 16-битен MBR2 (ги содржи следните два бајти, бидејќи некои инструкции имаат 16-битни операнди)
 - IFU презема цели зборови од меморијата и ги става во ред на чекање (shift register), од каде излегуваат по еден или по два бајти одеднаш (преку MBR1 или MBR2)

4.4.2 Дизајн со претходно преземање (prefetching): Mic-2



4.4.3 Дизајн со протечна обработка (pipelining): Mic-3





- Во циклусот на податочната патека, во основа, доминираат:
 - Времето потребно за читање на содржината на соодветните регистри преку магистралите А и В
 - Времето потребно за ALU и поместувачот да ја завршат својата работа
 - Времето потребно за запишување на резултатите во соодветните регистри преку магистралата С
- Со внесување на три дополнителни регистри (latches), по еден вдолж секоја од магистралите, податочната патека се партиционира на три одделни целини кои можат да функционираат независно една од друга
- Протечната обработка е клучна техника која се применува кај сите современи процесори
- Придобивки:
 - Намалување на времетраењето на еден циклус (забрзување на системскиот часовник; ~3 пати)
 - Забелешка: потребни се 3 циклуси (микро-чекори) за изминување на податочната патека
 - Можност за истовремена работа на сите сегменти од податочната патека



Циклус 1

• Единицата за преземање на инструкции ја презема Инструкција_1

Циклус 2

- Се читаат содржините на регистрите потребни на Инструкција_1 и се запишуваат во Latch A и Latch B
- Единицата за преземање на инструкции ја презема Инструкција_2


Циклус 3

- ALU и поместувачот ја извршуваат соодветната операција опишана со Инструкција_1 и го запишуваат резултатот во Latch C
- Се читаат содржините на регистрите потребни на Инструкција_2 и се запишуваат во Latch A и Latch B
- Единицата за преземање на инструкции ја презема Инструкција_3


Циклус 4

- Резултатот од Инструкција_1 се запишува во еден или повеќе регистри
- ALU и поместувачот ја извршуваат соодветната операција опишана со Инструкција_2 и го запишуваат резултатот во Latch C
- Се читаат содржините на регистрите потребни на Инструкција_3 и се запишуваат во Latch A и Latch B
- Единицата за преземање на инструкции ја презема Инструкција_4
- Следните циклуси наликуваат на Циклус 4

4.4.3 Дизајн со протечна обработка (pipelining): Mic-3



4.4.4 Дизајн со протечна обработка во седум фази: Міс-4





4.4.4 Дизајн со протечна обработка во седум фази: Міс-4


- Единицата за преземање на инструкции (IFU) ја проследува низата од бајтови кон единица за декодирање (decoding unit)
- Единицата за декодирање има внатрешна меморија секоја редица се состои од два дела:
 - должина на тековната IJVM инструкција (во бајти) и
 - покажувач кон друга меморија содржана во соседната единица единица со ред на чекање (queueing unit)
- Единицата со ред на чекање содржи:
 - Меморија на микро-операции (микропрограма извршувањето на секоја IJVM инструкција е опишано во неколку последователни редици)
 - Микро-операциите имаат сличен формат како и микроинструкциите од 4.1.2:
 - Полињата NEXT_ADDRESS и JAM се изоставени
 - Додадено е ново кодирано поле за избор на влезен регистер за магистралата А
 - Додаден е бит Final, кој има вредност 1 само кај последната микрооперација за тековната IJVM инструкција
 - Додаден е бит Goto, кој има вредност 1 кај микро-операциите кои претставуваат условни разгранувања



- Ред на чекање
 - Се полни со микро-операции кои треба непосредно да се извршат, се додека не биде забележана микро-операција чиј Final бит има вредност 1
 - Под претпоставка дека не станува збор за инструкција чиј Goto бит има вредност 1, на единицата за декодирање и се испраќа потврда (acknowledgement) за продолжување со следната IJVM инструкција
 - Микро-операциите се проследуваат кон првиот од четирите микроинструкциски регистри (MIR1-MIR4)
 - во првиот се активни полињата А и В (избор на влезни регистри)
 - во вториот е активно полето ALU (аритметичко-логичка операција и поместување)
 - во третиот е активно полето С (избор на излезни регистри)
 - во четвртиот е активно полето Мет (мемориска операција)
- Забелешка: штом се појави микро-операција која претставува условно разгранување (Goto=1), на единицата за декодирање не и се испраќа потврда, што доведува до застој на машината се додека не се разреши разгранувањето



4.4.4 Дизајн со протечна обработка во седум фази: Mic-4



Резултат:

- Процесор со висок степен на протечност (deeply pipelined CPU)
- Индивидуалните чекори се кратки
- Фреквенцијата на системскиот часовник е висока
- Забелешка: Pentium II имплементацијата е концептуално слична на Mic-4