

# **CIRCUITOS VHDL**

# INTEGRANTES: JIMENEZ TECALERO IVAN XICOHTENCATL PEDRAZA RICARDO



# DESCRIPCION TEORICA

Un multiplexor 4x1 es un circuito combinacional que tiene cuatro entradas de datos (D0, D1, D2 y D3), dos entradas de selección (S0 y S1) y una salida (Y). La función principal del multiplexor es seleccionar uno de los cuatro datos de entrada y enviarlo a la salida, según los valores de las entradas de selección.

La entrada de selección S0 y S1 se utiliza para determinar cuál de las cuatro entradas de datos se va a transmitir a la salida. Estas entradas de selección actúan como una dirección binaria que selecciona una de las cuatro líneas de entrada de datos.

La tabla de verdad de un multiplexor 4x1 se muestra a continuación:

S1	S0	D3	D2	D1	D0	Υ
0	0	D0	D1	D2	D3	D0
0	1	D0	D1	D2	D3	D1
1	0	D0	D1	D2	D3	D2
1	1	D0	D1	D2	D3	D3

La salida Y del multiplexor se conecta a la línea de datos correspondiente a la combinación de las entradas de selección. Por ejemplo, si S1 = 0 y S0 = 1, la salida Y será igual a D1. Si S1 = 1 y S0 = 1, la salida Y será igual a D3.

# **❖** MULTIPLEXOR4X1


SOLUCION PDF

```
22 library IEEE;
23 use IEEE.STD LOGIC 1164.ALL;
    24
    25 -- Uncomment the following library declaration if using
    26 -- arithmetic functions with Signed or Unsigned values
    27 -- use IEEE.NUMERIC STD.ALL;
    28
    29 -- Uncomment the following library declaration if instantiating
%
    30 -- any Xilinx primitives in this code.
    31 -- library UNISIM;
%
    32 -- use UNISIM. VComponents.all;
76
    33
    34 entity MUX is
    35
         port (
              DO, D1, D2, D3 : in std logic vector(3 downto 0);
    36
               S : in std logic vector(1 downto 0);
    37
               Y : out std logic vector(3 downto 0));
    38
    39 end MUX;
    40
    41 architecture Behavioral of MUX is
    42
    43 begin
    44
    45 process (D0, D1, D2, D3, S)
    46
          begin
    47
               case S is
                   when "00" =>
    48
                       Y <= D0;
    49
                   when "01" =>
    50
    51
                      Y <= D1;
                   when "10" =>
    52
                       Y <= D2;
    53
    54
                   when others =>
                       Y <= D3;
    55
    56
               end case;
    57
           end process;
    58
   59 end Behavioral;
```

0 0 ×	(B) (C) (A) (A)	110	る日日	3 PK? P	P 80 P 3	全当 t 1	*	🛚 25ns 🗸 😋	Re-launch		
							999,996 ps				
	Value		999,992 ps	999,993 ps	999,994 ps	1999,995 ps	999,996 ps	999,997 ps	1999,998 ps	999,999 ps	1,000,000 ps
	טטטט					UUUU					
	טטטט					UUUU					
	טטטט					UUUU					
	טטטט					UUUU					
	טט					UU					
	מטטט					UUUU					

#### SOLUCION VIDEO

```
3 library IEEE;
1 use IEEE.std logic unsigned.all;
7 -- Uncomment the following library declaration if using
3 -- arithmetic functions with Signed or Unsigned values
--use IEEE.NUMERIC STD.ALL;
[ -- Uncomment the following library declaration if instantiating
2 -- any Xilinx primitives in this code.
--library UNISIM;
1 --use UNISIM.VComponents.all;
5 entity Multiplexor4x1 is
    port (
         a : in STD LOGIC;
3
9
          b : in STD_LOGIC;
         i0 : in STD_LOGIC;
i1 : in STD_LOGIC;
         i2 : in STD LOGIC;
         i3 : in STD LOGIC;
          y : out STD LOGIC);
5 end Multiplexor4x1;
3 architecture Behavioral of Multiplexor4x1 is
e begin
     y <= (not a and not b and i0) or
L
            (not a and b and il) or
2
            (a and not b and i2) or
3
            (a and b and i3);
end architecture Behavioral;
7 end Behavioral;
3
9
```



# **LANGE DESCRIPCION TEORICA**

Un sumador de 4 bits es un circuito combinacional que se utiliza para sumar dos números binarios de 4 bits. Toma dos entradas de 4 bits (A y B) y produce una salida de 4 bits (Suma) y un acarreo de salida (Carry\_out). La suma se calcula bit a bit, teniendo en cuenta cualquier acarreo de entrada (Carry\_in).

La operación de suma en un sumador de 4 bits se realiza de la siguiente manera:

El bit menos significativo de A (A0) se suma con el bit menos significativo de B (B0) y el acarreo de entrada (Carry\_in) para producir el bit menos significativo de la suma (Suma0) y el acarreo de salida (Carry\_out0).

El bit siguiente de A (A1) se suma con el bit siguiente de B (B1) y el acarreo de salida de la etapa anterior (Carry\_out0) para producir el segundo bit de la suma (Suma1) y el acarreo de salida (Carry\_out1).

El proceso se repite para los bits restantes, sumando A2 con B2 y Carry\_out1 para obtener Suma2 y Carry\_out2, y sumando A3 con B3 y Carry\_out2 para obtener Suma3 y Carry\_out3.


Finalmente, la salida de la suma (Suma) se compone de los bits Suma3, Suma2, Suma1 y Suma0, y el acarreo de salida (Carry\_out) es Carry\_out3.

# **❖ SUMADOR 4 BITS**

```
20
21 library IEEE;
   use IEEE.STD LOGIC 1164.ALL;
25
26 -- Uncomment the following library declaration if using
27 -- arithmetic functions with Signed or Unsigned values
28 --use IEEE.NUMERIC_STD.ALL;
29
30 -- Uncomment the following library declaration if instantiating
31 -- any Xilinx primitives in this code.
32 -- library UNISIM;
33 -- use UNISIM. VComponents.all;
34
35 entity SUMA4BITS is
36
      port (
             A: in STD_LOGIC_VECTOR(3 downto 0);
B: in STD_LOGIC_VECTOR(3 downto 0);
Cin: in STD_LOGIC;
Sum: out STD_LOGIC_VECTOR(3 downto 0);
37
38
39
40
             Cout : out STD LOGIC);
42 end SUMA4BITS;
44 architecture Behavioral of SUMA4BITS is
45
46 begin
47
48 process (A, B, Cin)
       variable temp : STD LOGIC VECTOR(3 downto 0);
49
50 begin
         temp := ('0' & A) + ('0' & B) + Cin;
52
        Sum <= temp(3 downto 0);
53
        Cout <= temp(4);
54
55 end process;
56
57 end Behavioral:
58
```

#### SOLUCION DEL PDF

```
0 library IEEE;
1 use IEEE.STD LOGIC 1164.ALL;
3 -- Uncomment the following library declaration if using
4 -- arithmetic functions with Signed or Unsigned values
5 -- use IEEE.NUMERIC STD.ALL;
7 -- Uncomment the following library declaration if instantiating
8 -- any Xilinx primitives in this code.
9 -- library UNISIM;
0 --use UNISIM.VComponents.all;
2 entity SUM4B is
3
     port (
4
          A, B : in std_logic_vector(3 downto 0);
5
          S : in std_logic;
6
          C_out : out std_logic;
          Suma : out std logic vector(3 downto 0));
8 end SUM4B:
0 architecture Behavioral of SUM4B is
2 begin
    process (A, B, S)
4
         variable Carry : std_logic := '0';
5
      begin
6
          if (S = '0') then -- Suma
              for i in 0 to 3 loop
8
                  Suma(i) <= A(i) xor B(i) xor Carry;
                  Carry := (A(i) and B(i)) or (Carry and (A(i) xor B(i)));
0
              end loop;
          else -- Resta
2
              for i in 0 to 3 loop
3
                  Suma(i) <= A(i) xor B(i) xor not Carry;
                  Carry := (A(i) and not B(i)) or (Carry and (A(i) xor B(i)));
              end loop;
         end if;
          C out <= Carry;
      end process;
3 end Behavioral;
```



# **LANGE DESCRIPCION TEORICA**

Un codificador de 7 segmentos es un circuito combinacional utilizado para convertir un número binario de 4 bits en una señal de salida que pueda ser utilizada para mostrar el número en un display de 7 segmentos. Cada segmento del display se representa con una letra (a, b, c, d, e, f, g) y corresponde a un bit de entrada.

Un codificador de 7 segmentos típico utiliza una tabla de verdad para determinar qué combinación de segmentos debe encenderse para representar cada número decimal (0-9) en el display de 7 segmentos.

La tabla de verdad para un codificador de 7 segmentos se muestra a continuación:

ENTRADA(BINARIO)	SALIDA(SEGMENTOS)
0000	a' b' c' d' e' f' g'
0001	b' c'
0010	a'bcd g'
0011	a' b' c d g'
0100	a b' c' d' g'
0101	a b' c d g'
0110	a b c d e g'
0111	a' b'c'
1000	abcdefg
1001	a b c d f g'

El codificador de 7 segmentos toma los 4 bits de entrada y produce una combinación de señales de salida correspondientes a los segmentos del display (a-g). Cada bit de entrada está asociado a un segmento específico, y según los valores de los bits de entrada, se encienden los segmentos correspondientes para formar el número deseado en el display.

## **CODIFICADOR 7 SEGMENTOS**

## • SOLUCION DEL PDF

```
20 library IEEE;
21 use IEEE.STD LOGIC 1164.ALL;
22
23 -- Uncomment the following library declaration if using
24 -- arithmetic functions with Signed or Unsigned values
25
   --use IEEE.NUMERIC STD.ALL;
26
27 -- Uncomment the following library declaration if instantiating
28 -- any Xilinx primitives in this code.
29 -- library UNISIM;
30 --use UNISIM. VComponents.all;
31
32 entity CODI7SEG is
33
      port (
            D, C, B, A : in std_logic;
34
            a, b, c, d, e, f, g : out std logic);
35
36 end CODI7SEG;
37
38 architecture Behavioral of CODI7SEG is
39
40 begin
41
42 process (D, C, B, A)
43
       begin
            case (D, C, B, A) is
44
                when "0000" =>
45
                   a <= '1';
46
                   b <= '1';
47
                   c <= '1';
48
                   d <= '1';
49
                   e <= '1';
50
                   f <= '1';
51
                    g <= '0';
52
               when "0001" =>
53
                   a <= '0';
54
                    b <= '1';
55
                   c <= '1';
56
                   d <= '0';
57
                   e <= '0';
58
                   f <= '0';
59
                   g <= '0';
60
               when "0010" =>
61
                   a <= '1';
62
                   b <= '1';
63
                   c <= '0';
64
                   d <= '1';
65
                    e <= '1';
66
                   f <= '0';
67
                    g <= '1';
68
                -- Resto de los casos para las combinaciones del 3 al
69
```

```
10
71
                  when others =>
                       a <= '0';
b <= '0';
72
73
                       c <= '0';
74
                       d <= '0';
e <= '0';
75
                       f <= '0';
77
                       g <= '1';
78
79
             end case;
80
        end process;
82 end Behavioral;
83
84
```

#### SOLUCION VIDEO

```
library IEEE;
  use IEEE.STD LOGIC 1164.ALL;
-- Uncomment the following library declaration if using -- arithmetic functions with Signed or Unsigned values
--use IEEE.NUMERIC_STD.ALL;
-- Uncomment the following library declaration if instantiating
-- any Xilinx primitives in this code.
 --library UNISIM;
--use UNISIM. VComponents.all;
  entity CO7SEG is
       port (
           Input : in std_logic_vector(3 downto 0);
           Output : out std logic vector (6 downto 0));
architecture Behavioral of CO7SEG is
  begin
   process (Input)
      begin
           case Input is
               when "0000" =>
                Output <= "0000001"; -- 0 when "0001" =>
                    Output <= "1001111"; -- 1
                when "0010" =>
                   Output <= "0010010"; -- 2
                when "0011" =>
                   Output <= "0000110"; -- 3
                when "0100" =>
                    Output <= "1001100"; -- 4
                when "0101" =>
                   Output <= "0100100"; -- 5
                when "0110" =>
               Output <= "0100000"; -- 6 when "0111" =>
                     Output <= "0001111"; -- 7
 61
                 when "1000" =>
                     Output <= "00000000"; -- 8
 62
 63
                 when "1001" =>
                     Output <= "0000100"; -- 9
 64
                 when "1010" =>
 65
                     Output <= "0001000"; -- A
 66
 67
                 when "1011" =>
 68
                     Output <= "1100000"; -- B
                 when "1100" =>
 69
                     Output <= "0110001"; -- C
 70
                 when "1101" =>
Output <= "1000010"; -- D
when "1110" =>
 71
 72
 73
                     Output <= "0110000"; -- E
 74
                 when "1111" =>
 75
                     Output <= "0111000"; -- F
 76
                 when others =>
Output <= "----"; -- Valor inválido
 77
 78
 79
             end case;
 80
         end process;
 81
 82 end Behavioral;
83
```

