# МИНИСТЕРСТВО НАУКИ И ВЫСШЕГО ОБРАЗОВАНИЯ РОССИЙСКОЙ ФЕДЕРАЦИИ

федеральное государственное автономное образовательное учреждение высшего образования

# «САНКТ-ПЕТЕРБУРГСКИЙ ГОСУДАРСТВЕННЫЙ УНИВЕРСИТЕТ АЭРОКОСМИЧЕСКОГО ПРИБОРОСТРОЕНИЯ»

	КАФЕДРА №51	
ОТЧЕТ ЗАЩИЩЕН С ОЦЕН	КОЙ	
ПРЕПОДАВАТЕЛЬ		
Доцент, КТН		А.В.Окатов
должность, уч. степень, звание	подпись, дата	инициалы, фамилия
ОТЧЕ	Т О ЛАБОРАТОРНОЙ РАБОТ	E №2
ИССЛЕДОВА	НИЕ ДВОИЧНЫХ СУММАТО	POB
по	курсу: СХЕМОТЕХНИКА	
СТУДЕНТ ГР. № 5912	2	И.К. Лобач
— номер групп	о подпись, ы дата	инициалы, фамилия

<u>Цель работы</u>: изучение принципов двоичного суммирования чисел, алгоритмов построения структур сумматоров, а также моделирования их работы.

#### 1. Построение сумматора по модулю 2.

Таблица истинности для сумматора по модулю 2:

A	В	G
0	0	0
0	1	1
1	0	1
1	1	0

Логическое выражение для сумматора по модулю 2:

$$G = A \oplus B = \overline{A}B + A\overline{B}$$




Рисунок 1 - Сумматор по модулю 2




Рисунок 2 - Временная диаграмма сумматора по модулю 2

2. Реализация логической функции формирования нечетности от пяти аргументов.

Таблица 1 - Таблица истинности

G	Н	D	С	В	A
0	0	0	0	0	0
1	1	0	0	0	0
1	0	1	0	0	0
0	1	1	0	0	0
1	0	0	1	0	0
0	1	0	1	0	0
0	0	1	1	0	0
1	1	1	1	0	0
1	0	0	0	1	0
0	1	0	0	1	0
0	0	1	0	1	0
1	1	1	0	1	0

0	1	1	0	0	0
0	1	1	0	1	1
0	1	1	1	0	1
0	1	1	1	1	0
1	0	0	0	0	1
1	0	0	0	1	0
1	0	0	1	0	0
1	0	0	1	1	1
1	0	1	0	0	0
1	0	1	0	1	1
1	0	1	1	0	1
		•	1	Ü	_
1	0	1	1	1	0
1	1	0	0	0	0
	1	O	O	O	, and the second
1	1	0	0	1	1
1	1	0	1	0	1
1	1	U	1	U	1
1	1	0	1	1	0
1	1	1	0	0	1
1	1	1	U	U	1
1	1	1	0	1	0
1	1	1	1	0	
1	1	1	1	0	0
1	1	1	1	1	1

## Запись СДНФ

 $G = \overline{A} \, \overline{B} \, \overline{C} \, \overline{D} H + \overline{A} \, \overline{B} \, \overline{C} D \overline{H} + \overline{A} \, \overline{B} C \overline{D} \, \overline{H} + \overline{A} \, \overline{B} C \overline{D} \, \overline{H} + \overline{A} \, \overline{B} \overline{C} \, \overline{D} \, \overline{H} + \overline{A} \overline{B} \overline{C} D H + \overline{A} \overline{B} \overline{C} \overline{D} H + \overline{A} \overline{B} \overline{C} \overline{D} H + \overline{A} \overline{B} \overline{C} \overline{D} \overline{H} + \overline{A} \overline{B} \overline{C}$ 

# Минимизация СДНФ

Таблица 2 - Карта Карно для G

ABC DH	000	001	011	010	110	111	101	100
00		1		1		1		1
01	1		1		1		1	
10		1		1		1		1
11	1		1		1		1	

Отсюда, получаем  $G = A \oplus B \oplus C \oplus D \oplus H$ 




Рисунок 3 - Функция нечетности




Рисунок 4 - Временная диаграмма функции нечетности

По полученным временным диаграммам можно сделать вывод о правильности работы цифровой схемы, т.к значения функции совпадают со значениями логической функции из таблицы истинности.

### 3. Построение схемы полного одноразрядного сумматора.

Таблица истинности для полного одноразрядного сумматора:

Таблица 3 - Таблица истинности полного одноразрядного сумматора

$A_i$	$B_i$	$P_{i-1}$	$S_i$	$P_i$
0	0	0	0	0
0	0	1	1	0
0	1	0	1	0
0	1	1	0	1
1	0	0	1	0
1	0	1	0	1
1	1	0	0	1
1	1	1	1	1

Ранее было получено,  $S_i = A \oplus B \oplus P_{i-1}$ 

Составим СДНФ для  $P_i$ :

$$P_i = \overline{A_i}B_iP_{i-1} + A_i\overline{B_i}P_{i-1} + A_iB_i\overline{P}_{i-1} + A_iB_iP_{i-1}$$

Минимизируем с помощью карт Карно:

$A_iB_i$	00	01	11	10
$P_{i-1}$				
0			(1)	
1		1		

После склейки получаем:  $P_i = A_i B_i + P_{i-1} B_i + P_{i-1} A_i$ 




Рисунок 6 - Схема полного одноразрядного сумматора




Рисунок 5 - Временная диаграмма полного одноразрядного сумматора

По полученным временным диаграммам можно сделать вывод о правильности работы цифровой схемы, т.к значения функции совпадают со значениями логической функции из таблицы истинности.

4. Построение схемы параллельного сумматора двух 4-разрядных двоичных чисел, оценить время формирования результата.




Рисунок 7 - Схема параллельного сумматора двух 4-разрядных чисел




Рисунок 8 - Временная диаграмма сумматора

По временной диаграмме можно сделать вывод о корректности работы построенной схемы.

Важно помнить, что перенос  $P_i$ , формирующийся в предыдущем сумматоре используется в последующем, а это значит, что результат в последующем сумматоре будет формироваться с задержкой. Общую временную задержку для формирования суммы двух 4-разрядных чисел можно оценить, как  $t_{\rm задержки}=4t_{\rm cm}$ , где  $t_{\rm cm}$  — время задержки на одном сумматоре.

Выводы: в ходе выполнения лабораторной работы построила и промоделировала работу сумматора по модулю 2. Реализовала логическую функцию формирования нечетности от пяти аргументов и на основе полученных результатов построила схему полного одноразрядного сумматора. Построила схему и проанализировала работу параллельного сумматора двух 4-разрядных двоичных чисел.