DeliriOS: Exokernel Multicore en 64bits

Silvio Vilariño, Ezequiel Gambacini

15 de julio de 2014

Delirios: Exokernel 64 bits Multicore Motivación del trabajo final

- La idea directora del proyecto era experimentar con la arquitectura Intel
- Para esto se desarollo un exokernel de 64 bits multinúcleo
- El objetivo inicial fue con fines didácticos, posteriormente se implementaron experimentos sobre la plataforma

Delirios: Exokernel 64 bits Multicore

Se desarrollo un exokernel en 64 bits,

- El sistema permite ejecutar una única tarea en varios procesadores
- El overhead del OS es mímimo
- No hay soporte de protección, todo corre en nivel 0
- No hay soporte de entrada-salida


Desarrollo It's working!

- El desarrolo consistio en estudiar todo el proceso de inicio en 64bits e implementarlo
- Además se utilizo grub como bootloader para poder iniciar desde un pendrive y sobre una máquina física
- Por ultimo se implemento sobre dos procesadores un algoritmo para ordenar elementos

Desarrollo Inicialización de grub

- La revisión de grub no permite ejecutables en 64bits
- Por lo que se utilizo la carga de módulos
- Consiste en cargar partes del sistema sobre el primer megabyte
- Grub permite determinar las posiciones de los módulos

Mapa de memoria: Memoria baja y módulos en memoria alta



Niveles de booteo del BSP y preparación del entorno de inicio de los AP

Grub inicializa la máquina a un estado conocido y otorga el control al loader de nivel 1 del BSP pasándole por parámetros estructuras de grub con información del sistema.

- Se realizan validaciones requeridas por la especificación multiboot, verificación de firmas, etc.
- Se obtienen de la metadata provista por grub las posiciones de memoria donde están cargados los módulos, ellos son:

```
kernel64 bin64
```

segundo nivel de **booteo del BSP** (binario plano de 64 bits)

ap_full_code.bin64:

segundo nivel de **booteo de los Application Processors** (binario plano de 64 bits)

ap_startup_code:

código de inicio del **AP en modo real y el primer stage** de booteo a modo protegido (binario de 32 bits)

Niveles de booteo del BSP y preparación del entorno de inicio de los AP (cont...)

① Los AP inician en modo real → deben comenzar su ejecución por debajo del primer mega de memoria principal → se copia el módulo ap_startup_code a una dirección arbitraria alineada a página 0x2000. (se superpone código con grub)

Niveles de booteo del BSP y preparación del entorno de inicio de los AP (cont...)

- ① Los AP inician en modo real → deben comenzar su ejecución por debajo del primer mega de memoria principal → se copia el módulo ap_startup_code a una dirección arbitraria alineada a página 0x2000. (se superpone código con grub)
- Para evitarlo, minimizamos el tamaño del startup de modo real del AP, haciendo lo antes posible un salto a un loader de nivel 2 por encima del mega (ap_full_code.bin64)

Niveles de booteo del BSP y preparación del entorno de inicio de los AP (cont...)

- ① Los AP inician en modo real → deben comenzar su ejecución por debajo del primer mega de memoria principal → se copia el módulo ap_startup_code a una dirección arbitraria alineada a página 0x2000. (se superpone código con grub)
- Para evitarlo, minimizamos el tamaño del startup de modo real del AP, haciendo lo antes posible un salto a un loader de nivel 2 por encima del mega (ap_full_code.bin64)
- $oldsymbol{3}$ El AP debe saltar entre los dos niveles de booteo ightarrow se le inyecta al primer módulo la dirección donde esta cargado el segundo nivel de booteo

Niveles de booteo del BSP y preparación del entorno de inicio de los AP (cont...)

- ① Los AP inician en modo real → deben comenzar su ejecución por debajo del primer mega de memoria principal → se copia el módulo ap_startup_code a una dirección arbitraria alineada a página 0x2000. (se superpone código con grub)
- Para evitarlo, minimizamos el tamaño del startup de modo real del AP, haciendo lo antes posible un salto a un loader de nivel 2 por encima del mega (ap_full_code.bin64)
- ③ El AP debe saltar entre los dos niveles de booteo → se le inyecta al primer módulo la dirección donde esta cargado el segundo nivel de booteo
- Finalmente, se realiza un salto en la ejecución a donde comienza el modulo kerne164.bin64 donde el BSP finaliza la inicializacion del contexto hasta modo largo de 64 bits y enciende a los demás núcleos del sistema

Desarrollo Inicializacion por niveles BSP

Grub lleva pc a un estado
conocido detallado
en la especificación
multiboot

nivel 1: Puente entre Grub y DeliriOS

* Validaciones de especificacion multiboot.

* Obtención de las posiciones en memoria de los módulos.

* Copia del módulo a p_startup_code a la posición 0x2000.

* Inyección de datos entre módulos.

* Otorgar control al módulo kernel64

nivel 2: Puente entre DeliriOS v modo x64

- * Asignar GDT, Paginación, Interrupciones, etc.
- * Reprogramación del PIC.
- * Envío de señal de encendido a los AP's .
- * Limpieza de registros de propósito general
- * Seteo de la pila.
- * Salto a 64 hits



Inicio completo!

Desarrollo Inicializacion por niveles AP

Ap bootea en 0x2000 en modo real

- * Creación de GDT temporal en código
- * Salto de modo real a modo protegido
- * Salto a loader de nivel 2



nivel 2: Modo protegido a modo x64

- * Asignar GDT, IDT, Paginación
- * Seteo de la pila.
- * Salto a modo x64.



Inicio completo!

Desarrollo: Inicialización del Bootstrap Processor

Modo Legacy x64: Modelo de segmentación

QUIEN ASEGURA ??? explicar mejor o detallar en pasos

La especificación *multiboot* nos asegura que estamos en modo protegido, pero no tenemos la certeza de tener asignada una GDT válida, es por esto que asignamos una GDT con 3 descriptores de nivel 0, una para datos y otras dos de código, esta diferenciación de descriptores de código es necesaria para realizar los jump far para pasar de modo real hacia modo protegido y de modo protegido-compatibilidad x64 hacia modo largo x64.


Índice	Descriptor
0	Descriptor nulo
1	Código nivel 0 para 32 bits
2	Código nivel 0 para 64 bits
3	Datos nivel 0 para 32 y 64 bits

Desarrollo: Paginación en 64 bits

x64 requiere habilitar PAE

Se realizo un mapeo identity mapping de los primeros 4gb usando paginas de 4kb.

este dibujo es un espanto!!! buscar otro que tenga mas de 4pixeles!



Desarrollo: Verificacion de disponibilidad de x64 Consulta via cpuid

Luego de establecer estas estructuras, realizamos una comprobación vía cpuid para saber si está disponible modo x64,

de verificarse esta comprobación, encendemos los bits del procesador correspondientes para habilitar dicho modo en el registro CR0.

Desarrollo: Pasaje a modo largo x64 nativo

Para pasar de modo compatibilidad a modo nativo de 64 bits, es necesario realizar un salto largo en la ejecución a un descriptor de la GDT de código de 64 bits.

Luego de realizar el salto al segmento de código de x64 de la GDT establecemos un contexto seguro con los registros en cero, seteamos los selectores correspondientes de la GDT y establecemos los punteros a una pila asignada al BSP.

Desarrollo: Inicialización del PIC


Captura de excepciones e interrupciones

Enviamos señales al PIC para reprogramarlo de forma tal en la que atienda las interrupciones enmascarables.

Luego, asignamos una IDT que captura todas las excepciones e interrupciones y de ser necesario, realiza las acciones correspondientes con su ISR asociada.

Particularmente las excepciones son capturadas y mostradas en pantalla y se utiliza la interrupción de reloj para sincronización y esperas, las demás interrupciones son ignoradas. esta frase no tiene sentido. o si?

que onda este dibujo? porque esta, que explicacion tiene?



Desarrollo: Multicore - encendido de los AP's

Una vez inicializado el bsp, se procede a inicializar el resto de los procesadores del sistema.

Para lograr esto, primero es necesario que encontrar una estructura de datos llamada MP Floating Pointer Structure, que contiene:

- información sobre los demás procesadores
- apic (advanced programable interrupt controller)
- el I/O apic (análogo al apic, pero se encarga además de rutear interrupciones de input/output a los lapic's)

Desarrollo: Búsqueda de la estructura MP Floating Pointer

Esta estructura puede estar en diferentes lugares de memoria, inicialmente se debe realizar la búsqueda dentro del **primer kilobyte de la ebda** (extended bios data area), de no encontrarse allí, se procede a buscar entre los **639K-640K** de memoria.

- Para encontrar la tabla se busca dentro de esas áreas de memoria la firma de la MP Floating Pointer Structure, la cual es "_MP_"
- Para comprobar la validez de la estructura se realiza un checksum
- Si no se encuentra la tabla, el sistema no soporta multicore

Desarrollo: Inicialización de los AP's

Una vez finalizada la inicialización del local apic, se debe pedir a la BIOS que setee el warm reset vector a la dirección donde esta localizado el inicio de modo real de los aps (0×2000) .

Luego de este paso, se procede a encender los AP's usando la información obtenida por la MP Configuration Table.

Desarrollo: Inicialización de los AP's (cont)

Luego de tener listos los icr, se procede a mandar las ipi's de INIT e INIT_DASSERT, luego se espera unos 10 milisegundos, verificando previamente que las ipis se hayan enviado correctamente.

Luego de la espera, se procede a enviar la ipi de STARTUP, se espera 10 ms, se verifica que se haya enviado correctamente, se la vuelve a enviar, se realiza otra espera de 10 ms, y se vuelve a verificar.

Una vez terminado este proceso, se puede asumir que el AP fue encendido, y se continúa el encendido el resto de los AP's encontrados en la MP Configuration Table

Desarrollo: Inicialización de modo real a modo nativo x64 de los AP's

booteo por etapas,

- Se inicializa una GDT básica y se salta a modo protegido
- Salto al segundo bootloader (dirección inyectada)
- Pasamos a modo nativo de 64 bits
- Se asignan estructuras comunes, la GDT y la estructura de paginación
- Se inicializa una IDT para los AP y se habilitan los local-apic de cada AP
- Se obtiene el codigo de identificación del procesador (variable y distinto)

Experimentos: Sorting Paralelo

Combinando *merge sort* con *heap sort* se construyo un algoritmo de ordenamiento en paralelo

El algoritmo tiene 3 subprocesos,

- Sort: Ordenamiento de mitades por cada core
- Merge: Merge paralelizado de las mitades ordenadas
- Copy: Copia del resultado a un buffer de destino

Dos mecanismos de sincronización,


- Memoria: Polling sobre memoria
- Ipis: interrupciones entre procesadores

Experimentos: Memoria




Experimentos: Ipis

Protocolo de sincronizacion entre núcleos con ipis



www.websequencediagrams.com



En el grafico se puede ver como para instancias grandes del

Introducción Desarrollo Experimentos

GRACIAS