
UART FIFO Diagram

Semicon_Academi 2기 7조 / 한지윤





목차

1. 개요

- 1-1. UART
- 1-2. 설계 목적

2. UART


- 2-1. 구조 및 동작 원리
- 2-2. Tx
- 2-3. Rx


3. FIFO

3-1. 구조 및 동작 원리



UART







UART_FIFO 설계 목적

- ▲ 문제점
- 🥶 장치 간 처리속도 차이
- 데이터 처리 지연으로 오버런 발생
- ❷ 수신 데이터 유실 위험 증가



- 임시 데이터 저장공간 제공
- ⇄ 송수신 간 데이터 흐름 조절
- 다중 데이터 일괄 처리 가능


















UART


UART

UART 구성요소


Use Timing을 위한 동기화 신호 발생기6.51us 마다 Tick을 내보내는 Tick_Gen(6.51us = 1/(9600*16)s)




- ✔ 데이터를 수신하는 Receiver (Rx)
- ▲ 데이터를 송신하는 Transmitter (Tx)




UART 구조



UART_Tx ASM



UART_Rx ASM



FIFO

FIFO

FIFO 구성 요소

- 때 메모리 배열 (memory Array) 데이터를 저장하는 공간
- ᄽ 쓰기 포인터 (Wr_Ptr)
 다음 데이터 쓰기 위치 지정
- 위기 포인터 (Rd_Ptr) 다음 데이터 읽기 위치 지정
- 원형 큐 구조
 제한된 메모리 사용

FIFO 동작 원리







다음 읽기 위치:0

다음 쓰기 위치 : 3

🕓 동일 클럭 도메인에서 동작

포인터가 독립적으로 이동하며 데이터 관리

FIFO

제어 신호 동작




쓰기 포인터가 읽기 포인터 추월시 오버플로우 방지 역할

Empty

읽기 / 쓰기 포인터 위치 동일시 언더플로우 방지 역할

● 메모리 읽기 / 쓰기 활성화 신호

Wr == 1 : 데이터 쓰기 Rd == 1 : 데이터 읽기





FIFO 구조

