

第一章作业

1. 第一、二、三、四代计算机的主要器件分别是？

第一代计算机主要器件为电子管

第二代计算机主要器件为晶体管

第三代计算机主要器件为中小规模集成电路

第四代计算机主要器件为大规模和超大规模集成电路

2. 假设一个处理器，其时钟频率为 2MHz，执行某个基准程序时的 CPI（每条指令平均时钟周期数）为 1.5。

已知该程序共有 100 万条指令。该处理器的时钟周期、执行该程序的总时钟周期数、以及运行总时间分别是？

已知时钟频率 $f = 2\text{MHz}$

则时钟周期 $T = \frac{1}{f} = 5 \times 10^{-7}\text{s} = 0.5\mu\text{s}$

已知 $\text{CPI} = 1.5$ ，总指令条数 $n = 1 \times 10^6$

则执行该程序的总时钟周期数 $N = n \text{CPI} = 1.5 \times 10^6$

程序运行总时间 $t = NT = 0.75\text{s}$

3. 冯·诺依曼型计算机的特点有哪些？主要设计思想是什么？

冯·诺依曼型计算机

特点：① 五大部件：包括控制器、运算器、存储器、输入设备、输出设备

② 指令和数据以同等地位存在存储器中，可按地址寻访

③ 指令和数据都是二进制表示

④ 指令由操作码和地址码组成

⑤ 存储程序并按地址顺序执行

⑥ 以运算器为中心


主要设计思想：

核心：存储程序

存储程序并按地址顺序执行

主要设计思想：存储程序原理（GPT）

4. 画出早期的冯·诺依曼型计算机硬件框图。



5. 指令周期由____周期和____周期组成。

5. 指令周期由 取指周期 和 执行周期 组成

6. 指令和数据均存放在内存中，计算机如何区分它们是指令还是数据？

6. 通过时间段区分，完成一条指令的指令周期由取指周期和执行周期组成。其中取指周期中读出指令，执行周期中取出数据。

7. 计算机系统是一个由硬件和软件组成的多级层次结构，由低层到高层依次分为？

由低层到高层依次分为
微指令系统，机器语言，操作系统，汇编语言，
高级语言

第二章作业

1. 在机器码中，关于[0]的原码、反码、补码有什么特点？

1. 原码中：0的表示不唯一
 [0]有正0和负0两种形式，即
 +0: 0 0000000
 -0: 1 0000000
 反码中：0的表示不唯一
 同样有+0和-0两种形式 $\begin{cases} +0: 00000000 \\ -0: 11111111 \end{cases}$
 补码中：0的表示唯一，为 00000000

2. 假定下列字符码中有奇偶校验位，但没有数据错误，采用偶校验的字符码是 D

A. 11001011 B. 11010110 C. 11000001 D. 11001001

偶校验：原始码流+校验位，添加校验位使得总共有偶数个 1

3. 已知 $x = -0.01111$, $y = +0.11001$ ，求[x]补，[-x]补，[y]补，[-y]补，并用补码计算 $x+y$, $x-y$ 的值。

$x = -0.01111$ $y = +0.11001$
 $[x]_{补} = 2 - 0.01111 = 1.10001$
 $[-x]_{补} = 0.01111$
 $[y]_{补} = 0.11001$
 $[-y]_{补} = 2 - 0.11001 = 1.00111$
 $[x]_{补} + [y]_{补} = 10.01010$
 $[x+y]_{补} = 0.01010$ $x+y = 0.01010$
 $[x]_{补} + [-y]_{补} = 10.11000$ 负溢
 $[x-y]_{补} = 0.11000$ $x-y = 0.11000 - 2 = -1.01000$

$x-y$ 课本答案只给到运算结果发生溢出，没有后续对 $x-y$ 的求解。

第一位作为真正的符号位，根据溢出类型恢复真实结果：

正溢：机器结果 $+2^n$
 负溢：机器结果 -2^n
 小数取 $n=1$

4. 假设机器字长 16 位，符号位为 1 位，尾数为 15 位，

(1) 采用定点小数表示时，可表示的最大正数为，最大负数为。

(2) 采用定点整数表示时，可表示的最大正数为，最大负数为。

4. (1) 定点小数法：最大正数 $1-2^{-15}$ 最大负数 -2^{-15} 最小负数 $-(1-2^{-15})$
 (2) 定点整数法：最大正数 $2^{15}-1$ 最大负数 -1 最小负数 $-(2^{15}-1)$

5. 已知 x 和 y ，用变形补码计算 $x - y$ ，同时指出结果是否溢出。

(1) $x=11011$, $y= -11111$ (2) $x=10111$, $y=11011$ (3) $x=11011$,

$y= -10011$

5. (1) $x=11011$ $y=-11111$
 $[x]_{补}=0011011$ $[y]_{补}=0011111$
 $[x-y]_{补}=[x]_{补}+[y]_{补}=011010$
 正溢 $x-y=01101$
 (2) $x=1011$ $y=11011$
 $[x]_{补}=001011$ $[y]_{补}=1100101$
 $[x-y]_{补}=[x]_{补}+[-y]_{补}=1111100$
 无溢出 $x-y=-00100$
 (3) $x=11011$ $y=-10011$
 $[x]_{补}=0011011$ $[y]_{补}=0010011$
 $[x-y]_{补}=[x]_{补}+[y]_{补}=010110$
 正溢 $x-y=0110$

变形补码为双符号位

6. 画出 1 位半加器、1 位全加器。

半加只加一位，全加有进位输入

6. 半加器:

输入 A, B 输出 和 S 进位 C

$$S = A \oplus B \quad C = A \cdot B$$

A	B	S	C
1	1	0	1
1	0	1	0
0	1	1	0
0	0	0	0




全加器:

输入 A, B 进位 C_i

输出 S 进位 C_o

$$S = A \oplus B \oplus C_i$$

$$C_o = AB + (A+B)C_i$$



7. 假设某加法器进位链小组信号为 C_4 、 C_3 、 C_2 、 C_1 ，低位来的进位信号为 C_0 ，请分别按串行进位和先行进位方式写出 C_4 、 C_3 、 C_2 、 C_1 的逻辑表达式，并简单画出 4 位串行进位和先行进位加法器。

略

8. 什么是运算器？它的主要由哪几个功能部件组成？

8. 运算器是计算机中央处理器中负责数据运算的核心部件，它接收控制器的指令，对来自存储器或寄存器的数据进行算术运算、逻辑运算、移位操作等并暂存中间结果

主要功能部件：ALU、阵列乘法器、寄存器、多路开关、三态缓冲器、数据总线等逻辑部件

多次出现，注意

运算器是进行算术逻辑运算的部件，

主要由 算数/逻辑运算单元 (ALU)、数据缓冲寄存器、通用寄存器、多路转换器、数据总线 等逻辑部件组成

9.

9. 设阶码 3 位，尾数 6 位，按浮点运算方法，完成下列取值的 $[x+y]$ ， $[x-y]$ 运算：

(1) $x=2^{-011} \times 0.100101$, $y=2^{-010} \times (-0.011110)$

(2) $x=2^{-101} \times (-0.010110)$, $y=2^{-100} \times (0.010110)$

阶码用移码表示（与补码符号位相反）

尾数用原码表示（定点小数）


浮点数加法不重要（xxx）

10. 什么是 74181、74182？分别写出两者的功能。

略

11. 已知一浮点向量加法流水线由阶码比较、对阶、尾数相加和规格化四段流水构成，每个段所需的时间(包括缓冲寄存器时间)分别为 30ns、25ns、55ns 和 50ns 时，请画出该流水线的流水时空图，并计算其加速比。

（加速比=串行时间/并行时间 取极限）



第三章作业

1. SRAM 芯片有 17 位地址线和 4 位数据线。用这种芯片为 32 位字长的处理器构成 $1\text{M} \times 32$ 比特的存储器，并采用内存条结构，问：

- (1) 若每个内存条为 $256\text{K} \times 32$ 比特，共需几个内存条？
- (2) 每个内存条共需多少片这样的芯片？
- (3) 所构成的存储器需用多少片这样的芯片？

Handwritten calculations on a grid background:

1. (1) 总容量 = $1024\text{K} \times 32\text{ bit}$
内存条数量: $\frac{1024\text{K} \times 32\text{ bit}}{256\text{K} \times 32\text{ bit}} = 4$

2) $2^{17} = 128\text{K}$
每个芯片容量: $128\text{K} \times 4\text{ bit}$
横向扩展 $\frac{32}{4} = 8$ 片位扩展
纵向扩展 $\frac{256\text{K}}{128\text{K}} = 2$ 片子扩展
每个内存条需芯片数量: $8 \times 2 = 16$


(3) 存储器总片数: $4 \times 16 = 64$

容量=字 $\times$ 位，先位后字

2. 用 $32\text{K} \times 8$ 位的 E2PROM 芯片组成 $128\text{K} \times 16$ 位的只读存储器，试问：

- (1) 数据寄存器多少位？
- (2) 地址寄存器多少位？
- (3) 共需多少个 E2PROM 芯片？
- (4) 画出此存储器组成框图。

2. (1) 16位
 (2) $128K = 2^{17}$ 17位
 (3) 位扩展 $\frac{16}{8} = 2$
 字扩展 $\frac{128K}{32K} = 4$
 所需芯片数: $2 \times 4 = 8$
 (4)



类似的组成框图




图 3. 19

3. SRAM 和 DRAM 之间的异同点? (写出 3-4 条)

3. 相同点: ① 都是随机存取存储器 (RAM) 可读写

② 都需要地址译码和读写控制

③ 掉电后数据丢失

不同点: ① SRAM 用触发器存储, DRAM 用电容存储


② SRAM 速度快, DRAM 速度慢

③ SRAM 集成度低、功耗大; DRAM 集成度高, 功耗小


④ DRAM 需要刷新电路, SRAM 不需要

DRAM 不在范围内


4. 某机器中, 现在再用一个 RAM 芯片 ($4K \times 4$) 形成 $16K \times 8$ 位的 RAM 区域。CPU 的地址总线为 $A_{12} \sim A_0$, 数据总线为 $I_7 \sim I_0$, 控制信号为 $R/\bar{W}$ (读/写), ($\overline{MREQ}$) (当存储器进行读或写操作时, 该信号指示地址总线上的地址是有效的)。要求 RAM 同 CPU 连接。请画出 RAM 该如何扩展?



残题, 原题答案:



5. 请用图示说明三级存储体系分别由哪些部分组成，并比较 cache-主存和主存-辅存这两个存储层次的相同点和不同点。



6. 设存储器容量为 32 字，字长 32 位，模块数 $m=4$ ，分别用顺序方式和交叉方式进行组织。存储周期 $T=200\text{ns}$ ，数据总线宽度为 32 位，总线传送周期 $\tau=50\text{ns}$ 。问顺序存储器和交叉存储器的带宽各是多少？
(多模块交叉存储器，非重点)

顺序存储器:

连续4字时间 $t = 4 \times T = 800 \text{ ns}$

带宽: $\frac{4 \times 32 \text{ 位}}{800 \text{ ns}} = 0.16 \text{ 位/s} = 160 \text{ Mb/s}$

交叉存储器:

连续4字时间 $t = T + (m-1) \times T = 350 \text{ ns}$

带宽: $\frac{128 \text{ 位}}{350 \text{ ns}} \approx 0.3657 \text{ 位/ns} = 365.7 \text{ Mb/s}$

7. 有哪些可以加速存储器访问速度的技术？并给出例子。

（并行存储器，非重点）

高速缓存、突发传输、多级缓存、预取技术


8. 同步 DRAM 有哪些特点？

（DRAM，非重点）

同步操作、多存储体配置、命令控制、模式寄存器

第四章作业

1. 指令格式结构如下所示，试分析指令格式及寻址方式特点。




16 位双地址指令

操作码 6 位，可表示 64 条指令


两个寄存器地址码各 5 位

可寻址 32 个寄存器

采用寄存器寻址



2. 某 32 位处理器的指令格式结构如下所示，试分析指令格式及寻址方式特点。



32 位双地址指令

可规定 4 种寻址方式（X 两位）

寄存器地址 4 位，可寻址 16 个寄存器

20 位地址，可寻址 1M 个存储单元

3. 请写出 8 种寻址方式的名称, 并指出哪几种访问存储器速度较慢。

立即寻址

直接寻址

间接寻址

寄存器寻址

寄存器间接寻址

变址寻址

基址寻址

相对寻址

(立直间 寄寄间 变基相)

寄存器最快、主存最慢, 因此: 立即 > 寄存器 > 直接 > 间接

间接寻址最慢, 要访存两次

4. 假设某计算机的指令长度为 20 位, 具有双操作数、单操作数和无操作数三类指令, 每个操作数地址规定用 6 位表示。若操作码字段固定为 8 位, 现已设计出 m 条双操作数指令, n 条无操作数指令。在此情况下, 这台计算机最多可以设计出多少条单操作数指令?

双操作数: 每个操作数占 6 位、操作码 OP 剩余 8 位, 双操作数共占用 m 个 8 位操作码, 因此剩余 $2^8 - m = 256 - m$ 个操作码前缀给单操作数和无操作数。

单操作数: 操作码 OP 剩余 14 位, 相较于双操作数多 6 位, 每个 8 位前缀可以扩展为 $2^6 = 64$ 个单操作数指令

无操作数：操作码 OP 占 20 位，除去双操作数和单操作数，剩下的 14 位前缀每条可扩展出 $2^6=64$ 条无操作数指令，这些共 n 条，也就是占据 $n/64$ 个 14 位前缀

最多可设计单操作数指令：

$$(256-m) * 64 - n/64$$

$(256-m)$ 表示双操作数剩余的 8 位前缀数

$*64$ 表示每个 8 位前缀能扩展 64 条指令

$n/64$ 表示无操作数占据的 14 位前缀

5. 机器字长 32 位，主存容量为 1MB，16 个通用寄存器，共 32 条指令，请设计双地址指令格式，要求有立即数、直接、寄存器、寄存器间接、变址、相对六种寻址方式。

主存容量 $1\text{MB}=2^{20}\text{B}$ ，因此主存地址需要 20 位

通用寄存器 16 个，需要 4 位标号

32 条指令，需要 5 位操作码区分

六种寻址方式，需要 3 位 X

前 5 位 OP 操作码，对应 32 条指令

其后 3 位 X，作为第二地址操作数的寻址方式


其后 4 位操作数，作为 16 个寄存器地址

最后 20 位操作数，作为第二地址操作数，根据 X 进行寻址

以上求和，指令长度 32 位

第五章作业

1. 已知某机采用微程序控制方式,其控制存储器容量为 512×48 (位)。
微程序可在整个控制存储器中实现转移,可控制微程序转移的条件共
4 个,微指令采用水平型格式,后继微指令地址采用多路转移方式,
如下图所示。



- (1) 微指令中的三个字段分别应为多少位?
- (2) 画出对应这种微指令格式的微程序控制器逻辑框图。


微程序控制器设计题

- (1) 控制存储器容量 → 求下地址字段位数
- (2) 条件数 → 求判别测试字段位数
- (3) 总位数减掉前两者 → 微命令字段位数

512 条微指令, 对应下地址字段位数 9 位

4 个条件, 对应判别测试字段 2 位

微命令字段剩余 $48 - 9 - 2 = 37$ 位



2. 某 32 位机共有微操作控制信号 52 个, 掬成 5 个相斥类的微命令

组，各组分别包含 4 个、5 个、8 个、15 个和 20 个微命令。已知可判定的外部条件有 CY 和 ZF 两个，微指令字长 29 位。

- (1) 给出采用断定方式的水平型微指令格式。
- (2) 控制存储器的容量应为多少位？

字段直接编码法：必须留一个编码表示“无操作”

微命令：

4+1→3 位

5+1→3 位

8+1→4 位

15+1→4 位

20+1→5 位

共 19 位

外部条件：

2+1→2 位

下地址字段：

29-2-19=8 位

下地址字段 8 位，共 $2^8=256$ 条微指令，每条微指令 29 位

因此控制器容量：256*29=7424 位

【解】(1) 微指令的格式如下所示(注意各控制字段中应包含一种不发出命令的情况,条件测试字段包含一种不转移的情况)。

D ₂₈	D ₂₆	D ₂₅	D ₂₃	D ₂₂	D ₁₉	D ₁₈	D ₁₅	D ₁₄	D ₁₀	D ₉	D ₈	D ₇	D ₀
4 个 微命令		5 个 微命令		8 个 微命令		15 个 微命令		20 个微命令		条件测试字段		下一地址字段	
3 位		3 位		4 位		4 位		5 位		2 位		8 位	

(2) 控存容量为 $2^8 \times 29 = 256 \times 29$


3. 指令流水线有取指 (IF)、译码 (ID)、执行 (EX)、访存 (MEM)、写回寄存器堆 (WB) 五个过程段，共有 8 条指令连续输入此流水线。

(1) 画出流水处理的时空图，假设时钟周期 100ns。

(2) 求流水线的实际吞吐率（单位时间里执行完毕的指令数）。

(3) 求流水处理器的加速比。

“共有 8 条指令连续输入此流水线”：总共只有 8 条指令



吞吐率=完成的指令数/总时间

$$TP=8/1200ns=6.67 \times 10^6 \text{ 条/s}$$


加速比=顺序执行时间/流水执行时间

$$S=5 \times 8 \times 100/1200=3.33$$

4. 假设一条指令的指令周期分为取指令、指令译码、执行指令三个子过程段，且这三个子过程延迟时间相等，即每个子过程延迟时间都为 T。假设某程序共同 n=10000 条指令，请写出如下两种情况下 CPU 执行该程序所需的时间，画出时空图。

(1) 指令顺序执行方式。

(2) 指令流水执行方式。



5. 今有 4 级流水线，分别完成取指、指令译码并取数、运算、送结果
四步操作，假设完成各步操作的时间依次为 100ns，100ns，80ns，
50ns，请问：

(1) 流水线的操作周期应设计为多少？

(2) 若相邻两条指令发生数据相关，而且在硬件上不采取措施，那么
第 2 条指令要推迟多少时间进行？

(3) 如果在硬件设计上加以改进，至少需要推迟多少时间？

操作周期选择完成各部操作所需的最长时间

发生相关：第二条等待第一条结果，四级送结果、二级读结果，因此
第一条的四级完成后才能运行第二条的二级

硬件改进：第一条结果（3 级结果）直接输出至第二条运算（3 级输
入）

【解】(1) 流水线的操作周期应按各步操作的最大时间来考虑, 即流水线时钟周期 $\tau = \max\{\tau_i\} = 100\text{ns}$ 。

(2) 遇到数据相关时, 就停顿第 2 条指令的执行, 直到前面指令的结果已经产生, 因此至少需要延迟 2 个时钟周期。

(3) 如果在硬件设计上加以改进, 如采用专用通路技术, 就可使流水线不发生停顿。

1) 流水线操作周期 $T = \max\{100\text{ns}, 100\text{ns}, 80\text{ns}, 50\text{ns}\} = 100\text{ns}$

2) 若发生数据相关, 则第 2 条指令要等待第 1 条指令的结果
最快要在第 3 条指令执行完后才开始第 2 条指令运算段
延迟时间应为 2 个操作周期 即 200ns

3) 在硬件上加以改进, 第 1 条运算结果直接输出至第 2 条运算
则可实现不延迟时间, 即 0ns

第六章作业

1. 关于总线

(1) 某总线在一个总线周期中并行传送 4 个字节的数据，假设一个总线周期等于一个总线时钟周期，总线时钟频率为 33MHz，求总线带宽是多少？

(2) 如果一个总线周期中并行传送 64 位数据，总线时钟频率升为 66MHz，求总线带宽是多少？

(3) 分析哪些因素影响带宽？

总线带宽 = 每秒钟总线能传输多少数据

1 字节 (B) = 8 位 (bit)

【解】(1) 设总线带宽用 D_r 表示，总线时钟周期用 $T=1/f$ 表示，一个总线周期传送的数据量用 D 表示，根据定义可得

$$D_r = D/T = D \times 1/T = D \times f = 4B \times 33 \times 10^6 / s = 132MB/s$$

(2) 因为 64 位 = 8B，所以

$$D_r = D \times f = 8B \times 66 \times 10^6 / s = 528MB/s$$

(3) 总线带宽是总线能提供的数据传送速率，通常用每秒钟传送信息的字节数(或位数)来表示。

影响总线带宽的主要因素有：总线宽度、传送距离、总线发送和接收电路工作频率限制以及数据传送形式。

2. 单机系统中采用的总线结构有三种基本类型。请分析这三种总线结构的特点。

标答太长了

GPT 总结：

(1) 单总线结构：

所有部件共用一条总线

结构简单、成本低，但总线负载重，容易形成瓶颈

(2) 双总线结构:

系统总线+I/O 总线

CPU 效率提高，可处理复杂数据传输；但增加通道，成本较高

(引入通道协助数据传输，提高 CPU 效率，但硬件成本增加)

(3) 三总线结构:

主存总线、I/O 总线和 DMA 总线相互独立

减少总线竞争、提高系统数据传输效率

①单总线结构

特点: CPU、主存、I/O 设备都直接接在同一总线上

优点: 结构简单、成本低、易于扩展

缺点: 总线成为性能瓶颈, 各设备争用总线

②双总线结构

特点: CPU与主存间有专门的高速存储总线, CPU与I/O设备之间通过I/O总线连接

优点: CPU访问内存和I/O操作可部分重叠, 提高效率

缺点: 仍需共享总线, 扩展性有限

③多总线结构

特点: 采用多级总线, 通过桥接器连接

优点: 支持并发传输, 带宽高、模块化好, 扩展性强

缺点: 结构复杂, 成本较高

3. 分析链式查询总线仲裁方式、独立请求总线仲裁方式电路的基本原理，说明其优缺点。

链式查询仲裁:

仲裁授权信号按固定顺序依次传递，各设备按先后次序获得总线控制

权

优点是电路简单、成本低；缺点是优先级固定，低优先级设备可能长期得不到服务，仲裁速度较慢。

独立请求仲裁：

每个设备通过独立请求线向仲裁器申请总线使用权，仲裁器根据优先级直接授权

优点是响应速度快、优先级设置灵活；缺点是线路较多、电路复杂、成本较高。

仲裁方式	原理	优点	缺点
链式查询	授权信号依次传递	简单、便宜	固定优先级、速度慢
独立请求	每设备单独申请	快、灵活	复杂、成本高

链式查询	原理：所有设备共享一条总线，总线控制器发出允许信号，依次经过各设备，优先级高的设备优先获得总线 优点：电路简单，易于扩展设备数 缺点：优先级固定，低优先级设备可能长期得不到总线；对故障敏感
独立请求	原理：每个设备有独立的请求线和允许线，总线控制器根据优先级仲裁 优点：优先级可编程，响应快，故障隔离好 缺点：连线数量多，控制器复杂

4. 分析总线宽度对系统性能的影响。

总线宽度越大，一次传输的数据越多，系统数据传输能力越强，性能越高。

总线宽度是指总线一次能够传输的数据位数。

- 总线宽度增大时，一次传输的数据量增加；
- 在总线时钟频率不变的情况下，总线带宽提高；
- CPU、存储器和I/O设备之间的数据交换速度加快；
- 从而提高整个计算机系统的性能。

但是：

- 总线宽度越大，硬件线路越多；
- 成本增加；
- 电路设计也更复杂。

- ① 总线宽度越大，一次传输的数据量越大，总线带宽越高，系统性能提升，但宽度增加会导致引脚数增多、布线复杂、成本增加，同步难度加大
- ② 若CPU或内存的数据宽度与总线宽度不匹配，会造成带宽浪费或额外等待周期
- ③ 与系统其它部件匹配，可获得最佳性能

5. 计算机系统采用“面向总线”的形式有何优点？

标答（只取小条）

简化了硬件设计

简化了系统结构

系统扩充性好

系统更新性能好

1. 简化系统结构

各部件通过总线连接，不需要两两直接连接，减少连线数量。

2. 提高系统扩展性

增加新的存储器或外设时，只需接入总线即可，便于扩充系统功能。

3. 提高系统灵活性和兼容性

不同设备可以通过统一接口与总线连接，便于设备更换和升级。

4. 便于系统设计与维护

总线标准统一，硬件设计、故障检测和维修更加方便。


5. 降低成本

减少连接线路和接口电路，节省硬件资源。

- ① 模块化设计，便于系统升级和维护
- ② 统一的接口标准，不同设备可互操作
- ③ 支持多个设备共享总线，通过仲裁机制合理分配
- ④ 易于扩展外设数量和种类
- ⑤ 降低系统设计复杂度和成本

6. 请画出用异步方式连续传送字符“a”和“6”的波形图，已知数据位为 8 位，起始位 1 位，停止位 1 位，奇偶校验位 1 位(奇校验)。

【解】“a”的 ASCII 码为 61H=01100001B,1 的个数为奇数,故校验位为 0;“6”的 ASCII 码为 36H=00110110B,1 的个数为偶数,故校验位为 1。波形如图 6.7 所示。



规定

起始位：0；停止位：1

7. 设总线的时钟频率为 8MHZ，一个总线周期等于一个时钟周期。如果一个总线周期中并行传送 16 位数据，试问总线的带宽是多少？

16位 = 2字节
总线带宽 = $2 \times 8 \text{ M 字节/s} = 16 \text{ MB/s}$

8. 在一个 32 位的总线系统中，总线的时钟频率为 66MHz，假设总线最短传输周期为 4 个时钟周期，试计算总线的最大数据传输率。若想提高数据传输率，可采取什么措施？

先利用时钟频率求时钟周期

$$T = \frac{1}{f} = \frac{1}{66 \times 10^6}$$

再求总线传输周期

$$T_B = 4T = \frac{4}{66 \times 10^6}$$

最后求带宽

$$D_r = \frac{4}{T_B}$$

代入：

$$\begin{aligned} D_r &= \frac{4}{4/(66 \times 10^6)} = 66 \times 10^6 \text{ B/s} \\ &= 66 \text{ MB/s} \end{aligned}$$

提高数据传输率的方法有：增大总线宽度、提高总线时钟频率、减少总线传输周期以及采用突发传输等技术。

9. 在异步传输系统中，字符格式为：1 个起始位、8 个数据位、1 个校验位、2 个终止位。若要求传输 120 个字符，求传送的波特率和比特率？

一个字符：12 位

120 个字符：1440 位

异步串行通信中，一般有：1 码元=1bit

因此 波特率=比特率

比特率=1440bps；波特率=1440Baud

$$\begin{aligned} \text{每秒传输总位数} &= 120 \times (1+8+1+2) = 1440 \text{ 位} \\ \text{比特率} &= 1440 \text{ bps} \\ \text{每个码元对应一二进制位，则 波特率} &= \text{比特率} = 1440 \text{ Baud} \end{aligned}$$

第七章作业

一、某 CRT 显示器可显示 128 种 ASCII 字符，每帧可显示 80 字 X25 排；每个字符字形采用 7X8 点阵，即横向 7 点，字间间隔 1 点，纵向 8 点，排间间隔 6 点；帧频 50Hz，采取逐行扫描方式。问：

- (1) 缓存容量有多大？
- (2) 字符发生器 (ROM) 容量有多大？
- (3) 缓存中存放的是字符 ASCII 代码还是点阵信息？
- (4) 缓存地址与屏幕显示位置如何对应？
- (5) 设置哪些计数器以控制缓存访问与屏幕扫描之间的同步？它们的分频关系如何？

【解】 CRT 显示器缓存与屏幕显示间的对应关系：

- (1) 缓存容量 $80 \times 25 = 2\text{KB}$
- (2) ROM 容量 $128 \times 8 = 1\text{KB}$
- (3) 缓存中存放的是待显示字符的 ASCII 代码。
- (4) 显示位置自左至右，从上到下，相应地缓存地址由低到高，每个地址码对应一个字符显示位置。
- (5) ① 点计数器 $(7+1) : 1$ 分频 (每个字符点阵横向 7 个点，间隔 1 个点)。
② 字符计数器 $(80+12) : 1$ 分频 (每一水平扫描线含 80 个字符，回归和边缘部分等消隐段折合成 12 个字符位置)。
③ 行计数器 $(8+6) : 1$ 分频 (每行字符占 8 点，行间隔 6 点)。
④ 排计数器 $(25+10) : 1$ 分频 (每帧 25 行，消隐段折合为 10 行)。

1) 屏幕共显示 $80 \times 25 = 2000$ 个字符
每个字符用 ASCII 码存储 (1 字节)
缓存容量 = 2000 字节

2) 共 128 种 ASCII 码
每个字符用 7x8 点阵，即 $7 \times 8 = 56$ 位
用 7 字节存储 (1 字节存一行 7 位点阵信息)
ROM 容量 = $128 \times 8 = 1\text{KB}$

(3) 缓存中存放 ASCII 码
ROM 存放点阵信息

(4) 屏幕从上至下共 25 行, 左至右 80 列
缓存按行优先存放
地址 = 行号 $\times$ 80 + 列号
行号: 0 ~ 24 列号: 0 ~ 79

(5) 水平点计数器: 7 个显示点 + 1 个间隔点

水平字符计数器: 每行 80 个字符

垂直行计数器: 8 行显示点 + 6 行间隔

垂直排计数器: 0 ~ 24 排

分频关系 (设像素时钟周期 T)

水平点计数器: 模 8 $\rightarrow$ 每字符 8T

水平字符计数器: 模 80 $\rightarrow$ 每行 $80 \times 8T = 640T$

垂直行计数器: 模 14

垂直排计数器: 模 25

像素时钟 $\xrightarrow{\div 8}$ 字符时钟 $\xrightarrow{\div 80}$ 行同步时钟 $\xrightarrow{\div 14}$ 排字符时钟

$\xrightarrow{\div 25}$ 帧同步时钟


二、一盘组共 11 片, 记录面为 20 面, 每面上外道直径为 14 英寸, 内道直径为 10 英寸, 分 203 道。数据传输率为 983040 字节/秒, 磁盘组转速为 3600 转/分。假定每个记录块记录 1024 字节, 且系统可挂多达 16 台这样的磁盘, 请设计适当的磁盘地址格式, 并计算总存储容量。

【解】设数据传输率为 C , 每一磁道的容量为 N , 磁盘转速为 r , 则根据公式 $C = N \cdot r$, 可求得

$$N = C / r = 983040 \div \frac{3600}{60} = 16384 (\text{B})$$

$$\text{扇区数} = 16384 \div 1024 = 16$$

故表示磁盘地址格式的所有参数为:台数 16,记录面 20,磁道数 203 道,扇区数 16,由此可得磁盘地址格式为



磁盘总存储容量为

$$16 \times 20 \times 203 \times 16384 = 1064304640 (\text{B})$$

每转数据传输率 = $\frac{983040}{360/60} = 16384 \text{ 字节/转}$ 即每道 16384 字节

每道扇区数 = $\frac{16384}{1024} = 16$ (块)

所以

每道 16 块 每面 203 道 20 面 每块 1024 字节

总容量 = $16 \times 20 \times 203 \times 16 \times 1024 \text{ 字节}$

$= 1064304640 \text{ 字节}$

$\approx 1015 \text{ MB}$

磁盘地址格式

20	17 16	12 11	4 3	0
驱动器号	面号	柱面号	扇区号	

三、CD-ROM 光盘的外缘有 5mm 宽的范围因记录数据困难,一般不使用,故标准的播放时间为 60min。计算模式 1 和 2 情况下光盘存储容量是多少?

【解】扇区总数 = $60 \times 60 \times 75 = 270000$ (扇区)

模式 1 存放计算机程序和数据,其存储容量为

$$270000 \times 2048 / 1024 / 1024 = 527 (\text{MB})$$

模式 2 存放声音、图像等多媒体数据,其存储容量为

$$270000 \times 2336 \times 1024 / 1024 = 601 (\text{MB})$$

标准 CD: 播放时间 60 min, 每秒 75 扇区

$$\text{总扇区} = 60 \times 60 \times 75 = 270000$$

模式 1: 每扇区有效数据 2048B

$$\begin{aligned}\text{存储容量} &= 270000 \times 2048 \text{ B} = 552960000 \text{ B} \\ &\approx 527.3 \text{ MB}\end{aligned}$$

模式 2: 每扇区有效数据 2336B

$$\begin{aligned}\text{存储容量} &= 270000 \times 2336 \text{ B} = 630720000 \text{ B} \\ &\approx 601.5 \text{ MB}\end{aligned}$$

第八章作业

一、什么叫接口?接口有什么功能?基本组成包括哪些部件?

【解】接口是外部设备与主机间通信的桥梁,也称适配器。

接口的主要功能是:

- ① 接收主机发来的命令,控制外部设备操作。
- ② 反映设备工作状态,以便主机发出不同的控制命令。
- ③ 作为 I/O 设备与主机间传送数据的缓冲,暂时存放等待主机取走或设备取走的数据。
- ④ 中断逻辑,当今多数设备以中断方式与主机通信,接口中应设置中断控制逻辑。

接口基本组成包括:设备选择电路、数据缓冲寄存器、控制与状态寄存器、中断请求与屏蔽电路,在串行接口中还应包括数据格式串并行转换电路。

接口: 指 CPU 与外围设备之间的连接电路及控制逻辑,用于实现二者间的信息交换

功能: 数据缓冲与格式转换
设备选择与寻址
信号电平与速度匹配
传送控制(如启动、停止设备)
中断或 DMA 请求管理

基本组成: 数据缓冲寄存器
控制与状态寄存器
地址译码器
控制逻辑电路
与 CPU 和设备的连接线(数据、地址、控制总线)

二、说明外围设备的 I/O 控制方式分类及其特点。

【解】① 程序查询方式:CPU 的操作和外围设备的操作能够同步,且硬件结构比较简单。输入和输出控制和传输完全由 CPU 处理,降低了 CPU 的效率。

② 程序中断方式:一般适用于随机出现的服务,且一旦提出要求应立即进行,CPU 不需要对外设进行状态查询,节省了 CPU 的时间开销,但硬件结构稍复杂一些。

③ 直接内存访问(DMA)方式:数据传送不需要 CPU 的中转而在内存和外设间直接传送,数据传送速度很高,传送速率仅受到内存访问时间的限制。需要更多硬件,适用于内存和高速外设之间大批数据交换的场合。

④ 通道方式:可以实现对外设的统一管理和外设与内存之间的数据传送,完全将 CPU 从 I/O 控制工作中解放处理,大大提高了 CPU 的工作效率。

⑤ 外围处理机方式:是通道方式的进一步发展,基本上独立于主机工作,结构更接近一般处理机。

程序查询方式

CPU主动查询设备状态,简单但效率低,CPU大量等待

程序中断方式

设备主动通知CPU,CPU响应后处理,效率较高,适合低速设备

DMA方式

直接内存访问,硬件控制数据传输,CPU仅参与前后处理,适合高速批量处理数据

通道方式

专用I/O处理器,独立于CPU执行通道程序,适合大型机系统

三、何谓 DMA 方式?DMA 控制器可采用哪几种方式与 CPU 分时使用内存?

【解】直接内存访问(DMA)方式是一种完全由硬件执行I/O交换的工作方式。DMA控制器从CPU完全接管对总线的控制。数据交换不经过CPU,而直接在内存和I/O设备之间进行。

DMA控制器采用以下三种方式:

① 停止CPU访问内存:当外设要求传送一批数据时,由DMA控制器发一个信号给CPU。DMA控制器获得总线控制权后,开始进行数据传送。一批数据传送完毕后,DMA控制器通知CPU可以使用内存,并把总线控制权交还给CPU。

② 周期挪用:当I/O设备没有DMA请求时,CPU按程序要求访问内存;一旦I/O设备有DMA请求,则I/O设备挪用一个或几个周期。

③ DMA与CPU交替访内:一个CPU周期可分为2个周期,一个专供DMA控制器访内,另一个专供CPU访内。不需要总线使用权的申请、建立和归还过程。

DMA方式:在外设和内存之间直接传输数据,不需CPU干预,由DMA控制器控制总线完成

DMA与CPU分时使用内存的方式:

① 停止CPU访问内存(CPU暂停,DMA独占总线)

② 周期挪用(DMA占用一个或几个总线周期)

③ 交替访问(CPU与DMA按时间片轮流访问内存)


四、为什么DMA方式比中断方式具有更高的I/O效率?

【解】中断方式只是解决了 CPU 对 I/O 设备状态的查询和等待,但数据传送仍然需要 CPU 参与和中转,以输入为例,CPU 从外设读取数据到寄存器,再将寄存器中的数据存储到内存中;而在 DMA 方式下,数据传送在 DMA 控制器的控制下直接在内存和外设间传送,既不需要 CPU 的参与也没有了中断开销,所以 DMA 方式具有更高的 I/O 效率。

中断方式: 每次传送一数据都需要 CPU 响应中断、保存、恢复现场、执行中断服务程序,软件开销大。

DMA方式: 由硬件控制整块数据传送,CPU 仅在开始和结束时参与,传送过程不占用 CPU 执行指令的时间,因此效率更高。

五、下图是以程序查询方式实现与多台设备进行数据交换的程序流程图;试分析这种处理方式(图中实线表示的方式)存在的问题以及改进措施。



【解】这种处理方式一旦发现某个设备可供使用,或者发现它需要服务,控制方向就转到与这个设备有关的服务程序,服务结束后,将控制方向转到主程序,而不再继续检查任何其他设备的特征触发器。因此,只有那些在查询顺序中排在前面的特征触发器才经常被检查。在查询子程序进行这一次查询时,一台较高优先权的设备如果可以使用,所有较低优先权的设备都得不到服务。改进的方法是,将控制方向转回查询子程序(如图中虚线所示),继续检查排在刚才能用的那台设备后面的那些设备。如果发现有新的设备可供使用,或者发现它需要服务,就把控制方向转到这个新设备的服务程序,在这个服务结束时,控制方向又转回查询子程序;从返回点开始,查询子程序又继续检查下一个最高优先权的设备能否使用;用这种方法,控制方向每转入查询子程序一次,查询序列就通过一次;只在所有的设备都已查询过了,控制方向才转向主程序。因此,没有哪一个设备长时间得不到服务,只有先后的差别,机会是相等的。

先权的设备能否使用;用这种方法,控制方向每转入查询子程序一次,查询序列就通过一次;只在所有的设备都已查询过了,控制方向才转向主程序。因此,没有哪一个设备长时间得不到服务,只有先后的差别,机会是相等的。

(GPT 压缩)

普通查询方式中,一旦发现某设备需要服务,就转去执行该设备服务程序,服务结束后直接返回主程序,因此优先级高的设备经常得到服务,低优先级设备可能长期得不到服务。

改进方法是在服务结束后返回查询程序继续查询剩余设备,直到所有设备都查询完毕再返回主程序。这样各设备都有机会得到服务,避免低优先级设备长期得不到服务。

存在的问题
①采用程序查询方式,CPU需逐一查询各设备状态,若某设备未准备好则循环等待
②多设备时响应不及时,实时性差,CPU利用率低
改进措施
①改用中断方式:设备准备好后主动通知CPU,提高CPU利用率
②改用DMA方式:对高速设备(如磁盘)直接传送数据
③增加优先级控制:高优先级设备优先查询或中断

六、假设磁盘采用 DMA 方式与主机交换信息,其传输速率为 2MB/s,而且 DMA 的预处理需 1000 个时钟周期,DMA 完成传送后处理中断需 500 个时钟周期。

- (1) CPU 对 DMA 请求和中断请求的响应时间是否一样?为什么?
- (2) 如果平均传输的数据长度为 4KB。试问在硬盘工作时, 50MHz 的处理器需用多少时间比率进行 DMA 辅助操作(预处理和后处理)?

【解】(1) CPU 对 DMA 请求和中断请求的响应时间不一样, 因为两种方式的交换速度相差很大, 因此 CPU 必须以更短的时间间隔查询并响应 DMA 请求(一个存取周期末)。

(2) DMA 传送过程包括预处理、数据传送和后处理三个阶段。

传送 4KB 的数据长度需 $4\text{KB}/(2\text{MB/s}) = 0.002\text{s}$

如果磁盘不断进行传输, 每秒所需 DMA 辅助操作的时钟周期数为

$$(1000+500)/0.002 = 750000$$

故 DMA 辅助操作占用 CPU 的时间比率为

$$[750000/(50 \times 10^6)] \times 100\% = 1.5\%$$

1) 不一样

DMA 请求响应时间极快, 通常是当前总线周期结束就响应(周期挪用)
中断请求需等待 CPU 执行完当前指令后, 可能还要完成更高优先级的中断, 响应时间较长。

原因: DMA 请求是硬件直接请求总线, 中断请求是 CPU 执行完当前指令后采样中断信号

2)

每次传输的时间间隔 = $\frac{4\text{KB}}{2\text{MB/s}} = \frac{4 \times 1024\text{B}}{2 \times 1024 \times 1024\text{B/s}} = \frac{1}{512}\text{s}$

每次传输的 CPU 辅助操作周期数 = $1000 + 500 = 1500$

每个时钟周期时间 = $\frac{1}{50 \times 10^6}\text{s} = 2 \times 10^{-8}\text{s}$

每次传输的辅助操作时间 = $1500 \times 2 \times 10^{-8}\text{s} = 3 \times 10^{-5}\text{s}$

CPU 时间比率 = $\frac{3 \times 10^{-5}\text{s}}{\frac{1}{512}\text{s}} \times 100\% = 1.536\%$

第九章作业

一、试比较超线程处理机与多核处理机的优劣。

【解】超线程技术是在原有单线程处理机的基础上增加少量成本(复制必要的线程上下文相关的部件),允许处理机在同一个周期从不同的线程取指令发射执行。不同的线程共享同一个流水线。超线程技术能够有效地提高芯片上的资源利用率,本质上仍然是多个线程共享一个处理机核。因此,采用超线程技术是否能获得的性能提升依赖于应用程序以及硬件平台。资源冲突会限制处理机的并行操作能力。

多核处理机技术把多个独立的处理机核集成到同一个芯片之上,利用片上更高的通信带宽和更短的通信时延,挖掘出线程级的更高并行性。每个线程都具有完整的硬件执行环境,故各线程之间可以实现真正意义上的并行。由于多个处理机核相互独立,故在运行多个线程时不会引起资源竞争。但多核架构中灵活性的提升是以牺牲资源利用率为代价的。

一、	超线程处理器	多线程处理器
实现方式	一个物理核心模拟多个逻辑核心	多个独立物理核心
资源共享	共享执行单元、缓存、寄存器等	每个核心独立或共享部分缓存
并发能力	提高线程级并行性,但资源冲突较多	真正并行执行,性能提升更明显
成本与复杂度	成本低,硬件开销小	成本高,芯片面积大
性能提升	通常提升10%~30%	理想情况接近核心数倍
适用场景	IO密集型、多线程调度频繁的应用	适合计算密集型、并行度高的大规模任务

(GPT 压缩)

超线程技术:

在单核基础上增加少量硬件,使处理器能同时执行多个线程。多个线程共享同一个处理器核和流水线,可提高资源利用率,但会产生资源竞争,性能提升有限。

多核处理技术:

在一个芯片上集成多个独立处理器核,每个线程拥有独立的硬件资源,

可实现真正并行执行，性能提升更明显，但资源利用率相对较低

二、如果一条指令的执行过程分为取指令、指令分析、指令执行三个子过程，且取指令、分析指令、执行指令三个过程段的时间都是 Δt ，分别求指令顺序执行、指令流水执行两种方式执行 $n=2000$ 条指令所用的总时间。

【解】① 顺序执行方式：

$$T = 3n \times \Delta t = 3 \times 2000\Delta t = 6000\Delta t$$


② 流水执行方式：

$$T = (n + 2) \times \Delta t = (2000 + 2) \times \Delta t = 2002\Delta t$$

三、设有 $k=4$ 段指令流水线，各功能段分别为取指令、指令译码、指令执行和结果写回，分别用 S1、S2，S3 和 S4 表示，各段延迟时间均为 Δt 。若连续输入 n 条指令，请画出指令流水线的时空图。

- (1) 推导流水线吞吐率 P 的公式，它定义为单位时间中输出的指令数；
- (2) 推导流水线加速比 S 的公式，它定义为顺序执行 n 条指令所用时间与流水执行 n 条指令所用时间之比；
- (3) 推导流水线效率 E 的公式，它定为 n 条指令占用的时空区有效面积与在 k 个流水段中执行 n 条指令占用的矩形时空区总面积之比。

【解】在指令连续输入流水线的理想情况下，一条 k 段流水线能够在 $k+n-1$ 个时钟周期(Δt)内完成 n 条指令，如图 9.3 所示。



【解】(1) 从流水线时空图可看出，完成第 1 条指令需要用 k 个时钟周期，后续 $n-1$ 条指令可以在后续的 $n-1$ 个时钟内完成。因此流水线完成 n 条指令所需的总时间为

$$T_k = (k + n - 1) \Delta t$$

根据定义，吞吐率 P 为

$$P = \frac{n}{T_k} = \frac{n}{(k + n - 1) \Delta t}$$

(2) 顺序执行 n 条指令所用的总时间 T_0 为

$$T_0 = (k \Delta t) \cdot n$$


根据定义，加速比 S 的公式为

$$S = \frac{T_0}{T_k} = \frac{n \cdot k \Delta t}{(k + n - 1) \Delta t} = \frac{n \cdot k}{k + n - 1}$$

(3) 流水线效率 E 的公式为

$$E = \frac{k \cdot n \Delta t}{k(k + n - 1) \Delta t} = \frac{n}{k + n - 1}$$

式中，分子部分是在 k 个流水段中执行 n 条指令占用的时空图总面积。



四、假设某同构多核处理机有 n 个处理机核，各个核通过共享总线方式访问共享主存存取数据，且各个处理机核均配备私有的指令存储器空间。若平均每四条指令中有一条指令需要访问共享数据存储空间，且访存时在整个指令周期中都占用总线。

(1) 若 $n=32$ ，该处理机比单核处理机运行速度快多少？

(2) 若 $n=64$ ，该处理机比单核处理机运行速度快多少？

【解】(1) 由于 32 个核共享总线，故在 32 个指令执行时间内平均每个核将获得一次访问数据存储空间的机会，而每访问一次数据存储空间将可以执行 4 条指令。故在 32 个指令执行时间内可执行 $32 \times 4 = 128$ 条指令。

而单核处理机在 32 个指令执行时间内可执行 32 条指令。故 32 核处理机与单核处理机相比，速度仅提高 $128/32 = 4$ 倍。

(2) 由于 64 个核共享总线，故在 64 个指令执行时间内平均每个核将获得一次访问数据存储空间的机会，而每访问一次数据存储空间将可以执行 4 条指令。故在 64 个指令执行时间内可执行 $64 \times 4 = 256$ 条指令。

而单核处理机在 64 个指令执行时间内可执行 64 条指令。故 64 核处理机与单核处理机相比，速度仅提高 $256/64 = 4$ 倍。

1) 每指令周期中总线被占用的比例 $= \frac{1}{4} = 0.25$
总线饱和时最大并行度 $\approx \frac{1}{0.25} = 4$ ，即 4 个核就把总线占满
 $n=32$ 时，处理机比单核处理机运行速度快 4 倍
2) $n=64$ 时，与 $n=32$ 时一样受最大并行度限制，因此仍为 4，
则 $n=64$ 时，处理机比单核处理机运行速度快 4 倍

五、多处理机系统和多计算机系统的差别是什么？

【解】多处理机系统和多计算机系统都属于多机系统，但多处理机系统和多计算机系统的差别是：

① 多处理机是多台处理机组成的单机系统，多计算机是多台独立的计算机。

② 多处理机中各处理机逻辑上受统一的操作系统控制，而多计算机的操作系统逻辑上是独立的。

③ 多处理机间以单一数据、向量、数组和文件交互作用，多计算机经通道或者通信线路以数据流的方式进行交互。

④ 多处理机作业、任务、指令、数据各级并行，多计算机多个作业并行。

五、	多处理机系统	多计算机系统
内存结构	共享主存(同一地址空间)	分布式内存(独立地址空间)
通信方式	通过共享变量、锁、总线/交叉开关	通过消息传递(如MPI)
操作系统	单一操作系统管理所有核	每个节点独立操作系统
耦合程度	紧耦合	松耦合