

计组知识框架

【AI做的，不一定都对。建议用Obsidian看，不过这里也差不多】

计算机组成原理 知识框架

基于课件第1-9章与教材《计算机组成原理（第六版）》整理 | 期末复习用

● = 考试重点（老师课上强调） | 无标记 = 了解即可但需建立认知

这门课讲了什么


计算机组成原理回答一个核心问题：**一段程序如何在硬件上运行起来？**


从宏观到微观、从静态到动态，逐层展开：

程序 → 指令系统（Ch4，软硬件接口） → CPU取指/译码/执行（Ch5） → 数据在运算器中计算（Ch2） → 结果存入存储系统（Ch3） → 通过总线（Ch6） → 经I/O系统（Ch8） → 输出到外设（Ch7）。为了让这一切更快，引入并行技术（Ch9）。

整本书围绕 **五大部件**（Ch1 冯诺依曼结构）逐章展开。

一、五大部件互联关系图（全书核心）





- 数据流与控制流：
- 指令流：主存 → 总线 → CPU（控制器）→ 译码 → 执行
 - 数据流：主存 ⇄ 总线 ⇄ CPU（运算器/寄存器）；I/O ⇄ 总线 ⇄ 主存（DMA时不经CPU）
 - 控制流：控制器 → 各部件（通过控制总线发出读/写/中断等信号）

- 各章对应关系：
- Ch1 总览全局，定义五大部件
 - Ch2 对应运算器内部（数据怎么表示和算）
 - Ch3 对应存储器（数据/指令存哪里、怎么分层加速）
 - Ch4 定义软件与硬件的"合同"（指令怎么编码）
 - Ch5 对应控制器+运算器协作（指令怎么执行、流水线）
 - Ch6 对应总线（部件间怎么通信）
 - Ch7 对应外设（磁盘/显示器等怎么工作）
 - Ch8 对应I/O接口（CPU怎么管理外设）
 - Ch9 贯穿全局（如何并行提速）

二、课程知识全景图

章	层面	核心问题	输入	输出
Ch1	宏观认知	计算机由什么组成？怎么评价好坏？	—	五大部件+性能指标

Ch2	数据层	数和字符在机器里怎么表示和运算？	真值	机器码/浮点数/运算结果
Ch3	存储层	数据和指令存哪里？如何又快又大？	地址	数据（Cache→主存→外存）
Ch4	接口层	CPU认识什么样的命令？	指令（操作码+地址码）	操作+操作数地址
Ch5	控制层	CPU怎么执行指令？怎么流水？	指令流	控制信号+运算结果
Ch6	通信层	各部件之间怎么连？怎么传数据？	总线请求	数据/地址/控制信号
Ch7	设备层	外围设备怎么存数据、显示结果？	电信号/磁信号	人可读的信息
Ch8	I/O层	CPU怎么和外设打交道？	I/O请求	数据交换/中断/DMA
Ch9	加速层	怎么让所有部件更快地协同工作？	串行任务	并行执行

第一章 计算机系统概论

讲了什么：建立计算机的全局认知——有哪些部件、如何组成、性能怎么度量。

知识框架

- **计算机分类**：电子模拟计算机（连续量）vs 电子数字计算机（按位运算）；专用计算机（高效但不灵活）vs 通用计算机（灵活但牺牲效率）；超级计算机/大型机/服务器/PC机/单片机/多核机
- **冯诺依曼结构**：五大部件（控制器、运算器、存储器、输入设备、输出设备）；指令和数据同等存于存储器，按地址访问；指令由操作码+地址码组成；存储程序顺序执行；以运算器为中心
- **硬件组成**：运算器（ALU+寄存器，算术/逻辑运算）、存储器（内存CPU可直接访问/外存不可）、控制器（取指→译码→执行，指令流流向控制器，数据流流向运算器）、适配器（连接外设与总线）、总线（公共信息通路，分散连接vs总线连接）
- **计算机发展史**：电子管→晶体管→中小规模IC→大规模/超大规模IC→巨大规模IC（知道对应关系即可，第5代不考）

● **重点：性能指标**

指标	含义	公式
主频 f	CPU工作时钟频率	—
CPU时钟周期 T	主频的倒数	$T = 1/f$
CPU执行时间	执行程序耗时	$= CPI \times N \times T$
CPI	每条指令平均周期数	$= nT/N$
MIPS	每秒百万条指令	$= f/(CPI \times 10^6)$
MFLOPS	每秒百万次浮点操作	$= \text{浮点操作次数}/(\text{执行时间} \times 10^6)$
吞吐量	单位时间处理信息量	字节/秒
响应时间	输入到响应的时延	$\mu\text{s}/\text{ns}$
总线宽度	运算器与存储器间总线位数	位
存储器带宽	单位时间读出信息量	字节/秒

带宽类公式通用形式：带宽 = 宽度(位/字节) × 频率(Hz)

 本章与后续章节的关系

- 冯诺依曼五大部件 → 后续每章展开一个部件
- 性能指标中的CPI/MIPS → Ch5流水线中实际计算
- 总线概念 → Ch6详细展开
- 存储器带宽 → Ch3展开

第二章 运算方法和运算器

讲了什么：数据（数和字符）在机器里怎么表示、机器码怎么转换、加减乘除怎么算、浮点数怎么处理。

知识框架

数据格式：

- **定点数**：小数点位置固定。定点纯小数（范围 $-(1 - 2^{-n}) \sim (1 - 2^{-n})$ ）、定点纯整数（范围 $-(2^n - 1) \sim (2^n - 1)$ ）。特点：范围受限、精度有限

- **浮点数 IEEE 754 (32位)** : S(1位) | E(8位, 移码) | M(23位, 原码小数)。真值 $x = (-1)^S \times (1.M) \times 2^{E-127}$ 。隐藏位：尾数最高位1不存。阶码偏移127。决定了表示范围和精度

● **机器码四种：**

	正数	负数	特点
原码	符号0+真值	符号1+真值	有±0；乘除方便，加减麻烦
反码	同原码	原码数值位取反	有±0
补码	同原码	反码末位+1	唯一0； 减法变加法
移码	补码符号位取反	—	用于阶码，方便比大小

速记：正数原反补相同；负数→原码符号1→反码取反→补码=反码末位+1

● **补码加减法：**

- 加法： $[x + y]_{补} = [x]_{补} + [y]_{补} \pmod{2^{n+1}}$
- 减法： $[x - y]_{补} = [x]_{补} + [-y]_{补}$ ，其中 $[-y]_{补} = \text{带符号取反末位+1}$
- **溢出检测**：双符号位法（00正常/01正溢/10负溢）、单符号位法（最高进位⊕次高进位=1则溢出）

定点乘除法（非重点，了解思路）：

- 乘法：Booth算法，通过移位和加减实现
- 除法：原码恢复余数法/不恢复余数法（加减交替法）

逻辑运算：逻辑非（ $\bar{x}$ ）、逻辑加（OR）、逻辑乘（AND）、逻辑异或（XOR），按位操作

浮点运算（了解流程）：

- 加减步骤：对阶（小阶向大阶看齐）→ 尾数加减 → 规格化 → 舍入 → 判溢出
- 乘除：阶码加减，尾数乘除

字符与汉字表示（了解）：

- ASCII码：7位编码，128个字符
- 汉字：GB2312/GBK/Unicode，输入码→机内码→字形码
- 校验码：奇偶校验（简单）、海明码（可纠错）、CRC（循环冗余，通信常用）

 本章与后续章节的关系

- 运算器(ALU) → Ch5 CPU的重要组成部分
- 浮点数格式 → Ch4 指令系统中有浮点运算指令

- 机器码和补码 → 贯穿整个硬件设计的底层基础

第三章 存储系统

讲了什么：数据和指令存哪里——为什么需要分层存储、每层什么特点、容量怎么扩、Cache为什么快。

知识框架

存储系统的层次结构（核心思想：程序局部性原理）：

- 时间局部性：刚访问的数据可能再次被访问
- 空间局部性：刚访问数据附近的数据可能被访问
- 层次：CPU寄存器 → Cache(L1/L2) → 主存 → 外存(磁盘/光盘) → 离线(磁带)。从上到下：速度↓ 容量↑ 价格↓

存储器分类：

维度	类型
存储介质	半导体（内存条/Cache）、磁表面（磁盘/磁带）、光（光盘）
存取方式	随机存取(RAM)、顺序存取(磁带)、直接存取(磁盘，半顺序)
信息易失性	易失(RAM，断电丢失)、非易失(ROM/磁盘/Flash，断电保持)
读写功能	ROM（掩膜ROM/PROM/EPROM/EEPROM/Flash）、RAM（SRAM/DRAM）
与CPU耦合	内存（CPU直接访问）、外存（CPU不能直接访问）

SRAM（静态RAM，重点）：

- 存储位元：三组信号线（地址线/数据线/控制线）
- 双译码结构：行地址译码+列地址译码，减少选择线
- CS（片选）、WE（写使能）、OE（读使能）；读写互锁（G1/G2互锁保证读时不写、写时不读）
- 读周期（ T_{aq} 读出时间、 T_{rc} 读周期）、写周期（ T_{wc} 写周期、 t_{wd} 写时间）

DRAM（动态RAM，了解）：

- 靠电容存储电荷，需定期刷新（读出再写回）

- 存储密度和容量比SRAM大，但速度较慢
- 常用作主存

ROM（只读存储器，了解分类即可）：

- 掩膜ROM：出厂时内容固定
- PROM：用户一次性编程
- EPROM：紫外线擦除可重写（UV-EPROM）
- EEPROM(E²PROM)：电擦除可重写
- Flash（闪存）：高密度非易失，NOR/NAND技术，U盘/SSD用

存储器容量扩充（考设计/计算）：

方式	做法	效果
字长扩展	多片并联，地址线共用，数据线各接	增加每个字的位数
字数扩展	增加地址线→片选区分不同芯片	增加存储单元数量

Cache（高频考点）：

- 定义：高速小容量半导体存储器（一般用SRAM），位于CPU和主存之间
- 作用：解决CPU和主存速度不匹配
- 全由硬件管理，对程序员透明

并行存储器（了解）：

- 双端口存储器：空间并行，两套独立读写端口
- 多模块交叉存储器：时间并行，多个存储体轮流工作

虚拟存储器（可能考，了解概念）：

- 用外存模拟主存，程序员看到比实际主存更大的地址空间
- 通过页表/段表实现虚实地址转换，3.8节不考

 本章与后续章节的关系

- 存储器经**总线**(Ch6)与CPU(Ch5)连接
 - Cache命中/缺失影响CPU流水线停顿(Ch5)
 - 外存通过I/O接口(Ch8)接入系统
 - 多模块交叉存储的思想→Ch9的空间并行技术
-

第四章 指令系统

讲了什么：软硬件的接口——指令怎么编码（操作码+地址码）、怎么找到数据（寻址方式）、指令系统怎么设计（RISC vs CISC）。

知识框架

指令系统基本概念：

- 指令层级：微指令（硬件级）→ 机器指令（本章讨论对象）→ 宏指令（软件级）
- 指令系统 = 一台计算机所有机器指令的集合
- 性能要求：**完备性**（够用）、**有效性**（高效）、**规整性**（对称/匀齐/一致）、**兼容性**（向上兼容）

指令格式：

组成部分	说明
操作码	规定做什么操作。等长编码（规整简单）vs 变长编码（灵活紧凑）
地址码	三地址(A1 op A2→A3) → 二地址(A1 op A2→A1) → 单地址(AC op A→AC) → 零地址(仅操作码)
指令字长	单字长/半字长/双字长。等长优点：结构简单；非等长优点：灵活紧凑

二地址指令按操作数物理位置：**SS**（存-存，最慢）、**RS**（寄存器-存）、**RR**（寄存器-寄存器，最快）

七种基本寻址方式：

#	方式	有效地址	访存次数	特点
1	隐含	隐含指定（累加器AC等）	0	无需地址码
2	立即数	数据=地址码字段	0	最快，范围受限
3	直接	EA = A	1	简单
4	间接	EA = (A)	≥2	灵活但慢
5	寄存器	EA = Ri	0	寄存器内，很快
6	寄存器间接	EA = (Ri)	1	广泛使用

7	偏移寻址	EA = 基址 + 偏移	1	含相对(PC+D)/基址/变址三种
---	------	--------------	---	-------------------

段寻址：存储空间划分为多段，EA = 段基址 + 段内偏移

指令寻址方式：

- 顺序方式：PC+1 → 下一条
- 跳跃方式：转移指令修改PC

● MIPS R4000 指令格式（重点例题）：

- **R型**： `op(6) | rs(5) | rt(5) | rd(5) | shamt(5) | funct(6)`。op=0，add→funct=32，sub→funct=34
- **I型**： `op(6) | rs(5) | rt(5) | immediate(16)`。lw→op=35，sw→op=43

RISC vs CISC（了解）：

- CISC：复杂指令系统，指令数量多/功能强，但硬件复杂
- RISC：精简指令系统，指令少而规整，适合流水线和VLSI实现

🔗 本章与后续章节的关系

- 指令是CPU(Ch5)的执行对象——CPU取的就是指令
- 寻址方式中的地址→通过总线(Ch6)送到存储器(Ch3)
- 指令中的I/O指令→控制Ch8的I/O操作
- RISC思想→有利于流水线(Ch5)和并行(Ch9)

第五章 中央处理器 ●

讲了什么：CPU内部怎么运作——有哪些寄存器、指令怎么一步步执行、流水线如何加速、什么是微程序/硬布线控制器。

知识框架

● CPU = 运算器 + Cache + 控制器（三个组成部分）

● 关键寄存器：

缩写	名称	功能
PC	程序计数器	存放下一条指令地址（顺序执行时+1）

IR	指令寄存器	存放当前正在执行的指令（执行期间不变）
AR	数据地址寄存器	存放访存地址
DR	数据缓冲寄存器	暂存数据，补偿CPU与外设速度差
R0-R3	通用寄存器	存放操作数和中间结果
PSW	状态字寄存器	记录运算结果状态（进位/溢出/零/负等）

指令周期（一条指令的完整执行过程）：

- 指令周期 = 取指周期 + 执行周期（不同指令执行周期数不同）
- CPU周期（机器周期）= 完成一个基本操作的时间，通常以主存存取周期为基准
- 时钟周期（T周期/节拍）= CPU周期内的最小时间单位， $T = 1/f$

典型指令的指令周期（了解）：MOV、LAD、ADD、STO、JMP——每条指令的取指周期相同，执行周期不同

控制器两种实现方式：

	硬布线控制器	微程序控制器
原理	组合逻辑电路直接产生控制信号	将控制信号编码为微指令，存于控制存储器
速度	快	慢（多一级读取）
灵活性	差（修改需改电路）	好（修改微程序即可）
规整性	不规则	规整
适用	RISC	CISC

微程序控制器核心概念：微命令→微指令→微程序→控制存储器(CM)。一条机器指令对应一段微程序

● 流水线（核心考点）：

- 四级流水：IF（取指）→ ID（译码/取数）→ EX（执行）→ WB（写回）
- 流水 vs 非流水：流水各段重叠执行（时间并行），非流水串行执行
- 时空图：横轴时间，纵轴指令，展示各段重叠情况
- 流水线分类：指令流水线、算术流水线、处理机流水线（宏流水线）

● 流水线三大冲突：

冲突类型	原因	解决办法
资源相关	IF取指与MEM访存争用存储器	拖后一拍；增设独立指令Cache和数据Cache
数据相关	前条指令结果后条要用，但尚未写回	前推/旁路技术；编译器调度
控制相关	转移指令导致PC不确定	延迟转移法；转移预测

并行性三种形式（对应流水线的理论基础）：

- 时间并行（时间重叠）：多过程轮流用同一套硬件 → 流水线
- 空间并行（资源重复）：多套硬件同时工作 → 多核
- 时间+空间并行：超标量流水线技术

RISC CPU（了解，不考）：特点——指令等长、Load/Store结构、寄存器多、强调软件优化

🔗 本章与后续章节的关系

- CPU通过总线(Ch6)访问存储器(Ch3)和外设(Ch7/Ch8)
- 流水线冲突是理解Ch9并行技术的基础
- 指令集设计(Ch4)直接影响CPU结构复杂度
- 中断处理(Ch8)需要CPU保存现场(PC+PSW)

第六章 总线系统 ●

讲了什么：各个部件之间用什么连接、怎么通信、谁来控制通信权（总线仲裁）。

知识框架

总线基本概念：

- 定义：多个系统功能部件间进行数据传送的**公共通路**（替代分散连接）
- ● 三类总线：**内部总线**（CPU内部，连接寄存器/运算器）、**系统总线**（CPU↔主存↔I/O接口）、**I/O总线**（中低速外设间）
- 总线特性：物理特性（连线方式）、功能特性（每根线功能）、电气特性（信号方向/电平）、时间特性（何时有效）

总线结构：

- **单总线**：所有部件共用一条总线，结构简单但可能拥堵

- **多总线**：CPU总线(cache用) → 系统总线(主存用) → 高速总线(LAN/SCSI/Firewire) → 扩充总线(串行慢速I/O)，通过桥芯片互联。体现分级思想

● **总线带宽计算**（例1必考）：

总线带宽 = $\frac{\text{总线宽度(字节)} \times \text{总线频率}}{\text{传输周期数}}$

● **波特率 vs 比特率**（例2必考）：

- **波特率** = 每秒信号单元变化次数（信号速率）
- **比特率** = 波特率 × 每信号承载比特数（信息速率）
- 两者不同：一次信号变化可能承载多比特信息

总线接口：

- 接口 = CPU/主存/外设与总线的连接逻辑部件
- 功能：控制、缓冲、状态、转换、整理、程序中断
- 信息传送方式：**串行传送**（1条数据线，慢但便宜，长距离）、**并行传送**（多条数据线，快但贵，短距离）、**分时传送**（总线复用）

● **总线仲裁**：解决多个主设备争用总线的问题

仲裁方式	子类型	原理	优缺点
集中式	链式查询	离仲裁器近→优先级高	线少、易扩展；优先级固定、对故障敏感
集中式	计数器定时查询	计数器逐个匹配设备地址	初值0=固定优先级；从中止点开始=平等；线数多
集中式	独立请求	每设备一对BR/BG线，排队电路决定	响应最快、优先级灵活、可屏蔽；线数最多，当代标准
分布式	—	无中央仲裁器，各设备把自己的仲裁号发到共享仲裁总线比较	以优先级为基础，不需要中央仲裁器

同步与异步通信（了解）：同步（靠统一时钟）、异步（靠握手应答信号）

 本章与后续章节的关系

- 总线是连接CPU(Ch5)、存储器(Ch3)、I/O(Ch8)的物理基础
- 总线带宽计算与Ch1的性能指标公式一脉相承
- 总线仲裁中的优先级思想→I/O中断优先级(Ch8)

第七章 外围设备

讲了什么：外围设备怎么工作——磁盘怎么读写数据、显示器怎么显示图像。

知识框架

外围设备概述：

- 功能：在计算机和其他机器/用户之间提供联系
- 三类组成：存储介质（保存信息）、驱动装置（移动介质）、控制电路（数据转换）
- 五大类外设：输入设备（键盘/鼠标/扫描仪）、输出设备（显示器/打印机）、外存设备（磁盘/磁带/光盘）、通信设备（网卡/调制解调器）、过程控制设备（A/D、D/A）

● **磁盘存储设备（重点）：**

原理：磁表面存储——磁性材料涂在金属铝/塑料表面作载磁体

优缺点：

- 优点：①容量大位价低 ②介质可重复使用 ③信息可长期保存 ④非破坏性读出
- 缺点：存取速度较慢、机械结构复杂、对环境要求高

磁盘分类（了解）：

- 可移动磁头固定盘片；可移动磁头可换盘片（盘片可脱机）；固定磁头磁盘机（每道一磁头，快但结构复杂）
- 温彻斯特磁盘（温盘）：密封组合式，磁头/盘片/电机一体，防尘好、可靠性高

● **磁盘技术指标（考计算）：**

指标	含义	公式
存储密度	道密度 × 位密度 × 面密度	道/英寸、位/英寸
存储容量	磁盘能存的总字节数	面数 × 道数 × 每道扇区数 × 每扇区字节数
存取时间	找道 + 等待 + 传输	找道时间(平均=最大/3)+等待(旋转一周的一半)+传输
数据传输率 D_r	单位时间传送字节数	$D_r = n \times N$ （n转/秒，N字节/道）

磁盘阵列 RAID（了解）：多磁盘并行工作，提高可靠性和性能（RAID0~RAID5不同级别）

光盘和磁带（了解）：

- 光盘：激光读写，CD/DVD/蓝光，存储密度高
- 磁带：顺序存取，容量大，主要用于备份归档

● **显示设备（重点）：**

概念	含义
分辨率	像素个数（越密越清晰）
灰度级	像素亮暗/颜色层次（位数越多越丰富）
刷新	电子束反复扫描（≥50Hz才不闪烁）
刷新存储器（显存）	存储一帧图像数据

- **显存计算：**
- 显存容量 = 分辨率 × 每像素位数/8 （字节）
- 显存带宽 = 显存容量 × 刷新频率

输入设备（了解）： 键盘（逐行扫描检测按键）、鼠标（光电/机械）

打印设备（了解）： 针式打印机（逐字）、喷墨打印机（逐行）、激光打印机（逐页，速度快质量高）

🔗 **本章与后续章节的关系**

- 磁盘(外存)是Ch3存储层次的最底层
- 外设通过I/O接口(Ch8)与系统总线相连
- 磁盘数据传输率→需要DMA方式(Ch8)才能匹配

第八章 输入/输出系统 ●

讲了什么： CPU怎么跟外设进行数据交换——四种方式的定义、优缺点、怎么用。

知识框架

I/O接口基本概念：

- 接口 = CPU与外设之间的桥梁/转换器
- 内部寄存器（端口）： 命令口（CPU发命令→外设）、状态口（外设状态→CPU读取）、数据口（数据缓冲）
- 两种编址：**统一编址**（I/O端口与内存统一地址，用访存指令访问）、**独立编址**（I/O端口独立地址空间，专用I/O指令）

- I/O接口与外设间的三种传送：无条件传送（极慢速）、异步应答（慢/中速）、同步传送（高速）

● 四种I/O方式：

	程序查询	程序中断	DMA	通道
控制者	CPU循环查	外设主动通知CPU	DMA控制器	通道处理器
数据通路	CPU↔接口↔外设	CPU↔接口↔外设	主存↔外设（不经CPU）	主存↔外设（通道管）
CPU角色	全程参与	响应后处理	仅预处理+后处理	仅数据处理
硬件	最少	较多	多	最多

● 四种方式详细对比：

1. 程序查询方式：

- 定义：CPU反复查外设状态，就绪→传数据，未就绪→循环等
- 优点：最简单、最经济、硬件最少、CPU与外设同步
- 缺点：CPU大量时间空等（查询循环），效率极低
- 用法：主要用于低速外设或CPU不忙时；改进→周期轮流查询多个设备

2. 程序中断方式：

- 定义：外设准备好后主动向CPU发中断请求，CPU暂停主程序执行中断服务程序完成数据交换后返回
- 优点：CPU与外设可并行工作、响应及时、适合实时系统
- 缺点：硬件结构复杂、软件复杂度高、服务开销大（每次需保存/恢复现场）
- 用法：中断响应条件（指令末尾检查+IM=0才响应）、向量中断(硬件产生向量地址)/查询中断(软件查)、中断嵌套(高优先级可打断低优先级)

3. DMA方式：

- 定义：DMA控制器完全接管总线，数据直接在内存和I/O设备间传送，不经过CPU
- 三种传送方式：成组连续传送（停止CPU访存）、周期挪用（单字传送）、透明DMA（交替访存）
- 优点：速度极快、CPU不参与传送
- 缺点：只能简单数据传送、不能判断计算
- 用法：三阶段——预处理(CPU设置参数)→正式传送(DMA控制)→后处理(中断通知CPU)
- DMA控制器类型：选择型（一段时间只为一设备服务，适合高速设备）、多路型（多设备交替服务，适合多慢速设备）

4. 通道方式：

- 定义：通道是具有特殊功能的简化版CPU，有自己的指令和程序专门负责I/O传输控制
- 优点：CPU效率最高（只做数据处理），通道与CPU分时用内存实现并行
- 缺点：硬件代价最大
- I/O系统四级连接：CPU与内存 ↔ 通道 ↔ I/O模块 ↔ 外围设备
- 通道类型：选择通道（连接高速设备，一段时间只为一台服务）、多路通道（数组多路：数据块+交替；字节多路：字节+交替，连接大量低速设备）

通用I/O标准接口（了解即可，不考）：

- SCSI：并行系统级接口，菊花链连8-16台设备，高数据传输率
- IEEE 1394（FireWire）：串行接口，高速(100-400Mb/s)、实时（等步传送）、热插入、体积小

本章与后续章节的关系

- I/O中断机制→CPU(Ch5)需要暂停主程序保存PC+PSW
- DMA的总线接管→需要总线仲裁(Ch6)
- 四种方式越来越"放权"→Ch9并行思想（CPU与I/O并行）

第九章 并行组织与结构 ●

讲了什么：如何让计算机更快——并行性的概念、分类、实现途径、以及多核/多线程/超线程技术。

知识框架

● 并行性概念：

- 同时性：同一时刻同时发生
- 并发性：同一时间间隔内交替发生

● 并行性分类——两个维度：

从处理数据角度：

- 字串位串 → 字串位并（同时处理一个字的所有位）→ 字并位串（同时处理多个字的同一位）→ 全并行（最高级）

从执行程序角度：

- 指令内部并行 → 指令级并行 → 任务级/过程级并行 → 作业/程序级并行

Flynn分类法（按指令流和数据流）：

- **SISD**（单指令流单数据流）：传统单处理机
- **SIMD**（单指令流多数据流）：向量处理机，一条指令对多个数据操作

- **MISD**（多指令流单数据流）：理论模型，从未实现
- **MIMD**（多指令流多数据流）：多处理机和机群，当前主流

● **提升并行性的四种技术途径：**

途径	本质	代表技术
时间重叠	多个过程时间上错开，轮流用同一硬件	流水线（Ch5）
资源重复	重复设置硬件资源	多核处理器、多处理机
时间重叠+资源重复	两者结合	超标量流水线
资源共享	软件实现分时复用硬件	多线程、虚拟机

多处理机系统：

- 耦合度：紧耦合（直接耦合，高通信带宽）vs 松耦合（间接耦合）
- 技术路线：**异构型**（专用处理机各司其职）vs **同构型**（处理机功能相同，任务可随机调度）

并行处理机体系结构层次：

- 超标量处理机/超长指令字(VLIW)处理机：指令级并行
- 多处理机/多计算机/机群：任务级/进程级并行
- 多线程处理机：线程级并行
- 多核处理机（片上多处理机CMP）：多个完整计算核集成在单芯片内

● **三种线程/核心技术：**

技术	核心思想	解决的问题
多线程	CPU同时运行多个硬件线程，一线程等待(Cache缺失)时切换另一线程	屏蔽存储器访问延迟，提高硬件利用率（减少"垂直浪费"和"水平浪费"）
多核	单芯片内集成多个完整的计算核，每个核独立运行	开发线程级/进程级并行→真正提高单芯片性能
超线程	同时多线程(SMT)在Intel产品中的实现，1个物理核模拟2个逻辑核	流水线资源通过复制/分区/共享三种方式复用给两个线程

三者递进关系：多线程（1核多线程）→ 超线程（Intel版SMT）→ 多核（多物理核，每核还可超线程）

🔗 本章与前序章节的关系

- 时间并行(时间重叠)→Ch5流水线是其典型实现
- 空间并行(资源重复)→Ch3多模块交叉存储/双端口存储器
- Flynn分类中的SISD/SIMD→对应Ch5的标量/向量处理
- 并行思想贯穿全书：从ALU位并行(Ch2)→存储层次并行(Ch3)→多发射流水(Ch5)→多总线(Ch6)→多核(Ch9)

附录：🔴 考试重点速查汇总

序号	重点内容	章
1	冯诺依曼结构五大部件+特点	Ch1
2	性能指标计算（CPI/MIPS/T/带宽）	Ch1
3	IEEE 754 浮点数表示与真值计算	Ch2
4	四种机器码转换（原↔反↔补↔移）	Ch2
5	补码加减法与溢出判断（双符号位法）	Ch2
6	SRAM结构+双译码+读写时序	Ch3
7	存储器容量扩充（字长/字数扩展，例3）	Ch3
8	Cache定义+作用+全硬件管理	Ch3
9	指令格式（操作码+地址码，等长/变长）	Ch4
10	七种寻址方式+有效地址计算	Ch4
11	MIPS R4000 R型/I型指令编码	Ch4
12	关键寄存器（PC/IR/AR/DR）+作用	Ch5
13	流水线四级（IF→ID→EX→WB）+时空图	Ch5
14	流水线三种冲突+解决办法	Ch5

15	总线带宽计算（例1）	Ch6
16	波特率与比特率的区别和计算（例2）	Ch6
17	总线仲裁（集中式三种+分布式）	Ch6
18	磁盘技术指标+存储容量+数据传输率计算	Ch7
19	显示器分辨率+灰度级+显存容量计算	Ch7
20	I/O四种方式（定义/优缺点/怎么用）	Ch8
21	并行性概念+分类+四种技术途径	Ch9
22	多线程/多核/超线程概念辨析	Ch9