

1. 下列说法中正确的是_____。
 - A. 任何可以由软件实现的操作也可以由硬件来实现。
 - B. 软件设计完全可以脱离硬件环境的约束进行。
 - C. 在计算机系统的存储层次结构中, 不含磁带机等慢速设备。
 - D. 高级语言不用翻译成机器指令即可执行。
2. 冯·诺伊曼结构的计算机是以_____为中心的。
 - A. 运算器
 - B. 控制器
 - C. 存储器
 - D. 中央处理器
3. 在机器数中, 机器零是_____。
 - A. 上溢出的结果
 - B. 下溢出的结果
 - C. 补码表示的需要
 - D. 以上皆非
4. IEEE754 单精度代码的二进制表示位数是_____。
 - A. 32
 - B. 16
 - C. 64
 - D. 9
5. 一般情况下, 超前进位加法器使用_____器件搭建。
 - A. 半加器
 - B. 全加器
 - C. 乘法器
 - D. 移位寄存器
6. 为了解决多个. ____同时竞争总线____, 必须具有____部件。
 - A. 从设备 带宽 总线轮询
 - B. 主设备 控制权 总线仲裁
 - C. 主设备 带宽 总线仲裁
 - D. 从设备 控制权 总线轮询
7. 关于寻址方式的形式地址下列描述正确的是_____。
 - A. 形式地址就是实际地址。
 - B. 形式地址一般指向存放实际地址的空间。
 - C. 每种寻址方式都需要形式地址。
 - D. 立即寻址中的形式地址通常是寄存器地址。
8. CPU 中 IR 单元的位数通常等于_____。
 - A. 存储器地址线位数
 - B. 机器字长
 - C. 指令字长
 - D. CPU 管脚数
9. 某计算机字长 32 位, 其存储容量为 4MB, 若按半字编址, 它的寻址范围是_____。
 - A. 4MB
 - B. 2MB
 - C. 2M
 - D. 1M
10. CPU 执行一道程序时, Cache 完成存取的次数为 3800 次, 主存完成存取的次数为 200 次, 已知 cache 存取周期为 50ns, 主存为 250ns, 该 Cache 系统的效率为_____。
 - A. 94.3%
 - B. 83.3%
 - C. 74.3%
 - D. 63.3%

11. 与具有 n 个并行部件的处理器相比, 一个 n 段流水处理器_____。

- A. 具备同等的吞吐能力
B. 具备近似的吞吐能力
C. 吞吐能力大于前者的吞吐能力
D. 吞吐能力完全等于前者的吞吐能力

12. 在 CPU 中跟踪指令后继地址的寄存器是_____。

- A. AR B. IR C. MAR D. PC

13. 微程序控制器中，机器指令与微指令的关系描述不正确的是_____。

- A. 一条机器指令可以由一条微指令来执行。
- B. 一条机器指令可以由一段用微指令编成的微程序来解释执行。
- C. 机器指令的数量与微指令的数量不存在固定的比例关系。
- D. 一条微指令可以由若干条机器指令组成。

14. CRT 的分辨率是 1024×256 像素，像素的颜色数为 256，则刷新存储器的容量是 _____。

- A. 512KB B. 1MB C. 256KB D. 2MB

15. 不属于常见的磁记录编码方式的是_____。

- A. AM B. FM C. PM D. MFM

16. DMA 控制传送方式是在_____之间建立直接的数据通路。

- A. CPU 与外设 B. 外设与外设 C. CPU 与主存 D. 主存与外设

17. 下列各种情况中，通常不采用异步传输方式通信的是_____。

- A. I/O 接口与 CPU 交换信息
B. I/O 接口与外设交换信息
C. 主存与总线接口交换信息
D. 外设与外设交换信息

18. 计算机操作的最长时间单位是_____。

- A. 时钟周期 B. 指令周期 C. CPU 周期 D. 总线周期

19. 中断隐指令是_____。

- A. 中断指令系统中没有的微指令
- B. 由硬件自动完成的一条指令
- C. 在一个总线周期里完成全部操作的中断命令
- D. 所有隐含地址码的指令

20. 对补码表示数的算术移位，如下描述正确的是_____。

- A. 符号位参与移位，右移时其左端空出的位补“0”
- B. 符号位不参与移位，右移时其左端空出的位补“0”
- C. 符号位参与移位，右移时其左端空出的位补“符号位”
- D. 符号位不参与移位，右移时其左端空出的位补“符号位”

二 、(本题共 14 分)

已知 $X=0.1011$ ， $Y=-0.1101$ ，利用 Booth 算法求 $[X \times Y]$ 补，并说明 Booth 算法的特点。

三、设某计算机系统主存容量 16M 字节，Cache 的容量为 8K 字节，数据块大小为 8 个字，每个字 32 位，设计一个四路组相联的 Cache 组织。

(1) 画出主存地址字段中各段的位数；

(2) 设 Cache 初始为完全空白，CPU 依次从主存第 0, 1, ..., 99 单元读出 100 个字，并重复上述操作 10 次，命中率应当是多少；假设主存每次读出一个字；

(3) 若 Cache 的速度是主存速度的 5 倍，有无 Cache 情况下速度比是多少？

四、假设指令流水线分为取指令（IF）、指令译码（ID）、取操作数（OF）、执行指令（IE）和结果写回（WB）五个处理时间均为 Δt 的过程段，假设有 10 条连续进入该流水线。要求：

- (1) 以 10 条指令为例画出该流水线的时空图，说明完成 10 条指令所需时间，并说明流水线的建立和排空时间段；
- (2) 分别求出该流水线的加速比；
- (3) 假设每段所需的处理时间 Δt 为 100ns，分别求该流水线的实际吞吐率。
- (4) 请写出可能导致流水线堵塞的三方面原因。

五、CPU 的地址总线 16 根 (A15—A0, A0 是低位), 双向数据总线 16 根 (D15—D0), 控制总线中与主存有关的信号有 MREQ (允许访存, 低电平有效), R/W (高电平读命令, 低电平写命令)。主存地址空间分配如下: 0—8191 为系统程序区, 由 EPROM 芯片组成, 从 8192 起一共 32K 地址空间为用户程序区, 最后 (最大地址) 4K 地址空间为系统程序工作区。上述地址为十进制, 按字编址。现有如下芯片:

EPROM : 8K×16 位 (控制端仅有 CS), 16 位×8 位

SRAM : 16K×1 位, 2K×8 位, 4K×16 位, 8K×16 位

请从上述芯片中选择芯片设计该计算机的主存储器, 画出主存地址分布图、逻辑框图, 并画出片选逻辑 (可自选相关器件)。