EM78P163N

8位

OTP微控制器

产品规格书

版本1.6

义隆电子股份有限公司 2010.02

本文内容是由英文规格书翻译而来,目的是为了您的阅读更加方便。它无法跟随原稿的更新,文中可能存在翻译上的错误,请您参考英文规格书以获得更准确的信息。



商标告知:

IBM 为一个注册商标, PS/2 是 IBM 的商标之 1.。

Windows 是微软公司的商标。

ELAN 和 ELAN 标志 是义隆电子股份有限公司的商标。

版权所有 © 2008~2010 义隆电子股份有限公司

所有权利保留

台湾印制

本规格书内容如有变动恕不另作通知。关于该规格书的准确性、适当性或者完整性,义隆电子股份有限公司不承担任何责任。 义隆电子股份有限公司不承诺对本规格书之内容及信息有更新及校正之义务。 本规格书的内容及信息将为符合确认之指示而变更。

在任何情况下,义隆电子股份有限公司对本规格书中的信息或内容的错误、遗漏,或者其它不准确性不承担任何责任。由于使用本规格书中的信息或内容而导致的直接,间接,特别附随的或结果的损害, 义隆电子股份有限公司没有义务负责。

本规格书中提到的软件(如果有),都是依据授权或保密合约所合法提供的,并且只能在这些合约的许可条件下使用或者复制。

义隆电子股份有限公司的产品不是专门设计来应用于生命维持的用具,装置或者系统。 义隆电子股份有限公司的产品不支持而且禁止在这些方面的应用。

未经义隆电子股份有限公司书面同意,任何个人或公司不得以任何形式或方式对本规格书的内容之任一部分进行复制或传输。



义隆电子股份有限公司

总公司:

地址:台湾新竹科学园区 创新一路 12号 电话:+886 3 563-9977 传真:+886 3 563-9966 http://www.emc.com.tw

香港分公司:

义隆电子(香港)有限公司 九龙观塘巧明街 95 号世达中心 19 楼 A 室

电话: +852 2723-3376 传真: +852 2723-7780 elanhk@emc.com.hk

USA:

Elan Information Technology Group (USA)

P.O. Box 601 Cupertino, CA 95015 USA

Tel: +1 408 366-8225 Fax:+1 408 366-8225

Korea:

Elan Korea Electronics Company, Ltd.

301 Dong-A Building 632 Kojan-Dong, Namdong-ku Incheon City, KOREA Tel: +82 32 814-7730

Tel: +82 32 814-7730 Fax:+82 32 813-7730

深圳分公司:

义隆电子 (深圳) 有限公司

地址:深圳市高新技术产业园南区 高新南一道国微大厦 **3F**

邮编: 518057

电话: +86 755 2601-0565 传真: +86 755 2601-0500

上海分公司:

义隆电子(上海)有限公司 地址,上海浦东张江宫科技员

地址:上海浦东张江高科技园 区碧波路 572 弄 115 号 23 号楼

邮编: 201203

电话: +86 21 5080-3866 传真: +86 21 5080-4600



目录

1	综述			. 1
2	产品	特性		. 1
3	引脚	分配		. 2
4	引脚:	描述		. 2
5	功能	描述		. 3
	5.1	操作寄	存器	. 4
		5.1.1	R0 (间接寻址寄存器)	4
		5.1.2	R1 (定时/计数器)	4
		5.1.3	R2 (程序计数器) 和推栈	4
		5.1.4	R3 (状态寄存器)	
		5.1.5	R4 (RAM 选择寄存器)	6
		5.1.6	R5 (Port 5)	6
		5.1.7	R6 (Port 6)	6
		5.1.8	R7 (TBLP:查表指针寄存器)	6
		5.1.9	R8 (TBHP: 查表寄存器)	6
		5.1.10	R9 (未使用)	7
			RA (PWMCON: PWM 控制寄存器)	
		5.1.12	RB (CMPCON I:比较器控制寄存器 1)	7
		5.1.13	RC (CMPCON II:比较器控制寄存器 2)	8
			RD (系统控制寄存器)	
		5.1.15	RE (WUCR:唤醒控制寄存器)	10
			RF (中断状态寄存器)	
		5.1.17	R10 ~ R3F	10
	5.2	特殊功	能寄存器	11
		5.2.1	A (累加器)	11
		5.2.2	CONT (控制寄存器)	11
		5.2.3	IOC5 (I/O 端口控制寄存器)	12
		5.2.4	IOC6 (I/O 端口控制寄存器)	12
		5.2.5	IOC7 (TMRH: PWM 定时器的高位字节)	12
		5.2.6	IOC8 (TMRL: PWM 定时器低位字节)	12
		5.2.7	IOC9 (PRDL: PWM 工作周期低位字节)	13
		5.2.8	IOCA (DTL: PWM 占空比低字节)	13
		5.2.9	IOCB (下拉控制寄存器)	13
		5.2.10	IOCC (漏极开路控制寄存器)	13
		5.2.11	IOCD (上拉控制寄存器)	14
		5.2.12	IOCE (WDT 控制寄存器)	14
		5.2.13	IOCF 中断屏蔽寄存器)	15
	5.3	TCC/W	/DT & 预分频器	16
	5.4	I/O 端口	□	17



5.5	复位和	口唤醒	20
	5.5.1	复位	20
	5.5.2	唤醒和中断	22
	5.5.3	/RESET 配置	28
	5.5.4	状态寄存器的 RST,T 和 P 的状态	28
5.6	中断		29
5.7	PWM	(脉宽调制)	31
	5.7.1	概述	31
	5.7.2	递增定时计数器(TMRX: TMRH/TMRL)	31
	5.7.3	PWM 时间周期 (PRDX: TMRH/PRDL)	31
	5.7.4	PWM 占空比 (DTX: TMRH/DTL)	32
	5.7.5	比较器	32
	5.7.6	PWM 软件编程设计步骤	32
5.8	定时器	Z	33
	5.8.1	概述	33
	5.8.2	功能描述	33
	5.8.3	编程相关寄存器	33
5.8.3	.1 TI	MR 相关控制寄存器	
	5.8.4	定时器编程设计步骤	33
5.9	比较器	2	34
	5.9.1	外部参考信号	34
	5.9.2	比较器输出	34
	5.9.3	比较器中断	35
	5.9.4	从休眠模式唤醒	35
5.10	振荡器	Z	36
	5.10.1	振荡器模式	36
	5.10.2	! 晶体振荡器/陶瓷谐振器 (晶体)	36
	5.10.3	5 外部 RC 振荡模式	37
	5.10.4	· 内部 RC 振荡模式	38
5.11	上电探	译讨	39
	5.11.1	外部上电复位电路	40
	5.11.2	残留电压保护	40
5.12	代码进	也项寄存器	41
	5.12.1	代码选项寄存器(Word 0)	41
	5.12.2	? 代码选项寄存器 (Word 1)	43
	5.12.3	5 用户 ID 寄存器 (Word 2)	44
5.13	指令集		44
		3 气 特 性	48

6 7

Contents	
50	
50	
51	
63	

P			
	7.2	比较器特性	50
	7.3	交流电气特性	50
	7.4	特性	51
8	时序	图	63
		<u>附录</u>	
Α	封装	类型	64
В	封装	信息	65
С	品质	保证与可靠性	69
	C.1	地址缺陷检测	69



修订本规格书历史

文件版本	修订描述	日期
1.0	初始版本	2008/07/09
1.1	修改代码选项的一些描述	2008/08/11
1.2	增加寄存器 RC 的 Bit-7 描述	2008/12/09
1.3	修改 DC 直流电气特性	2009/03/24
1.4	修改工作电压范围	2009/08/10
1.5	增加了 P51~P54 IOH 直流电气特性	2010/01/29
1.6	修改了一些描述上的错误 修改了引脚描述的格式 修改了参数	2010/02/10



1 综述

EM78P163N 是采用低功耗高速 CMOS 工艺设计开发的 8 位微控制器。它的内部有一个 1024*13 位一次性可编程只读存储器(OTP-ROM)。它提供 3 个保护位用于防止用户在 OTP-ROM 中的程序被读取,同时拥有几个代码选项位以满足用户定置代码选项的需要。

利用其 OTP-ROM 特性,EM78P163N 可使用户方便的开发和校验程序并可使用义隆烧录器很容易的烧录自己的程序。

2 产品特性

- CPU 配置
 - 1K×13 位片内 ROM
 - 48×8 位片内寄存器(SRAM, 通用寄存器)
 - 5级推栈用于子程序嵌套
 - 小于 1.5mA @5V/IRC 4 MHz
 - 典型值 15 μA@ 3V/32kHz
 - 典型值 1 μA,@休眠模式
 - 3级可编程电压复位 (LVR):
 4.0V, 3.3V 2.4V
 - 上电复位 (POR): 1.8V
- I/O端口配置
 - 2组双向 I/O端口: P5, P6
 - 唤醒端口: P6
 - 7个可编程下拉 I/O 引脚
 - 7个可编程上拉 I/O 引脚
 - 7个可编程开漏级 I/O 引脚
 - 外部中断 t: P60
- 工作电压范围:

工作电压: 2.1V~5.5V @ 0°C ~70°C (商业级) 工作电压: 2.3V~5.5V at -40°C ~85°C (工业级)

- 工作频率范围 (基于2个时钟周期):
 - 晶体模式:

DC~20MHz/2clks @ 5V

DC~8MHz/2clks @ 3V

DC~4MHz/2clks @ 2.1V

• ERC 模式:

DC~16 MHz/2clks @ 4.5V

DC~12 MHz/2clks @ 4V

DC~4MHz/2clks @ 2.1V

内部 IRC 漂移率:

(Ta=25°C, VDD=5V \pm 5%, VSS=0V)

	漂移率							
IRC 频率	温度 (-40℃~85℃)	电压 (2.0V~5.5V)	制程	总计				
455kHz	± 5%	± 5%	± 3%	± 13%				
4 MHz	± 5%	± 5%	± 3%	± 13%				
8 MHz	± 5%	± 5%	± 3%	± 13%				
16 MHz	± 6%	± 5%	± 3%	± 14%				

■ 外围配置

- 8 位实时时钟/计数器 (TCC),可编程选择其信号源、触发 边沿,溢出产生中断
- 1个比较器(输入电压范围在 0.5V~4.5V 时典型补偿电压为 10 mV) Cin+内部 Vref 值选择和 4 个 Cin-通道可选.
- 1个10位分辨率的脉宽调制 PWM
- 高抗 EFT
- 省电模式 (休眠模式)
- 5个中断源:
 - TCC 溢出中断
 - 输入端口状态改变中断(可使微控制器从休眠模式唤醒)
 - 外部中断
 - PWM 周期匹配中断
 - 比较器输出变化中断
- 其他特性
 - 可编程预分频器设定振荡器起振时间
 - 具备一个保护寄存器以防止 OTP ROM 中的程序代码被窃取
 - 具备一个配置寄存器以满足用户需求
 - 一个指令周期包含2个时钟周期
 - TBRD 指令
- 封装类型:

14 引脚 DIP 300mil : EM78P163ND14J
 14 引脚 SOP 150mil : EM78P163NSO14J
 16 引脚 DIP 300mil : EM78P163ND16J
 16 引脚 SOP 150mil : EM78P163NSO16J

注: 绿色产品不包含有害物质.



3 引脚分配




图 3-1 EM78P163ND16/SO16

图 3-2 EM78P163ND14/SO14

4 引脚描述

名称	功能	输入类型	 输出类型	描述
VDD	VDD	电源		电源
VSS	VSS	电源		地
P50/CinD-	P50	ST	CMOS	通用 I/O 引脚,可以通过软件设置下拉通用 I/O 引脚,可以通过软件设置下拉
	CinD-	AN		比较器D的负端
P51	P51	ST	CMOS	通用 I/O 引脚,可以通过软件设置下拉
P52	P52	ST	CMOS	通用 I/O 引脚,可以通过软件设置下拉
P53	P53	ST	CMOS	通用 I/O 引脚,可以通过软件设置下拉
P54	P54	ST	CMOS	通用 I/O 引脚
P55	P55	ST	CMOS	通用 I/O 引脚
P60//INT/CO	P60	ST	CMOS	通用 I/O 引脚,可以通过软件设置下拉,上拉,开漏,引脚状态改变唤醒
P60//INT/CO	/INT	ST		外部中断引脚
	СО		CMOS	比较器的输出
P61/PWM/Cin+	P61	ST	CMOS	通用 I/O 引脚,可以通过软件设置下拉,上拉,开漏,引脚状态改变唤醒
FO 1/F VVIVI/CII1+	PWM			PWM 输出
	PWM Cin+ AN			比较器的正端
P62/TCC/CinA-	P62	ST	CMOS	通用 I/O 引脚,可以通过软件设置下拉,上拉,开漏,引脚状态改变唤醒
F02/TCC/CITIA-	TCC	ST		TCC 时钟输入
	CinA-	AN		比较器的负端
P63//RST	P63	ST	CMOS	通用 I/O 引脚
1 03//1301	/RST	ST		内部上拉复位脚
P64/OSCO	P64	ST	CMOS	通用 I/O 引脚,可以通过软件设置下拉,上拉,开漏,引脚状态改变唤醒
	OSCO		XTAL	晶体/谐振器时钟输出
P65/OSCI	P65	ST	CMOS	通用 I/O 引脚,可以通过软件设置下拉,上拉,开漏,引脚状态改变唤醒
	OSCI	XTAL		晶体/谐振器时钟输入



名称	功能	输入类型	输出类型	描述
P66/CinB-	P66	ST	1 (10/1/15	通用 I/O 引脚,可以通过软件设置下拉,上拉,开漏,引脚状态改变唤醒
	CinB-	AN		比较器的负端
P67/CinC-	P67	ST	(1(/() \	通用 I/O 引脚,可以通过软件设置下拉,上拉,开漏,引脚状态改变唤醒
	CinC-	AN		比较器的负端

5 功能描述




图 5-1功能方框图



5.1 操作寄存器

5.1.1 R0 (间接寻址寄存器)

R0 并非实际存在的寄存器。它的主要功能是作为间接寻址指针。任何以R0为指针的指令实际上是对RAM选择寄存器R4所指的数据进行操作。

5.1.2 R1 (定时/计数器)

- 由TCC引脚的外部信号边沿或内部指令周期时钟触发增1。
- 引起TCC触发的外部信号的脉宽必须大于一条指令的时间。
- 导致计数器进行加1计数的信号由寄存器CONT的第4位和第5位设定。
- 和其他寄存器一样可读写。

5.1.3 R2 (程序计数器) 和推栈

■ 根据具体的器件类型,R2和硬件堆栈为10位宽。图中描绘了相关结构图。




图 5-2 程序计数器结构图

- 生成1024×13 位程序指令代码的片内ROM地址。一个程序页为1024字长。
- 复位条件下, R2所有位均清"0"。
- "JMP"指令直接加载程序计数器的低10位。因此, "JMP" 允许PC跳转到一个程序页的任何位置。
- "CALL"指令首先加载PC的低10位,然后将PC+1推入堆栈。因此,子程序的入口地 址可位于一个程序页的任何位置。
- "RET" ("RETL k", "RETI") 加载栈顶值到程序计数器中。
- "ADD R2.A"允许将'A'寄存器的值加到当前PC, PC的第9位和第10位将依次增加。
- "MOV R2, A"允许从A寄存器中加载一个地址值到PC的低8位,PC的第9位和第10位保持不变。



- 除了. "ADD R2,A",指令,任何向R2写入的指令(例如"MOV R2,A", "BC R2,6",等)将会使PC的第9位和第10位(A8~A9)保持不变。
- 所有指令均是单指令周期指令(fclk/2 或 fclk/4),但会改变R2寄存器内容的指令除外,这些指令的执行需要一个或多个指令周期。
- 数据存储配置如下所示:

地址	R	页寄存器		IOC 页寄存器
00	R0			
01	R1	(TCC)	CONT	(控制寄存器)
02	R2	(PC)		
03	R3	(状态寄存器)		
04	R4	(RSR)		
05	R5	(端口 5)	IOC5	(I/O 端口控制寄存器)
06	R6	(端口 6)	IOC6	(I/O 端口控制寄存器)
07	R7 (TBLP:	查表寄存器)	IOC7	(TMRH: PWM 定时器)
08	R8 (TBHP:	查表寄存器)	IOC8	(TIMEL: PWM 定时器)
09	R9 (选项控制	刊位)	IOC9	(PRDL: PWM 周期)
0A	RA (PWM 掐	图制寄存器)	IOCA	(DTL: PWM 占空比)
0B	RB (比较器挡	控制寄存器 1)	IOCB	(下拉控制寄存器)
0C	RC (比较器挡	控制寄存器 2)	IOCC	(漏极开路控制寄存器)
0D	RD (系统控制	削寄存器)	IOCD	(上拉控制寄存器)
0E	RE (唤醒控制	寄存器	IOCE	(WDT 控制寄存器)
0F	RF (中断状态	寄存器)	IOCF	(中断屏蔽寄存器)
10 :	Ĭ	且用寄存器		
3F				

5.1.4 R3 (状态寄存器)

Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
RST	GP1	GP0	Т	Р	Z	DC	C

Bit 7 (RST): 复位类型标志位 (只读)

0: 其它复位类型引发唤醒时复位为0。

1: 引脚状态改变引发控制器从休眠模式唤醒时置1。

Bits 6~5 (GP1~0): 通用读/写位.

Bit 4 (T): 时间溢出标志位

上电或执行"WDTC"和"SLEP"指令时置"1",WDT溢出时为"0"。



Bit 3 (P): 省电标志位

上电或执行"WDTC"指令时置"1",执行"SLEP"指令时复位为"0"

注意 第4位和第3位(T 和 P) 只读

Bit 2 (Z): 零标志位

当算术或逻辑运算的结果为0时置"1"。

Bit 1 (DC): 辅助进位标志位

Bit 0 (C): 进位标志位

5.1.5 R4 (RAM 选择寄存器)

Bits 7~6为通用读/写位。详见数据存储器配置图

Bits 5~0在间接寻址模式下,用于选择寄存器(地址:10~3F)

5.1.6 R5 (Port 5)

Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
0	0	P55	P54	P53	P52	P51	P50

Bits 7~6 (未使用): 未使用, 一直为0

Bits 5~0 (P55~P50): I/O 端口数据,用户可以通过寄存器IOC5定义每一位的输入/输出。

5.1.7 R6 (Port 6)

Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
P67	P66	P65	P64	P63	P62	P61	P60

Bits 7~0 (P67~P60): I/O 端口数据寄存器,用户可以通过寄存器IOC6定义每一位的输入/输出。

5.1.8 R7 (TBLP: 查表指针寄存器)

Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
TBA7	TBA6	TBA5	TBA4	TBA3	TBA2	TBA1	TBA0

Bits 7~0 (TBA7~TBA0): 查表指针地址bit7~bit0.

5.1.9 R8 (TBHP: <u>查表寄存器</u>)

E	3it 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
H	HLB	0	0	0	0	0	TBA9	TBA8

Bit 7 (HLB):取机器码的高5位或者低8位

0: 机器码的低8位.

1: 机器码的高5位

Bits 6~2 (未使用): 未使用, 一直为0



Bits 1~0 (TBA9~TBA8): 查表指针地址bit9~bit8.

5.1.10 R9 (未使用)

5.1.11 RA (PWMCON: PWM 控制寄存器)

Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
0	0	0	PWME	TEN	TP2	TP1	TP0

Bits 7~5 (未使用): 未使用, 一直为0

Bit 4 (PWME): PWM使能位

0: PWM 关闭(默认值), 其关联引脚为P61功能。

1: PWM 开启,其关联引脚自动设为输出。

	注意	
P61/PWM/Cin+	- 引脚功能的优。	先级如下:
P6 ⁻	1/CO/PWM 优势	
高	中	低
Cin+	PWM	P61

Bit 3 (TEN): TMR 使能标志位

0: TMR 禁止 (默认值)

1: TMR 使能

Bits 2~0 (TP2 ~ TP0): TMR 时钟预分频比选择位

TP2	TP1	TP0	预分频比
0	0	0	1:1 (默认)
0	0	1	1:2
0	1	0	1:4
0	1	1	1:8
1	0	0	1:16
1	0	1	1:64
1	1	0	1:128
1	1	1	1:256

5.1.12 RB (CMPCON I: 比较器控制寄存器1)

Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
ACOS1	ACOS0	BCOS1	BCOS0	CCOS1	CCOS0	DCOS1	DCOS0

Bits 7~0 (XCOS1~XCOS0): 比较器选择位

XCOS1	XCOS0	功能描述
0	0	比较器未使用。P50, P60, P61, P62, P66, 和 P67 的功能为普通 I/O 引
1	1	脚。
0	1	比较器开启, P60 为 I/O 引脚 *1
1	0	比较器开启, P60 为比较器输出引脚 (CO) *1



*1: 对于 Cin+ 和 Cin- 的定义,可参见 RC控制寄存器。



5.1.13 RC (CMPCON II : 比较器控制寄存器2)

Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
CRS	CIRL2	CIRL1	CIRL0	CPOUT	COE	CRCS1	CRCS0

Bit 7 (CRS): 比较器参考电压源选择位。当比较器禁能时,此标志位被置0.

0: 不使用内部参考电压, CIN+外部电压源 (默认值). 比较器禁能时, P61/PWM/CIN+ 引脚为I/O口功能.

1:使用内部参考电压,P61/PWM/CIN+引脚为I/O口功能.

Bits 6~4 (CIRL2~CIRL0): I比较器内部参考电压值

CIRL2	CIRL1	CIRL0	电压值 (V)
0	0	0	0.1VDD
0	0	1	0.15VDD
0	1	0	0.2VDD
0	1	1	0.3VDD
1	0	0	0.4VDD
1	0	1	0.45VDD
1	1	0	0.5VDD
1	1	1	0.6VDD

Bit 3 (CPOUT): 比较器输出结果

Bit 2 (COE): 比较器使能位 (此位为1时RB的设置有效)

0:比较器禁止(默认值)

1:比较器使能

Bits 1~0 (CRCS1~CRCS0): 比较器 CIN- 通道选择

CRCS1	CRCS0	功能
0	0	P62/TCC/CinA- 做为 CinA-引脚 (默认)
0	1	P66/CinB- 做为 CinB- 引脚
1	0	P67/CinC- 做为 CinC- 引脚
1	1	P50/CinD- i 做为 CinD- 引脚





5.1.14 RD (系统控制寄存器)

Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
TIMERSC	CPUS	IDLE	0	0	0	0	0

Bit 7 (TIMERSC): TCC, TMR 时钟源选择位

0: 选择Fs, 副频为WDT内部RC振荡的基频。

1: 选择Fm, 主频 时钟源

Bit 6 (CPUS): CPU 振荡器时钟源选择位

0: 副频 (fs)

1: 主频(fosc)

当CPUS=0, CPU 振荡器选择副频做为时钟源, 主频停止振荡。

Bit 5 (IDLE): 空闲模式选择位.

0: IDLE="0"+SLEP指令 → 休眠模式

1: IDLE="1"+SLEP指令 → 空闲模式

■ CPU 工作模式




图 5-3 CPU 工作模式

Bits 4~0 (未使用): 未使用,一直为0。



5.1.15 RE (WUCR:唤醒控制寄存器)

Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
0	0	0	0	0	CMPWE	ICWE	0

Bits 7~3 (未使用): 未使用, 一直为0 Bit 2 (CMPWE): 比较器唤醒使能位

> **0**: 比较器唤醒禁能 **1**: 比较器唤醒使能

当开启比较器输出状态改变中断功能或从休眠模式中唤醒功能时,标志位 CMPWE必须置位。

Bit 1 (ICWE): Port 6输入状态改变唤醒使能位

0:禁止Port 6输入状态改变唤醒功能

1:开启Port 6输入状态改变唤醒功能

当开启Port6输入状态改变中断功能或从休眠模式中唤醒功能时,标志位 ICWE 必须置位。

Bit 0 (未使用): 未使用, 一直为0.

5.1.16 RF (中断状态寄存器)

Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
0	0	0	PWMIF	CMPIF	EXIF	ICIF	TCIF

"1"表示中断请求

"0" 表示没有中断发生

Bits 7~5 (未使用): 未使用,一直为0.

Bit 4 (PWMIF): PWM (脉宽调制)中断标志位. 当到达所设定的持续时间时置位,由软件 清零。

Bit 3 (CMPIF):比较器中断标志位。当比较器输出改变时置位,由软件清零。

Bit 2 (EXIF):外部中断标志位。/INT引脚输入信号的下降沿触发,由软件清零。

Bit 1 (ICIF): Port 6输入状态改变中断标志位。由软件清零。

Bit 0 (TCIF): TCC 溢出中断标志位。TCC溢出时置位,由软件清零。

- RF 可以由软件清零但是不能置位。
- IOCF为中断屏蔽寄存器。
- RF的读取值是寄存器IOCF和 RF 逻辑与的结果。

5.1.17 R10 ~ R3F

■ 通用8位寄存器



5.2 特殊功能寄存器

5.2.1 A (累加器)

内部数据传输或指令操作数通常暂时存储在A中,A是一个不可寻址的寄存器。

5.2.2 CONT (控制寄存器)

Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
INTE	INT	TS	TE	PSTE	PST2	PST1	PST0

Bit 7 (INTE): INT 中断信号边沿选择位

0: INT引脚输入信号上升沿发生中断

1: INT引脚输入信号下降沿发生中断

Bit 6 (INT): 中断使能位

0: 被DISI或硬件中断屏蔽

1:被ENI/RETI指令使能

Bit 5 (TS): TCC 信号源选择位

0: 内部指令周期时钟, P62为双向I/O引脚。

1: TCC引脚的跳变信号



Bit 4 (TE): TCC 信号边沿选择位

0: TCC引脚信号由低变到高时增1

1: TCC引脚信号由高变到低时增1

Bit 3 (PSTE): TCC预分频器使能位

0: 预分频器禁止。 TCC预分比为 1:1.

1: 预分频器使能。 TCC预分比由Bit 2~Bit 0选择.

Bits 2~0 (PST2~PST0): TCC 预分频比选择位



PST2	PST1	PST0	TCC 预分频比
0	0	0	1:2
0	0	1	1:4
0	1	0	1:8
0	1	1	1:16
1	0	0	1:32
1	0	1	1:64
1	1	0	1:128
1	1	1	1:256

5.2.3 IOC5 (I/O 端口控制寄存器)

Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
-	-	IOC55	IOC54	IOC53	IOC52	IOC51	IOC50

Bits 7~6 (未使用): 未使用

Bits 5~0 (IOC55~IOC50): I/O 口方向控制寄存器

0: 对应的I/O 引脚设为输出

1:对应的I/O引脚为输入高阻抗

5.2.4 IOC6 (I/O 端口控制寄存器)

Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
IOC67	IOC66	IOC65	IOC64	IOC63	IOC62	IOC61	IOC60

Bits 7~0 (IOC67~IOC60): I/O 口方向控制寄存器

0: 对应的I/O 引脚设为输出

1: 对应的I/O引脚为输入高阻抗

5.2.5 IOC7 (TMRH: PWM定时器的高位字节)

Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
0	0	TMR[9]	TMR[8]	PRD[9]	PRD[8]	DT[9]	DT[8]

Bits 7~6 (未使用): 未使用,一直为0.

Bits 5~4 (TMR[9]~TMR[8]): PWM定时器的高位,只读.

Bits 3~2 (PRD[9]~PRD[8]): PWM时间周期的高位.

Bits 1~0 (DT[9]~DT[8]): PWM占空比高位.

5.2.6 IOC8 (TMRL: PWM定时器低位字节)

Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
TMR[7]	TMR[6]	TMR[5]	TMR[4]	TMR[3]	TMR[2]	TMR[1]	TMR[0]

IOC8 的内容只读.



5.2.7 IOC9 (PRDL: PWM 工作周期低位字节)

Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
PRD[7]	PRD[6]	PRD[5]	PRD[4]	PRD[3]	PRD[2]	PRD[1]	PRD[0]

寄存器IOC9用来设定PWM周期或频率,最高两位Bit-9和Bit-8对应寄存器IOC7的Bit-3和Bit-2.

5.2.8 IOCA (DTL: PWM占空比低字节)

Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
DT[7]	DT[6]	DT[5]	DT[4]	DT[3]	DT[2]	DT[1]	DT[0]

根据寄存器值设定PWM高电平保持时间直到与TMR相匹配。

5.2.9 IOCB (下拉控制寄存器)

Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
0	/PD62	/PD61	/PD60	/PD53	/PD52	/PD51	/PD50

Bit 7 (未使用): 未使用,一直为0.

Bit 6 (/PD62): P62引脚的下拉使能控制位

0: 使能内部下拉

1: 禁止内部下拉

Bit 5 (/PD61): P61引脚下拉使能控制位

Bit 4 (/PD60): P60引脚下拉使能控制位

Bit 3 (/PD53): P53 引脚下拉使能控制位

Bit 2 (/PD52): P52引脚下拉使能控制位

Bit 1 (/PD51): P51引脚下拉使能控制位

Bit 0 (/PD50): P50引脚下拉使能控制位

寄存器 IOCB 可读/写.

5.2.10 IOCC (漏极开路控制寄存器)

Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
OD67	OD66	OD65	OD64	0	OD62	OD61	OD60

Bit 7 (OD67): P67 引脚漏极开路使能控制位.

0: 禁止漏极开路输出

1: 使能漏极开路输出

Bit 6 (OD66): P66引脚漏极开路使能控制位.

Bit 5 (OD65): P65引脚漏极开路使能控制位.



Bit 4 (OD64): P64引脚漏极开路使能控制位.

Bit 3 (未使用): 未使用, 一直为0.

Bit 2 (OD62): P62引脚漏极开路使能控制位.

Bit 1 (OD61): P61引脚漏极开路使能控制位.

Bit 0 (OD60): P60引脚漏极开路使能控制位.

寄存器 IOCC 可读/写.

5.2.11 IOCD (上拉控制寄存器)

Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
/PH67	/PH66	/PH65	/PH64	0	/PH62	/PH61	/PH60

Bit 7 (/PH67): P67 引脚上拉使能控制位.

0: 使能内部上拉

1:禁止内部上拉

Bit 6 (/PH66): P66引脚上拉使能控制位.

Bit 5 (/PH65): P65引脚上拉使能控制位.

Bit 4 (/PH64): P64引脚上拉使能控制位.

Bit 3 (未使用): 未使用,一直为0.

Bit 2 (/PH62): P62引脚上拉使能控制位.

Bit 1 (/PH61): P61引脚上拉使能控制位.

Bit 0 (/PH60): P60引脚上拉使能控制位.

寄存器 IOCD 可读/写.

5.2.12 IOCE (WDT 控制寄存器)

Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
WDTE	EIS	PSWE	PSW2	PSW1	PSW0	0	0

Bit 7 (WDTE): 看门狗定时器使能控制位

0: 禁止WDT

1: 使能 WDT

WDTE 可读/写.

Bit 6 (EIS): P60 (/INT) 引脚功能定义寄存器

0: P60, 普通 I/O 引脚

1: /INT, 外部中断引脚。此时, P60的方向控制位(寄存器IOC6的Bit-0) 必须置"1"



注意

- 当EIS 为"0" 时,/INT被屏蔽。EIS为"1,"时,INT引脚的状态可以通过读Port6(R6) 寄存器获知。可参考章节6.4 (I/O 端口)图6-5 (P60 (/INT)I/O端口和I/O 控制寄存器电 路)
- EIS 可读/写.

Bit 5 (PSWE): WDT预分频比使能控制位

0: 预分频器禁止. WDT 预分比 1:1

1: 预分频器使能. WDT预分比由Bit 4~Bit 2选择.

Bits 4~2 (PSW2~PSW0): WDT 预分频比选择位.

PSW2	PSW1	PSW0	WDT 分频比
0	0	0	1:2
0	0	1	1:4
0	1	0	1:8
0	1	1	1:16
1	0	0	1:32
1	0	1	1:64
1	1	0	1:128
1	1	1	1:256

Bits 1~0: 未使用,一直为0

5.2.13 IOCF 中断屏蔽寄存器)

Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
0	0	0	PWMIE	CMPIE	EXIE	ICIE	TCIE

Bits 7~5: 未使用, 一直为0

Bit 4 (PWMIE): PWMIF中断使能位

0: 禁止PWM中断

1: 使能PWM 中断

Bit 3 (CMPIE): CMPIF 中断使能位

0: 禁止CMPIF 中断

1: 使能CMPIF 中断

当比较器输出状态改变后进中断时,CMPIE必须置位。

Bit 2 (EXIE): EXIF 中断使能位

0: 禁止EXIF 中断

1: 使能 EXIF 中断

Bit 1 (ICIE): ICIF中断使能位.



0: 禁止ICIF 中断

1: 使能 ICIF 中断

Bit 0 (TCIE): TCIF 中断使能位.

0: 禁止TCIF 中断

1: 使能 TCIF 中断

寄存器IOCF 可读/写.

5.3 TCC/WDT & 预分频器

TCC和WDT的预分频器分别由其对应的2个8位计数器构成。控制寄存器CONT的位 PST0~PST2用来设定TCC的预分比,寄存器IOCE的PSW0~PSW2位用来设定WDT 的预分比。TCC8位计数器清零当对TCC写操作时。WDT8位计数器可由指令"WDTC"和"SLEP"清零。图5-4为TCC/WDT的结构框图。TCC(R1)为8位定时/计数器,TCC时钟源可以选择内部时钟或外部信号输入(边沿可由TCC引脚输入信号选择)。如果TCC选择内部时钟源,TCC在每个1/Fc时钟(未分频)加1。如果TCC采用外部时钟信号源输入,TCC在时钟信号的上升沿或下降沿加1,TCC引脚输入信号的脉宽(保持高/低电平时间)必须大于1个时钟周期。

看门狗定时器的时钟源是一个自由运行的片内RC振荡器。即使在其它振荡器关闭的情况下(也就是休眠模式下),WDT仍将保持运行。在正常运行或休眠模式下,WDT超时溢出(如果WDT使能)将会使器件复位。在正常模式下的任何时刻,WDT都可通过软件编程为使能或禁止,参考IOCE寄存器的WDTE位。不带预分频器时,WDT超时溢出周期大约为18 ms¹(默认)。

版本号(V1.6) 02.10.2010

¹ Vdd = 5V, 超时溢出时间 = 16.5ms ± 30% Vdd = 3V, 超时溢出时间 = 18ms ± 30%







图 5-4 TCC 和 WDT 结构框图

5.4 I/O 端口

Port 5 和 Port 6均为双向三态I/O端口。Port 6端口具有内部上拉、输出漏极开路功能除 P63外。此外,Port 6还具有输入状态改变中断(或唤醒)功能。P53~P50 和 P62~P60 引脚可以设置下拉。通过I/O口控制寄存器(IOC5~IOC6) 除 P63外每个I/O引脚都可以设置输入或输出。I/O口寄存器和I/O口控制寄存器都可读/写。Port 5 和 Port 6的I/O接口电路分别如图5-5、图5-6和图5-7所示。





注:下拉电路未在图中显示.

PORT
Bit 6 of IOCE

DRQ
CLK
PDWR

QCLK
PDWR

T10

图 5-5 Port 5的 I/O接口和 I/O控制寄存器电路


PCRD

注:上拉 (下拉),漏极开路电路未在图中显示.

图5-6 P60(/INT) 的 I/O接口和 I/O控制寄存器电路

Q





注:上拉(下拉),漏极开路电路未在图中显示.

图 5-7 P61~P67 I/O接口和 I/O控制寄存器电路




图 5-8 Port 6输入状态改变中断/唤醒结构框图



表 5-1 Port 6输入状态改变唤醒/中断功能的用法

Port 6 输入状态改变唤醒/P	中断功能的用法
(I) Port 6输入状态改变触发唤醒	(II)Port 6输入状态改变中断
(a) 休眠前	1. 读 I/O Port 6 (MOV R6,R6)
1. 禁止 WDT.	2. 执行 "ENI" 指令
2. 读 I/O Port 6 (MOV R6,R6)	3. 使能中断(中断标志位IOCF置1)
3. 执行 "ENI" 或 "DISI"指令	4. 如果Port 6状态改变(中断)
4. 使能中断 (置位 IOCF.1)	→中断向量 (006H)
5. 执行 "SLEP" 指令	
(b) 唤醒后	
1. 如果 "ENI" →中断向量 (006H)	
2. 如果 "DISI" → 下一条指令	

5.5 复位和唤醒

5.5.1 复位

输入状态改变

- (1) 上电复位
- (2) /RESET 引脚输入"低"
- (3) WDT溢出(如果WDT使能)

检测到复位状态后,器件将保持在复位状态大约18ms² (振荡器起振时间)。一旦产生复位,以下操作将被执行.

- 振荡器起振或运行。
- 程序计数器 (R2) 所有位都设置为 "0"。
- 所有I/O端口引脚被配置为输入模式(高阻态)。
- 看门狗定时器和预分频器清零。
- 上电后,R3寄存器的高3位清零。
- CONT寄存器中,除Bit 6 (INT 标志位)外,其它所有位都置为"1"。
- IOCB 寄存器的所有位置为"1"。
- IOCC 寄存器清零。
- IOCD 寄存器的所有位置为"1"。
- IOCE寄存器的Bit 7置"1", Bit 6~0 清零。
- RF寄存器的 Bits 0~4 和 IOCF 寄存器的bits 0~4 清零。

²Vdd = 5V, 起振时间周期= 16.8ms ± 30% Vdd = 3V, 起振时间周期= 18ms ± 30%



执行"SLEP"指令后进入休眠模式(掉电模式)。进入休眠模式后WDT(若使能)清零但继续保持运行。微控制器可由以下事件唤醒:

- (1)/RESET引脚的外部复位信号输入,
- (2) WDT溢出 (若使能)
- (3) Port 6 输入状态改变(若使能)。

前两个事件将使EM78P163N复位。可用R3寄存器的T和P标志位来判断复位源(唤醒源)。最后一个事件将综合考虑后续程序的执行和全局中断("ENI"或 "DISI"指令的执行情况),来决定控制器在唤醒后是否进入中断向量。如果在SLEP指令前执行了ENI指令,唤醒后将从中断向量地址处开始执行。如果在SLEP指令前执行了DISI指令,唤醒后将从SLEP指令的下一条指令开始执行。

在进入睡眠模式前,只允许事件2和事件3中的一个被使能。也就是:

- [a] 如果在SLEP指令前 Port 6输入状态改变中断被使能,必须通过软件编程禁止WDT,但代码选项寄存器的WDT位仍保持使能。因此,EM78P163N仅可由事件1或事件3唤醒。
- [b] 如果在SLEP指令前WDT被使能, Port 6 输入状态改变中断必须被禁止。因此, EM78P163N 仅可由事件1或事件2唤醒。参考中断章节

如果Port 6 输入状态改变中断被用作唤醒EM78P163N(以上情况[a] 所述),在SLEP指令前必须执行以下指令:

MOV A, @xxxx1110b ; 选择WDT预分频器

;预分频比必须为大于

: 1:1

CONTW

WDTC ; 清零WDT计数器

MOV A, @0xxxxxxxb ; 禁止 WDT

IOW RE

MOV R6, R6 ; 读Port 6

MOV A, @00000x1xb ; 使能Port6输入状态改变中断

IOW RF

ENI (或 DISI) ; 使能 (或禁止) 全局中断

SLEP ; 休眠

注意

为了防止Port6输入状态改变进入中断向量或唤醒MCU时产生复位,WDT预分频比设置 必须大于1:1



5.5.2 唤醒和中断

唤醒和中断模式下的所有种类描述如下。

单片机可以从休眠模式和空闲模式中唤醒,唤醒信号如下列表所示:

唤醒信号	休眠模式	空闲模式	低速模式	正常模式
外部中断	×	唤醒 + 中断 (如果中断使能) + 下一条指令	中断 (如果使能中断) 或下一条指令	中断 (如果使能中断) 或下一条指令
Port 6 引脚 状态改变	如果 ICWE 位使 能唤醒+中断 (如果使能中断) + 下一条指令	如果 ICWE 位使能 唤醒+中断 (如果使能中断) + 下一条指令	中断 (如果使能中断) 或下一条指令	中断 (如果使能中断) 或下一条指令
TCC 溢出中断	×	唤醒 + 中断 (如果使能中断) +下一条指令		中断 (如果使能中断) 或下一条指令
比较器中断	如果 CMPWE 位 使能唤醒+中断 (如果使能中断) +下一条指令	如果 CMPWE 位 使能唤醒+中断 (如果使能中断) +下一条指令	中断 (如果使能中断) 或下一条指令	中断 (如果使能中断) 或下一条指令
PWM(当 TMR 与 PRD 相匹 配)	TMR 与 PRD 相匹 × (如果使能中断) +下一条指令		中断 (如果使能中断) 或下一条指令	中断 (如果使能中断) 或下一条指令
WDT 溢出	复位	复位	复位	复位
低电压复位	复位	复位	复位	复位

注: 1. 如果使能中断→中断+下一条指令

^{2.} 如果禁止中断 → 下一条指令



信号	休眠模式	工类棋 +
信节	外 概模式	正常模式
		DISI + IOCF0 (TCIE) Bit 0 = 1 下一条指令+ 设置寄存器 RF 的 (TCIF) = 1
TCC 溢出	N/A	ENI + IOCF0 (TCIE) Bit 0 = 1
		中断向量 (0x09)+设置寄存器 RF (TCIF) = 1
	RE (ICWE) Bit 1 = 0, IOCF0 (ICIE) Bit 1 = 0	IOCF0 (ICIE) Bit 1 = 0
	振荡器, TCC 和 TIMERX 停止.	Port 6 输入状态改变唤醒无效
	Port 6 输入状态改变唤醒无效.	POILO個人仍念以文映胜尤效
	RE (ICWE) Bit 1 = 0, IOCF0 (ICIE) Bit 1 = 1	-
	设置寄存器 RF (ICIF) = 1, 振荡器, TCC 和 TIMERX 停止.	_
	Port 6 输入状态改变唤醒无效.	
D-+ C 於) 45 大水亦	RE (ICWE) Bit 1 = 1, IOCF0 (ICIE) Bit 1 = 0	-
Port 6 输入状态改变	唤醒+下一条指令	_
	振荡器, TCC 和 TIMERX 停止. RE (ICWE) Bit 1 = 1, DISI + IOCF0 (ICIE) Bit 1 = 1	DISI + IOCF0 (ICIE) Bit 1 = 1
	唤醒+ 下一条指令+ 设置寄存器	, ,
	振荡器, TCC 和 TIMERX 停止.	下一条指令+ 设置寄存器 RF (ICIF) = 1
	RE (ICWE) Bit 1=1, ENI + IOCF0 (ICIE) Bit 1 = 1	ENI + IOCF0 (ICIE) Bit 1 = 1
	唤醒+中断向量 (0x06)+ 设置寄存器 RF (ICIF)=1 振荡器, TCC 和 TIMERX 停止.	中断向量 (0x06)+ 设置寄存器 RF (ICIF)=1
		DISI + IOCF0 (EXIE) Bit 3 = 1
INT 引脚	N/A	下一条指令+ 设置寄存器 RF (EXIF) = 1
		ENI + IOCF0 (EXIE) Bit 3 = 1
5)444		中断向量(0x03)+ 设置寄存器 RF (EXIF)=1 DISI + IOCF0 (PWMIE)=1
PWM		下一条指令+ 设置寄存器 RF (PWMIF) = 1
(当 TMR 与 PRD 相匹	N/A	ENI + IOCF0 (PWMIE)=1
配)		中断向量 (0x0F)+ 设置寄存器 RF (PWMIF) = 1
	RE (CMPWE) Bit 2 = 0, IOCF0 (CMPIE) Bit 2 = 0	IOCF0 (CMPIE) Bit 7 = 0
	比较器输出状态改变唤醒无效. 振荡器, TCC 和 TMR 停止.	比较器输出状态改变唤醒无效.
	RE (CMPWE) Bit 2 = 0, IOCF0 (CMPIE) Bit 2 = 1	
	设置寄存器 RF (CMPIF) = 1,	
	比较器输出状态改变唤醒无效. 振荡器, TCC 和 TIMERX 停止.	
	RE (CMPWE) Bit 2 = 1, IOCF0 (CMPIE) Bit 2 = 0	
比较器	唤醒+下一条指令, 振荡器, TCC 和 TIMERX 停止.	
(比较器输出状态改变)	RE (CMPWE) Bit 2=1, DISI + IOCF0 (CMPIE) Bit 2 = 1	DISI + IOCF0 (CMPIE) Bit 7 = 1
	唤醒+下一条指令+设置寄存器 RF (CMPIF) = 1, 振荡器, TCC 和 TIMERX 停止.	下一条指令+ 设置寄存器 RF (CMPIF) = 1
	RE (CMPWE) Bit 2 = 1, ENI + IOCF0 (CMPIE) Bit 2 = 1	ENI + IOCF0 (CMPIE) Bit 7 = 1
	唤醒+中断向量 (0x0C)+ 设置寄存器 RF (CMPIF)=1 振荡器, TCC 和 TIMERX 停止.	中断向量 (0x0C)+ 设置寄存器 RF (CMPIF) = 1
WDT溢出		
1		
IOCE (WDTE)	唤醒+复位(地址 0x00)	复位(地址 0x00)
IOCE (WDTE) Bit 7 = 1	唤醒+复位(地址 0x00)	复位(地址 0x00)



表 5-2 寄存器初始值概况

地址	寄存器名	复位类型	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
		位名	×	×	C55	C54	C53	C52	C51	C50
		上电	0	0	1	1	1	1	1	1
N/A	IOC5	/RESET 和 WDT	0	0	1	1	1	1	1	1
		引脚状态改变触发 唤醒	0	0	Р	Р	Р	Р	Р	Р
		位名	C67	C66	C65	C64	C63	C62	C61	C60
		上电	1	1	1	1	1	1	1	1
N/A	IOC6	/RESET 和 WDT	1	1	1	1	1	1	1	1
		引脚状态改变触发 唤醒	Р	Р	Р	Р	Р	Р	Р	Р
		位名	×	×	P55	P54	P53	P52	P51	P50
		上电	1	1	1	1	1	1	1	1
0×05	P5	/RESET 和 WDT	Р	Р	Р	Р	Р	Р	Р	Р
		引脚状态改变触发 唤醒	Р	Р	Р	Р	Р	Р	Р	Р
	e06 P6	位名	P67	P66	P65	P64	P63	P62	P61	P60
		上电	1	1	1	1	1	1	1	1
0×06		/RESET 和 WDT	Р	Р	Р	Р	Р	Р	Р	Р
		引脚状态改变触发 唤醒	Р	Р	Р	Р	Р	Р	Р	Р
		位名	_	_	-	_	_	-	-	_
	R7	上电	U	U	U	U	U	U	U	U
0×07	(TBPL)	/RESET 和 WDT	Р	Р	Р	Р	Р	Р	Р	Р
		引脚状态改变触发 唤醒	Р	Р	Р	Р	Р	Р	Р	Р
		位名	INTE	INT	TS	TE	PSTE	PST2	PST1	PST0
		上电	0	0	0	0	0	0	0	0
N/A	CONT	/RESET 和 WDT	0	0	0	0	0	0	0	0
		引脚状态改变触发 唤醒	Р	0	Р	Р	Р	Р	Р	Р
		位名	_	_	-	-	-	-	-	
		上电	U	U	U	U	U	U	U	U
0×00	R0 (IAR)	/RESET 和 WDT	Р	Р	Р	Р	Р	Р	Р	Р
		引脚状态改变触发 唤醒	Р	Р	Р	Р	Р	Р	Р	Р



地址	寄存器名	复位类型	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
		位名	-	-	-	-	-	-	-	-
		上电	0	0	0	0	0	0	0	0
0×01	R1 (TCC)	/RESET 和 WDT	0	0	0	0	0	0	0	0
		引脚状态改变触发 唤醒	Р	Р	Р	Р	Р	Р	Р	Р
		位名	_	-	-	_	-	-	-	-
		上电	0	0	0	0	0	0	0	0
0×02	R2 (PC)	/RESET 和 WDT	0	0	0	0	0	0	0	0
		引脚状态改变触发 唤醒	Р	Р	Р	Р	N	Р	Р	Р
		位名	RST	GP1	GP0	Т	Р	Z	DC	С
		上电	0	0	0	1	1	U	U	U
0×03	R3 (SR)	/RESET 和 WDT	0	0	0	t	t	Р	Р	Р
		引脚状态改变触发 唤醒	1	Р	Р	t	t	Р	Р	Р
	×04 R4 (RSR)	位名	GP1	GP0	-	_	-	-	-	-
		上电	U	U	U	U	U	U	U	U
0×04		/RESET 和 WDT	Р	Р	Р	Р	Р	Р	Р	Р
		引脚状态改变触发 唤醒	Р	Р	Р	Р	Р	Р	Р	Р
		位名	-	-	-	-	-	-	-	-
0×08		上电	U	U	U	U	U	U	U	U
~0×09	R8 ~ R9	/RESET 和 WDT	Р	Р	Р	Р	Р	Р	Р	Р
		引脚状态改变触发 唤醒	Р	Р	Р	Р	Р	Р	Р	Р
		位名	_	-	-	PWME	T1EN	T1P2	T1P1	T1P0
	RA	上电	-	-	_	0	0	0	0	0
0×0A	(PWMCON)	/RESET 和 WDT	-	-	_	0	0	0	0	0
	,	引脚状态改变触发 唤醒	_	_	_	Р	Р	Р	Р	Р
		位名	ACOS1	ACOS0	BCOS1	BCOS0	CCOS1	CCOS0	DCOS1	DCOS0
	RB	上电	0	0	0	0	0	0	0	0
0×0B	(CMPCONI)	/RESET 和 WDT	0	0	0	0	0	0	0	0
	(CMPCONT)	引脚状态改变触发 唤醒	Р	Р	Р	Р	Р	Р	Р	Р



地址	寄存器名	复位类型	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
		位名	CRS	CIRL2	CIRL1	CIRL0	CPOUT	COE	CRCS1	CRCS0
	OC RC (CMPCON II)	上电	0	0	0	0	0	0	0	0
0×0C		/RESET 和 WDT	0	0	0	0	0	0	0	0
	`	引脚状态改变触发 唤醒	Р	Р	Р	Р	Р	Р	Р	Р
		位名	TIMERSC	CPUS	IDLE	-	-	-	-	_
		上电	0	1	1	0	0	0	0	0
0×0D	RD	/RESET 和 WDT	0	1	1	0	0	0	0	0
		引脚状态改变触发 唤醒	Р	Р	Р	Р	Р	Р	Р	Р
		位名	-	_	-	-	_	CMPWE	ICWE	-
	RE	上电	0	0	0	0	0	0	0	0
0×0E	(WUCR)	/RESET 和 WDT	0	0	0	0	0	0	0	0
	(WOON)	引脚状态改变触发 唤醒	Р	Р	Р	Р	Р	Р	Р	Р
	DF RF	位名	-	-	-	PWMIF	EXIF	CMPIF	ICIF	TCIF
		上电	0	0	0	0	0	0	0	0
0×0F		/RESET 和 WDT	0	0	0	0	0	0	0	0
		引脚状态改变触发 唤醒	Р	Р	Р	Р	Р	Р	Р	Р
		位名	-	_	TMR[9]	TMR[8]	PRD[9]	PRD[8]	DT[9]	DT[8]
		上电	0	0	0	0	0	0	0	0
N/A	IOC7	/RESET 和 WDT	0	0	0	0	0	0	0	0
		引脚状态改变触发 唤醒	Р	Р	Р	Р	Р	Р	Р	Р
		位名	TMR[7]	TMR[6]	TMR[5]	TMR[4]	TMR[3]	TMR[2]	TMR[1]	TMR[0]
	IOC8	上电	0	0	0	0	0	0	0	0
N/A	(TMRL)	/RESET 和 WDT	0	0	0	0	0	0	0	0
	,	引脚状态改变触发 唤醒	Р	Р	Р	Р	Р	Р	Р	Р
		位名	PRD[7]	PRD[6]	PRD[5]	PRD[4]	PRD[3]	PRD[2]	PRD[1]	PRD[0]
	IOC9	上电	0	0	0	0	0	0	0	0
N/A	(PRDL)	/RESET 和 WDT	0	0	0	0	0	0	0	0
	(PKDL)	引脚状态改变触发 唤醒	Р	Р	Р	Р	Р	Р	Р	Р



地址	寄存器名	复位类型	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
		位名	DT[7]	DT[6]	DT[5]	DT[4]	DT[3]	DT[2]	DT[1]	DT[0]
	IOCA	上电	0	0	0	0	0	0	0	0
N/A	A (DTL)	/RESET和 WDT	0	0	0	0	0	0	0	0
		引脚状态改变触发 唤醒	Р	Р	Р	Р	Р	Р	Р	Р
		位名	×	/PD62	/PD61	/PD60	/PD53	/PD52	/PD51	/PD50
		上电	1	1	1	1	1	1	1	1
N/A	IOCB	/RESET 和 WDT	1	1	1	1	1	1	1	1
		引脚状态改变触发 唤醒	Р	Р	Р	Р	Р	Р	Р	Р
		位名	OD67	OD66	OD65	OD64	×	OD62	OD61	OD60
	IOCC	上电	0	0	0	0	0	0	0	0
N/A		/RESET 和 WDT	0	0	0	0	0	0	0	0
		引脚状态改变触发 唤醒	Р	Р	Р	Р	Р	Р	Р	Р
	IOCD	位名	/PH67	/PH66	/PH65	/PH64	×	/PH62	/PH61	/PH60
		上电	1	1	1	1	1	1	1	1
N/A		/RESET 和 WDT	1	1	1	1	1	1	1	1
		引脚状态改变触发 唤醒	Р	Р	Р	Р	Р	Р	Р	Р
		位名	WDTE	EIS	PSWE	PSW2	PSW1	PSW0	-	_
		上电	0	0	0	0	0	0	0	0
N/A	IOCE	/RESET 和 WDT	0	0	0	0	0	0	0	0
		引脚状态改变触发 唤醒	Р	Р	Р	Р	Р	Р	Р	Р
		位名	-	-	-	PWMIE	EXIE	CMPIE	ICIE	TCIE
		上电	0	0	0	0	0	0	0	0
N/A	IOCF	/RESET 和 WDT	0	0	0	0	0	0	0	0
		引脚状态改变触发 唤醒	Р	Р	Р	Р	Р	Р	Р	Р
		位名	-	-	-	-		-		-
0×10		上电	U	U	U	U	U	U	U	U
~0×3F		/RESET 和 WDT	Р	Р	Р	Р	Р	Р	Р	Р
		引脚状态改变触发 唤醒	Р	Р	Р	Р	Р	Р	Р	Р

注释: ×: 未使用 **U:** 未知或不相关 **P:** 复位前值 **-:** 未定义



5.5.3 /RESET配置

参考图5-8,当代码选项字的RESET位编程为0时,外部/RESET被使能;当编程为1时,外部/RESET禁止,连接到内部Vdd并且引脚被定义为P63。

5.5.4 状态寄存器的RST,T和P的状态

复位可由以下事件引发:

- 1. 上电,
- 2. /RESET引脚上的高-低-高信号脉冲
- 3. 看门狗定时器溢出。

可根据表5-3中的RST、T和P标志位的值判断唤醒是由哪些事件引起

表5-4显示了可能会影响RST、T和P标志位状态的事件。

表 5-3 复位后 RST, T 和 P 标志位的值

复位类型	RST	Т	Р
上电	0	1	1
正常模式下的/RESET 引脚信号引发复位	0	*P	*P
休眠模式下/RESET 引脚信号触发唤醒	0	1	0
正常模式下的 WDT 溢出复位	0	0	Р
休眠模式下的 WDT 溢出唤醒	0	0	0
休眠模式下的引脚输入状态改变触发唤醒	1	1	0

*P: 复位前的值

表 5-4 事件发生后RST, T 和 P标志位的状态

事件	RST	Т	Р
上电	0	1	1
WDTC 指令	*P	1	1
WDT 溢出	0	0	*P
SLEP 指令	*P	1	0
休眠模式下引脚状态改变触发唤醒	1	1	0

*P: 复位前值






图 5-9 控制器复位结构框图

5.6 中断

EM78P163N 有如下5种中断源:

- (1) TCC 溢出中断
- (2) Port 6 输入状态改变中断
- (3) 外部中断 [(P60, /INT) 引脚]
- (4) PWM下当TMR和 PRD的值相匹配时
- (5) 比较器输出状态改变

在使能Port 6输入状态改变中断前,读Port 6端口状态(例如: "MOV R6,R6")是必要的。当引脚状态改变时,Port 6的每个引脚均具有此特性。但当引脚被配置为输出或P60引脚配置为/INT时,相应引脚则没有此功能特性。当通过执行SLEP指令使控制器进入休眠模式前使能Port 6输入状态改变唤醒功能,则Port 6输入状态改变中断可使EM78P163N从休眠模式唤醒。器件唤醒后,如果全局中断被禁止,控制器将从SLEP指令的下一条指令处开始执行;如果全局中断被使能,控制器将跳转到中断向量006H处开

RF寄存器是中断状态寄存器,它的相应标志/位记录对应的中断请求。IOCF寄存器是中断屏蔽寄存器。全局中断可通过执行ENI指令使能,通过执行DISI指令禁止。当产生某个中断(若使能),程序计数器将会跳转到中断向量处。在中断服务子程序中,可通过查询RF寄存器的标志位的状态判断中断源。在离开中断服务子程序前,必须通过指令清除中断标志位,这样可避免中断嵌套。

版本号(V1.6) 02.10.2010 • 29

始执行。



当有中断请求时,不管其相应中断屏蔽位的状态如何或者是否执行了ENI指令使能全局中断,中断状态寄存器(RF)中的相应标志位(ICIF位除外)都将被置1。注意,从RF寄存器读取的值是RF和IOCF的逻辑与的结果(参考图 5-9)。RETI指令结束中断服务子程序并使能全局中断(执行ENI)。

当定时/计数器中断发生时,控制器将跳转到TCC和定时器1分别对应的中断向量地址 009H和00FH处执行

在中断服务子程序执行之前,寄存器ACC,R3和R4的内容将被固件保存。如果发生其他中断,寄存器ACC,R3和R4的内容将被覆盖。中断服务子程序执行结束后,寄存器ACC,R3和R4的内容被恢复。




图 5-10 中断结构图

EM78P163N每个单独的中断源都有自己的中断向量,如下表所示:

中断向量	中断状态	优先级
003H	外部中断	1
006H	Port 6 引脚输入状态改变	2
009H	TCC 溢出中断	3
00CH	比较器中断	4
00FH	定时器 1 (PWM) 溢出中断	5

*优先级:1=最高;5=最低




图 5-11 中断输入电路



5.7 PWM (脉宽调制)

5.7.1 概述

PWM模式下,PWM引脚产生10位精度的PWM信号输出(见下面功能结构框图)。PWM信号由时间周期,占空比和高电平保持时间组成。PWM的波特率为时间周期的倒数。图 5-13为PWM输出信号时序图,描述时间周期与占空比之间的关系。




图 5-12 PWM功能结构框图




图 5-13 PWM 输出时序图

5.7.2 递增定时计数器(TMRX: TMRH/TMRL)

TMRX是一个可预软件分频的10位计数器,做为PWM设计用的波特率时钟发生器,只能读不能写。如果开启后,可通过将寄存器RB的T1EN [RB<3>]位置0将其关闭以达到省电的目的。

5.7.3 PWM 时间周期 (PRDX: TMRH/PRDL)

PWM的时间周期可由寄存器PRDL设定,当寄存器TMRX的值与PRDX相等时,如下事件将在下一个增量周期发生:

- TMRX 清除
- PWMX 引脚置 1
- PWM 占空比从DT 到DTL 被锁定



注意

占空比为0时PWM没有信号输出

■ PWMIF置 1

以下为PWM工作周期的计算公式:

工作周期 =
$$(PRDX + 1) \times \left(\frac{1}{F_{osc}}\right) \times (TMRX 预分比値)$$

例如:

PRDX = 49; Fosc = 4 MHz; TMRX (0, 0, 0) = 1 : 1,
工作周期 =
$$(49+1) \times \left(\frac{1}{4M}\right) \times \frac{1}{1} = 12.5 \,\mu\text{s}$$

5.7.4 PWM 占空比 (DTX: TMRH/DTL)

PWM的占空比由寄存器DTX设定并且从DTX到DLX被锁定当清除TMRX时。当DLX与TMRX相等时,PWMX引脚输出低电平。可随时加载寄存器DTX,但是不能锁定到DLX,除非DLX的当前值与TMRX相等。

以下为PWM占空比的计算公式:

占空比 =
$$(DTX) \times \left(\frac{1}{F_{osc}}\right) \times \left(TMRX$$
 预分比值 $\right)$

例如:

DTX = 10; Fosc = 4 MHz; TMRX (0, 0, 0) = 1 : 1,
 占空比 =
$$(10) \times \left(\frac{1}{4M}\right) \times \frac{1}{1} = 2.5 \,\mu\text{s}$$

5.7.5 比较器

匹配产生时输出状态改变同时标志位TMRIF置位

5.7.6 PWM软件编程设计步骤

- 1. PWM工作周期加载至寄存器PRD, PWM占空比加载至寄存器DT.
- 2. 如果有中断请求,通过寄存器IOCF使能中断
- 3. 将期望值写入寄存器RB设置PWMX引脚输出.
- 4. 将期望值写入IOC9设定TMR的预分比值然后使能PWM和TMR功能



5.8 定时器

5.8.1 概述

定时器(TMRX)是一个可软件分频的10位时钟计数器,做为PWM设计用的波特率时钟发生器,只能读不能写。进入休眠模式时,定时器停止。

5.8.2 功能描述

下图为定时器TMRX的结构框图,遵循其信号和模块所述:




图 5-14 TMRX 结构框图

Fosc: 输入时钟.

预分频比 (TP2, TP1 和TP0): 可选 1:1, 1:2, 1:4, 1:8, 1:16, 1:64, 1:128, 和1:256, 由寄存器TMR设置。任何类型的复位发生后被清除.

TMR (TMRH/TMRL): 定时器寄存器; TMR持续增加直到与 PRD相匹配, 然后被复位为1 (默认值)。

PRD: PWM 工作周期寄存器.

比较器: 匹配产生后 TMR复位. 同时标志位 TMRIF 置位

5.8.3 编程相关寄存器

定义寄存器TMR时,可参考下表所示的其相关寄存器的操作,必须注意,PWM位必须禁止如果其相关的TMR被使用。即:寄存器PWMCON的Bit-4必须置'0'.

5.8.3.1 TMR 相关控制寄存器

地址	名称	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
0x0B	PWMCON/RB	CPOUT	COS1	COS0	PWME	TEN	TP2	TP1	TP0

5.8.4 定时器编程设计步骤

- 1. 定时器持续时间值加载到寄存器PRD
- 2. 如果有中断请求,通过寄存器IOCF使能中断
- 3. 将TMR的预分频比期望值加载至PWMCON, 使能 TMR 和禁止 PWM



5.9 比较器

EM78P163N有一个比较器,由5个模拟电压输入和一个输出组成。比较器可使单片机从 休眠模式唤醒。下图描述的是比较器电路框图。




图 5-15 比较器电路框图和工作模式

5.9.1 外部参考信号

CinX-引脚的电压与Cin+的电压进行比较,结果由比较器的CO引脚输出,输出结果可参考如下注意事项进行调整:

注意

- 参考电压范围必须在Vss 和 Vdd之间.
- 参考电压值可被引脚或者比较器使用.
- 门槛探测器可能采用相同的参考电压值.
- 比较器可以根据相同或者不同的参考电压源工作.

5.9.2 比较器输出

- 比较结果保存在寄存器RB的CPOUT.
- 可根据寄存器RB的Bit-1, Bit-0(COS1, COS0)设定比较器的输出为CO或P60,见 6.2.6章节的寄存器RB比较器选择位功能描述。



注意

- P60/INT/CO引脚的CO和PWM功能不能同时使用.
- P60/INT/CO 引脚的优先级如下所示:

P60/INT/CO 优先级										
髙	高 中 低									
СО	CO INT P60									

下图为比较器的输出结构框图.




图 5-16比较器输出配置

5.9.3 比较器中断

- CMPIE (IOCF0.3)必须使能因其受"ENI"指令的影响.
- 只要比较器的输出发生改变立即触发中断.
- 输出引脚的实际变化可以通过读寄存器RB的CPOUT位获知.
- CMPIF (RF.3)为比较器的中断标志位,只能由软件清零.

5.9.4 从休眠模式唤醒

- 如果使能比较器,即使进入休眠模式,比较器仍然保持使能状态和中断功能.
- 如果输出改变,产生中断,并将器件从休眠模式唤醒.
- 为了省电,必须考虑的比较器模块的功耗
- 如果不打算在休眠模式下将比较器功能生效,必须在进入休眠模式之前将比较器关闭.



5.10 振荡器

5.10.1 振荡器模式

EM78P163N可运行在四种不同的振荡模式下,即:内部RC振荡模式(IRC)、外部RC振荡模式(ERC)、高频晶振模式(HXT)和低频晶振模式(LXT)。用户可通过编程设置代码选项寄存器的OSC3, OSC2, OCS1,和OSC0位选择某种振荡模式。

振荡模式由OSC3, OSC2, OCS1, 和OSC0定义,如下表所示:

振荡模式	OSC3	OSC2	OSC1	OSC0
ERC ¹ (外部 RC 振荡模式); P64/OSCO 引脚功能为 P64	0	0	0	0
ERC ¹ (外部 RC 振荡模式); P64/OSCO 引脚功能为 OSCO	0	0	0	1
IRC ² (内部 RC 振荡模式); P64/OSCO 引脚功能 P64	0	0	1	0
IRC ² (内部 RC 振荡模式); P64/OSCO 引脚功能 OSCO	0	0	1	1
LXT1 (LXT1 模式的频率范围为: 100kHz~1 MHz)	0	1	0	0
HXT1 (HXT 模式的频率范围为: 12 MHz~20 MHz)	0	1	0	1
LXT2 (XT 模式的频率为 32kHz)	0	1	1	0
HXT2 (XT 模式的频率范围为: 6 MHz~12 MHz)	0	1	1	1
XT (XT 模式的频率范围为: 1 MHz~6 MHz) (默认)	1	1	1	1

¹ ERC模式下, OSCI 为振荡器引脚. 由代码选项字Word 0的Bit-9 ~ Bit -6定义OSCO/P64引脚功能.

晶体振荡下不同电压的最大工作频率如下表所示::

条件	VDD	最大频率 (MHz)
2 本叶红田田	2.3	4
2个时钟周期	4.5	16

5.10.2 晶体振荡器/陶瓷谐振器 (晶体)

EM78P163N可由通过OSCI引脚输入的外部时钟信号驱动,如下图所示:




图 5-17 外部时钟输入电路

²IRC模式下, P65为普通 I/O引脚. 由代码选项字Word 0的Bit-9 ~ Bit -6定义OSCO/P64引脚功能.



在大多数应用中,OSCI和OSCO引脚通常连接一个晶体或陶瓷谐振器以产生振荡,图 5-18描绘了一个这样的电路。HXT模式和LXT模式都是以此种方式产生振荡。.




图 5-18 晶体/陶瓷谐振器电路

下表提供了C1和C2的参考建议值。因为每个谐振器都有它自己的属性,用户应参考其用户手册以选择合适的C1和C2。对于AT切片晶体或低频模式,可能需要一个串接电阻RS。

P / 1 P - 11 PP	DRIVE MEDICAL	HH	t about the trail.
品依振荡器	可腐勞谐振	器儿配	由容选择指菌•

振荡器模式	频率模式	频率	C1 (pF)	C2 (pF)
		455kHz	100~150	100~150
陶瓷谐振	HXT	2.0 MHz	20~40	20~40
		4.0 MHz	10~30	10~30
		32.768kHz	25	15
	LXT	100kHz	25	25
		200kHz	25	25
晶体振荡器		455kHz	20~40	20~150
	HXT	1.0 MHz	15~30	15~30
	ПАТ	2.0 MHz	15	15
		4.0 MHz	15	15

5.10.3 外部RC振荡模式

在一些对时序要求不太严格的应用中,使用RC振荡(图5-19)可节省成本。然而,应该注意到,RC振荡器的频率会受供电电压、电阻(Rext)、电容(Cext)甚至工作温度的影响。另外,因为生产过程的差异,一个器件的频率与另外一个器件的频率也会存在细微的差别。




图 5-19 外部RC振荡模式电路



为了维持一个比较稳定的系统频率,电容值应不小于 20pF,电阻值应不大于 $1M\Omega$ 。如果不能保证在这个范围,频率很容易受噪声,湿度及漏电流的影响。

在RC模式中,电阻越小,频率越大。但是,Rext太小,例如1 $K\Omega$,由于NMOS不能通过电容准确的放电,振荡器将变的不稳定。

基于以上原因,必须牢记操作电压,工作温度,RC振荡器的元件特性,封装形式,PCB 布线都会对系统频率产生影响。

RC振荡频率:

电容	电阻	平均频率 5V, 25°C	平均频率 3V, 25°C
	3.3k	3.5 MHz	3.0 MHz
20 Pf	5.1k	2.4 MHz	2.2 MHz
20 FI	10k	1.27 MHz	1.24 MHz
	100k	140kHz	143kHz
	3.3k	1.21 MHz	1.18 MHz
100 Pf	5.1k	805kHz	790kHz
100 F1	10k	420kHz	418kHz
	100k	45kHz	46kHz
	3.3k	550kHz	526kHz
300 Pf	5.1k	364kHz	350kHz
300 PI	10k	188kHz	185kHz
	100k	20kHz	20kHz

注:

- 1: 数据是在DIP封装类型器件上测量的.
- 2: 这些数据仅供设计参考
- 3: 频率偏移大约为 ±30%

5.10.4 内部RC振荡模式

EM78P163N提供了一个多用途的内部RC模式,其默认频率为4MHz。内部RC振荡模式还有其它频率值: 16MHz、8MHz和455KHz,可通过编程设置代码选项字(Word 1)的位RCM1和RCM0选择内部RC振荡模式的四个频率值。下表描述了EM78P163N随供电电压、温度和制程变化的内部RC频率偏移率。

内部RC频率偏移率(Ta=25°C, VDD=5V±5%, VSS=0V)

内部	偏移率									
RC 频率	频率 (-40°C~+85°C)	电压(2.3V~5.5V)	制程	总计						
16 MHz	± 6%	± 5%	± 3%	± 14%						
8 MHz	± 5%	± 5%	± 3%	± 13%						
4 MHz	± 5%	± 5%	± 3%	± 13%						
455kHz	± 5%	± 5%	± 3%	± 13%						

注:以上理论值仅供参考。实际值可能会跟随实际情况改变。



表 5-5 内部RC模式校准选项

C4	C 3	C2	C 1	C0	*频率 (MHz)
0	0	0	0	0	(1-24.2%) x F
0	0	0	0	1	(1-23.1%) x F
0	0	0	1	0	(1-21.9%) x F
0	0	0	1	1	(1-20.6%) x F
0	0	1	0	0	(1-19.4%) x F
0	0	1	0	1	(1-18%) x F
0	0	1	1	0	(1-16.7%) x F
0	0	1	1	1	(1-15.3%) x F
0	1	0	0	0	(1-13.8%) x F
0	1	0	0	1	(1-12.3%) x F
0	1	0	1	0	(1-10.7%) x F
0	1	0	1	1	(1-9.1%) x F
0	1	1	0	0	(1-7.4%) x F
0	1	1	0	1	(1-5.7%) x F
0	1	1	1	0	(1-3.8%) x F
0	1	1	1	1	(1-2%) x F
1	1	1	1	1	F (default)
1	1	1	1	0	(1+2%) x F
1	1	1	0	1	(1+4.2%) x F
1	1	1	0	0	(1+6.4%) x F
1	1	0	1	1	(1+8.7%) x F
1	1	0	1	0	(1+11.1%) x F
1	1	0	0	1	(1+13.6%) x F
1	1	0	0	0	(1+16.3%) x F
1	0	1	1	1	(1+19%) x F
1	0	1	1	0	(1+22%) x F
1	0	1	0	1	(1+25%) x F
1	0	1	0	0	(1+28.2%) x F
1	0	0	1	1	(1+31.6%) x F
1	0	0	1	0	(1+35.1%) x F
1	0	0	0	1	(1+38.9%) x F
1	0	0	0	0	(1+42.9%) x F

^{*}以上理论值仅供参考。实际值可能会跟随实际情况改变。

5.11 上电探讨

在供电电压达到稳定状态前,任何微控制器都不能确保正常工作。EM78P163N内建的上电复位电压点(POR)范围为1.7V至1.9V。如果VDD上升的足够快(50 ms或更少),外部复位电路将正常工作。然而,在许多要求严格的应用中,还是需要附加的外部电路来辅助解决上电问题。



5.11.1 外部上电复位电路

图中提供了一个利用外部RC电路产生复位脉冲的电路。脉冲宽度(时间常数)应该足够长以使Vdd达到最低工作电压。此电路用在供电电压上升很慢的情况。因为/RESET引脚的漏电流大约为±5μA,因此建议R值不要大于40 KΩ。此时,/RESET引脚电压保持在0.2V以下。二极管(D)在掉电时作为短路回路。电容C将快速充分放电。限流电阻Rin可防止高电流或ESD(静电释放)灌入/RESET引脚。




图 5-20 外部上电复位电路

5.11.2 残留电压保护

更换电池时,器件电源(Vdd)关断,但仍会存在残留电压。残留电压可能会掉到低于最小工作电压,但不为零。此条件可能触发一个不良上电复位。图5-21和5-22显示了怎样建立残留电压保护电路。




图 5-21 残留电压保护电路1






图 5-22 残留电压保护电路 2

5.12 代码选项寄存器

EM78P163N的代码选项字不位于用户程序存储空间。在执行用户程序时,这些位不可被存取。

代码选项寄存器和用户ID寄存器组织如下:

Word 0	Word 1	Word 2
Bit 12~Bit 0	Bit 12~Bit 0	Bit 12~Bit 0

5.12.1 代码选项寄存器(Word 0)

	Word 0												
Bit	Bit 12	Bit 11	Bit 10	Bit 9	Bit 8	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
助记符	0	CLKS	TYPE1	TYPE0	LVR1	LVR0	RESETDG	ENWDT	NRHL	NRE	PR2	PR1	PR0
1	-	4CLKS	高	高	高	高	禁止	禁止	32/fc	禁止		禁止	
0	-	2LCKS	低	低	低	低	使能	使能	8/fc	使能		使能	

	Word 0												
Bit	Bit 12	Bit 11	Bit 10	Bit 9	Bit 8	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
助记符	0	CLKS	TYPE1	TYPE0	LVR1	LVR0	RESETDG	ENWDT	NRHL	NRE	PR2	PR1	PR0
1	-	4CLKS	高	高	高	高	禁止	禁止	32/fc	禁止		禁止	
0	-	2LCKS	低	低	低	低	使能	使能	8/fc	使能		使能	

Bit 12: 未使用,一直为0

Bit 11 (CLKS): 指令周期选择位

0:2个时钟周期

1:4个时钟周期

参考指令集章节

Bits 10~9 (TYPE1~TYPE0): EM78P163N封装类型选择



TYPE1, TYPE0	型号选择			
1X	EM78P163N-16 引脚			
01	EM78P163N-14 引脚			
00	保留			

Bits 8 ~ 7 (LVR1 ~ LVR0): 低电压复位使能位

LVR1, LVR0	VDD 复位电压	VDD Release 电压			
11	NA (_	上电复位)			
10	2.4V	2.6V			
01	3.3V	3.5V			
00	4.0V	4.2V			

Bit 6 (RESETDG): 复位引脚功能使能位

0: 使能

1: 禁止

Bit 5 (ENWDT): 看门狗定时器使能位.

0: 使能看门狗

1: 禁止看门狗

注意

当应用port 6引脚状态变化唤醒功能时,此位必须使能,但WDTE位(IOCE 寄存器的bit 7) 必须禁止。

Bit 4 (NRHL): 高/低脉冲噪声抑制定义位

0: 脉冲平均宽度为8/fc [s]时认为是信号

1: 脉冲平均宽度为32/fc [s]时认为是信号

Bit 3 (NRE): 噪声抑制使能位

0: 禁止噪声抑制

1: 使能噪声抑制

Bits 2~0 (PR2~PR0): 保护位



5.12.2 代码选项寄存器 (Word 1)

	Word 1												
Bit	Bit 12	Bit 11	Bit 10	Bit 9	Bit 8	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
助记符	HLP	C4	C3	C2	C1	C0	RCM1	RCM0	OSC3	OSC2	OSC1	OSC0	RCOUT
1	低	高	高	高	高	高	高	高	高	高	高	高	系统时钟
0	高	低	低	低	低	低	低	低	低	低	低	低	开漏

	Word 1												
Bit	Bit 12	Bit 11	Bit 10	Bit 9	Bit 8	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
助记符	HLP	C4	C3	C2	C1	C0	RCM1	RCM0	OSC3	OSC2	OSC1	OSC0	RCOUT
1	低	高	高	高	高	高	高	高	高	高	高	高	系统时钟
0	高	低	低	低	低	低	低	低	低	低	低	低	开漏

	Word 1												
Bit	Bit 12	Bit 11	Bit 10	Bit 9	Bit 8	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
助记符	HLP	C4	C3	C2	C1	C0	RCM1	RCM0	OSC3	OSC2	OSC1	OSC0	RCOUT
1	低	高	高	高	高	高	高	高	高	高	高	高	系统时钟
0	高	低	低	低	低	低	低	低	低	低	低	低	开漏

Bit 12 (HLP): 高/低电压模式

0: 低电压模式

1: 高电压模式 (默认)

Bits 11~7 (C4~C0): 内部RC模式校准下,所有这些位必须一直设置为"1". (自动校准)

Bits 6~5 (RCM1~RCM0): RC模式选择位

RCM 1	RCM 0	频率 (MHz)
1	1	4
1	0	16
0	1	8
0	0	455kHz

Bits 4~1 (OSC3~OSC0): 振荡模式选择位

振荡器模式	OSC3	OSC2	OSC1	OSC0
ERC ¹ (外部 RC 振荡模式); P64/OSCO 引脚功能为 P64	0	0	0	0
ERC ¹ (外部 RC 振荡模式); P64/OSCO 引脚功能为 OSCO	0	0	0	1
IRC ² (内部 RC 振荡模式); P64/OSCO 引脚功能为 P64	0	0	1	0
IRC ² (内部 RC 振荡模式); P64/OSCO 引脚功能为 OSCO	0	0	1	1
LXT1 (LXT1 模式的频率范围为: 100kHz~1 MHz)	0	1	0	0
HXT1 (HXT 模式的频率范围为: 12 MHz ~ 20 MHz)	0	1	0	1
LXT2 (XT 模式的频率为: 32kHz)	0	1	1	0
HXT2 (XT 模式的频率范围为: 6 MHz~12 MHz.)	0	1	1	1
XT (XT 模式的频率范围为: 1 MHz~6 MHz) (默认)	1	1	1	1



Bit 0 (RCOUT): 振荡器输出引脚或I/O引脚选择位.

RCOUT	引脚功能
0	OSCO 引脚为漏极开路
1	OSCO 输出系统时钟 (默认)

5.12.3 用户 ID 寄存器 (Word 2)

	Word 2												
Bit	Bit 12	Bit 11	Bit 10	Bit 9	Bit 8	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
助记符	1	1	CMP_DE	1	RESETEN	EFT_SEL	SUT0	1	1	1	1	1	1
1	-	-	高	-	P63	长	18ms	-	-	-	-	1	-
0	-	-	低	-	/RST	短	4.5ms	-	-	-	-	-	1
						Word 2							
Bit	Bit 12	Bit 11	Bit 10	Bit 9	Bit 8	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
助记符	1	1	CMP_DE	1	RESETEN	EFT_SEL	SUT0	1	1	1	1	1	1
1	-	-	高	-	P63	长	18ms	-	-	-	-	-	
0	-	-	低	-	/RST	短	4.5ms	-	-	-	-	-	-

Bit 12 (未使用): 未使用, 一直为1

Bit 11 (未使用): 未使用, 一直为1

Bit 10 (CMP_DE): 比较器de-glitch使能位

0: 禁止 **1:** 使能

Bit 9 (未使用): 未使用,一直为1

Bit 8 (RESETEN): P63//RST 引脚选择位

0: P63//RST 为 /RST 引脚

1: P63//RST 为 P63 引脚

Bit 7 (EFT_SEL): EFT 维持时间选择位

0: 短维持时间 8 µs × 16

1: 长维持时间 8 µs × 64

Bit 6 (SUT0): 启动时间选择位

0: 4.5 ms

1: 18 ms

Bit 5~Bit 0: 未使用,一直为1

5.13 指令集

指令集中的每条指令均是13位。指令分为一个OP操作码和一个或多个操作数。一般情况下,除非指令的执行改变了程序计数器的值("MOV R2,A", "ADD R2,A")或者对R2的算



术或逻辑操作 (例如. "SUB R2,A", "BS (C) R2,6", "CLR R2",)., 否则执行所有的指令都只占用单个指令周期(一个指令周期包含2个时钟周期)。对于前面两种特殊的指令,执行指令需要两个指令周期。

如果由于某种原因,指令周期不适合特定应用,可尝试做如下修改:

- (A) 改变指令周期为包含4个时钟周期。
- (B) 在两个指令周期内执行, "JMP", "CALL", "RET", "RETL", "RETI"或条件测试结果为 "真"的条件转移指令("JBS", "JBC", "JZ", "JZA", "DJZ", "DJZA")和向程序计数器写 入的指令的执行均占用两个指令周期。

事件(A) 可通过设置代码选项位——CLK来选择,如果CLK为"0",则一个指令周期包含两个时钟周期;如果CLK为"1",则一个指令周期包含4个时钟周期。

注意:一旦在事件(A)中选择一个指令周期包含4个时钟周期,TCC的内部时钟源应为CLK=Fosc/4,而不是图 5-3所示的Fosc / 2。

另外,指令集具有如下特性:

- (1)任何寄存器的每个位都可被置1、清零或直接测试。
- (2) I/O寄存器可被当作通用寄存器。也就是,相同的指令可操作I/O寄存器。

协定:

- R=符号"R"表示一个寄存器指示符,用来指定指令操作哪个寄存器(包括操作寄存器和通用寄存器)。
- b=表示一个位指示符,指定位于R寄存器中会影响操作的位。
- k=代表一个8位或10位常数或立即数。



二进制指令	十六进制	助记符	操作	受影响标志位
0 0000 0000 0000	0000	NOP	空操作	无
0 0000 0000 0001	0001	DAA	A 累加器十进制调整	С
0 0000 0000 0010	0002	CONTW	$A \rightarrow CONT$	无
0 0000 0000 0011	0003	SLEP	0 → WDT, 振荡器停振	T, P
0 0000 0000 0100	0004	WDTC	$0 \rightarrow WDT$	T, P
0 0000 0000 rrrr	000r	IOW R	$A \rightarrow IOCR$	无 ¹
0 0000 0001 0000	0010	ENI	使能中断	无
0 0000 0001 0001	0011	DISI	禁止中断	无
0 0000 0001 0010	0012	RET	[栈顶] → PC	无
0 0000 0001 0011	0013	RETI	[栈顶] → PC, 使能中断	无
0 0000 0001 0100	0014	CONTR	$CONT \rightarrow A$	无
0 0000 0001 rrrr	001r	IOR R	$IOCR \rightarrow A$	无 ¹
0 0000 01rr rrrr	00rr	MOV R,A	$A \rightarrow R$	无
0 0000 1000 0000	0800	CLRA	$0 \rightarrow A$	Z
0 0000 11rr rrrr	00rr	CLR R	$0 \rightarrow R$	Z
0 0001 00rr rrrr	01rr	SUB A,R	$R-A \rightarrow A$	Z, C, DC
0 0001 01rr rrrr	01rr	SUB R,A	$R-A \rightarrow R$	Z, C, DC
0 0001 10rr rrrr	01rr	DECA R	$R-1 \rightarrow A$	Z
0 0001 11rr rrrr	01rr	DEC R	$R-1 \rightarrow R$	Z
0 0010 00rr rrrr	02rr	OR A,R	$A \lor VR \to A$	Z
0 0010 01rr rrrr	02rr	OR R,A	$A \lor VR \to R$	Z
0 0010 10rr rrrr	02rr	AND A,R	$A \& R \rightarrow A$	Z
0 0010 11rr rrrr	02rr	AND R,A	$A \& R \rightarrow R$	Z
0 0011 00rr rrrr	03rr	XOR A,R	$A \oplus R \to A$	Z
0 0011 01rr rrrr	03rr	XOR R,A	$A \oplus R \to R$	Z
0 0011 10rr rrrr	03rr	ADD A,R	$A + R \rightarrow A$	Z, C, DC
0 0011 11rr rrrr	03rr	ADD R,A	$A + R \rightarrow R$	Z, C, DC



二进制指令	十六进制	助记符	操作	受影响标志位
0 0100 00rr rrrr	04rr	MOV A,R	$R \rightarrow A$	Z
0 0100 01rr rrrr	04rr	MOV R,R	$R \rightarrow R$	Z
0 0100 10rr rrrr	04rr	COMA R	$/R \rightarrow A$	Z
0 0100 11rr rrrr	04rr	COM R	$/R \rightarrow R$	Z
0 0101 00rr rrrr	05rr	INCA R	$R+1 \rightarrow A$	Z
0 0101 01rr rrrr	05rr	INC R	$R+1 \rightarrow R$	Z
0 0101 10rr rrrr	05rr	DJZA R	R-1 → A, 值为零则跳过下条指令	无
0 0101 11rr rrrr	05rr	DJZ R	R-1 → R, 值为零则跳过下条指令	无
0 0110 00rr rrrr	06rr	RRCA R	$R(n) \rightarrow A(n-1), R(0) \rightarrow C, C \rightarrow A(7)$	С
0 0110 01rr rrrr	06rr	RRC R	$R(n) \rightarrow R(n-1), R(0) \rightarrow C, C \rightarrow R(7)$	С
0 0110 10rr rrrr	06rr	RLCA R	$R(n) \rightarrow A (n+1), R(7) \rightarrow C, C \rightarrow A(0)$	С
0 0110 11rr rrrr	06rr	RLC R	$R(n) \rightarrow R (n+1), R(7) \rightarrow C, C \rightarrow R(0)$	С
0 0111 00rr rrrr	07rr	SWAPA R	$R(0-3) \rightarrow A (4-7), R(4-7) \rightarrow A(0-3)$	无
0 0111 01rr rrrr	07rr	SWAP R	$R(0-3) \leftrightarrow R(4-7)$	无
0 0111 10rr rrrr	07rr	JZA R	R+1 → A, 值为零则跳过下条指令	无
0 0111 11rr rrrr	07rr	JZ R	R+1 → R, 值为零则跳过下条指令	无
0 100b bbrr rrrr	0xxx	BC R,b	$0 \rightarrow R(b)$	无
0 101b bbrr rrrr	0xxx	BS R,b	$1 \rightarrow R(b)$	无 ³
0 110b bbrr rrrr	0xxx	JBC R,b	如果 R(b)=0, 跳过下条指令	无
0 111b bbrr rrrr	0xxx	JBS R,b	如果 R(b)=1, 跳过下条指令	无
1 00kk kkkk kkkk	1kkk	CALL k	$PC+1 \rightarrow [SP], (Page, k) \rightarrow PC$	无
1 01kk kkkk kkkk	1kkk	JMP k	$(Page, k) \rightarrow PC$	无
1 1000 kkkk kkkk	18kk	MOV A,k	$k \rightarrow A$	无
1 1001 kkkk kkkk	19kk	OR A,k	$A \lor k \to A$	Z
1 1010 kkkk kkkk	1Akk	AND A,k	$A \& k \rightarrow A$	Z
1 1011 kkkk kkkk	1Bkk	XOR A,k	$A \oplus k \to A$	Z
1 1100 kkkk kkkk	1Ckk	RETL k	k → A, [栈顶] → PC	无
1 1101 kkkk kkkk	1Dkk	SUB A,k	$k-A \rightarrow A$	Z, C, DC
1 1110 0000 0001	1E01	INT	$PC+1 \rightarrow [SP],001H \rightarrow PC$	无
1 1111 kkkk kkkk	1Fkk	ADD A,k	$k+A \rightarrow A$	Z, C, DC
1 1110 11rr rrrr	1Err	TBRD R	如果 R8 Bit 7=0, 机器码 (7:0) → R 否则 机器码 (12:8) → R	无

注: ¹此指令只用于操作寄存器IOC5~IOCF.

²此指令不建议由于操作寄存器RF.

³不能用此指令操作寄存器 RF.



6 绝对最大值

项目	范围					
温度范围	-40°C	至	85°C			
存储温度	-65°C	至	150°C			
输入电压	-0.3V	至	+ 6.0V			
输入电压	-0.3V	至	+ 6.0V			
工作电压	2.5V	至	5.5V			
工作电压	DC	至	20 MHz			

7 电气特性

7.1 直流电气特性

Ta= 25°C, VDD= 5.0V \pm 5%, VSS= 0V

符号	参数	条件	最小值	典型值	最大值	单位
Fxt	晶体: VDD 到 2.3V	一条指令周期为2时钟周期	DC	-	4.0	MHz
Fxt	晶体: VDD 到 3V	一条指令周期为2时钟周期	DC	_	8.0	MHz
Fxt	晶体: VDD 到 5V	一条指令周期为2时钟周期	DC	_	20.0	MHz
ERC	RC: VDD 到 5V	R: 5 KΩ, C: 39 pF	F-30%	1500	F+30%	kHz
IIL	输入引脚输入漏电流	VIN = VDD, VSS	ı	-	±1	μΑ
VIH1	输入高电压 (施密特触发器)	Ports 5, 6	0.7Vdd	ı	Vdd+0.3V	V
VIL1	输入低电压 (施密特触发器)	Ports 5, 6	-0.3V	ı	0.3Vdd	V
VIHT1	输入高临界电压(VDD=5.0V)	/RESET, TCC (施密特触发器)	0.7Vdd	-	Vdd+0.3V	V
VILT1	输入低临界电压(VDD=5.0V)	/RESET, TCC (施密特触发器)	-0.3V	-	0.3Vdd	V
VIHX1	时钟输入高电压 (VDD=5.0V)	OSCI	2.9	3.0	3.1	V
VILX1	时钟输入低电压 (VDD=5.0V)	OSCI	1.7	1.8	1.9	V
VIHT2	输入高临界电压(VDD=3.0V)	/RESET, TCC (施密特触发器)	0.7Vdd	-	Vdd+0.3V	V
VILT2	输入低临界电压(VDD=3.0V)	/RESET, TCC (施密特触发器)	-0.3V	_	0.3Vdd	V
IOH1	输出高电压(P50, P55, Port6)	VOH = 0.9VDD	-9	-12	-	A
IOHI	输出高电压(P51~P54)	VOH = 0.9VDD	-6.5	-8	-	mA
IOL1	输出低电压 (Ports 5, 6)	VOL = 0.1VDD	22	28	_	mA
IPH	上拉电流	上拉使能, 输入引脚接 VSS	-70	-75	-80	μА
IPL	下拉电流	下拉使能, 输入引脚接 Vdd	35	40	45	μА



符号	参数	条件	最小值	典型值	最大值	单位
ISB1	省电电流	所有输入引脚和 I/O 引脚接 VDD,输出引脚悬空,WDT 禁止	0.6	2.0	2.5	μА
ISB2	省电电流	所有输入引脚和 I/O 引脚接 VDD,输出引脚悬空,WDT 使能	6	7	8	μА
ICC1	工作供电电流 在2个CLKS	/RESET= '高', Fosc=32KHz (晶振类型,CLKS="0"), 输出引脚悬空, WDT 禁止	25	27	29	μΑ
ICC2	工作供电电流 在2个CLKS	/RESET= '高', Fosc=32KHz (晶振类型,CLKS="0"), 输出引脚悬空, WDT 使能	1.2	1.4	1.6	mA
ICC3	工作供电电流 在2个CLKS	/RESET= '高', Fosc=4MHz (晶振类型, CLKS="0"), 输出引脚悬空, WDT 使能	2.4	2.6	3	mA
ICC4	工作供电电流 在2个CLKS	/RESET= '高', Fosc=10MHz (晶振类型, CLKS="0"), 输出引脚悬空, WDT 使能	2.4	2.6	3	mA

内部 RC 电气特性 (Ta=25°C, VDD=5V, VSS=0V)

内部 RC	偏移率					
M th KC	温度	电压	最小值	典型值	最大值	
4 MHz	25°C	5V	3.88 MHz	4 MHz	4.12 MHz	
8 MHz	25°C	5V	7.76 MHz	8 MHz	8.24 MHz	
16 MHz	25°C	5V	15.52 MHz	16 MHz	16.48 MHz	
455kHz	25°C	5V	441.3kHz	455kHz	468.7kHz	

内部 RC 电气特性 (Ta=-40 ~85°C, VDD=2.2~5.5 V, VSS=0V)

内部 RC	偏移率					
N th CC	温度	电压	最小值	典型值	最大值	
4 MHz	-40 ~85°C	2.2V~5.5V	3.48 MHz	4 MHz	4.52 MHz	
8 MHz	-40 ~85°C	2.2V~5.5V	6.96 MHz	8 MHz	9.04 MHz	
16 MHz	-40 ~85°C	2.2V~5.5V	13.92 MHz	16 MHz	18.08 MHz	
455kHz	-40 ~85°C	2.2V~5.5V	395.85kHz	455kHz	514.15kHz	

LVR (低电压复位) 电气特性

符号	参数	条件	最小值.*	典型值	最大值**	单位
LVR1	LVR1 复位电压 (施密特触发器)	Vdd=5V	ı	ı	-	V
LVR2	LVR2 复位电压 (施密特触发器)	Vdd=5V	2.4 <u>+</u> 0.2	-	2.6 <u>+</u> 0.2	٧
LVR3	LVR3 复位电压 (施密特触发器)	Vdd=5V	3.3 <u>+</u> 0.2	-	3.5 <u>+</u> 0.2	V
LVR4	LVR4 复位电压 (施密特触发器)	Vdd=5V	4.0 <u>+</u> 0.2	_	4.2 <u>+</u> 0.2	V



注: * VDD电压由高到低.

** VDD电压由低到高.

7.2 比较器特性

Vdd = 5.0V, Vss=0V, Ta=-40 到 85°C

符号	参数	条件	最小值	典型值	最大值	单位
SR	回转比	_	0.1	0.2	-	V/µs
Vos	输入补偿电压	RL=5.1K, (注 1)	1	10	15	mV
IVR	输入电压范围	Vdd =5.0V, V _{SS} = 0.0V	0.5	ı	4.5	V
		Vd =5.0V,	0	0.2	0.3	
ovs	输出电压波动	$V_{SS} = 0.0V$, RL=10 K Ω	4.7	4.8	5	V
Ico	比较器供电电流	_	_	300	-	μA
Vs	工作范围	_	2.5	_	5.5	V

注: 1. 这些参数未经测试,仅做为设计参考.

7.3 交流电气特性

Ta=-40°C \sim 85°C, VDD=5V \pm 5%, VSS=0V

符号	参数	条件	最小值	典型值	最大值	单位
Dclk	输入 CLK 占空比	-	45	50	55	%
Tins	指令周期时间	晶振类型	100	-	DC	ns
11115	(CLKS="0")	RC 类型	500	_	DC	ns
Ttcc	TCC 输入周期	-	(Tins+20)/N*	_	_	ns
Tdrh	器件复位持续时间	Ta = 25°C TXAL, SUT1, SUT0=1,1	17.6-30%	17.6	17.6+30%	ms
Trst	/RESET脉冲宽度	Ta = 25°C	2000	-	-	ns
Twdt1*	看门狗定时器周期	Ta = 25°C SUT0=1	17.6-30%	17.6	17.6+30%	ms
Twdt2*	看门狗定时器周期	Ta = 25°C SUT0=0	4.5-30%	4.5	4.5+30%	ms
Tset	输入引脚建立时间	_	_	0	-	ns
Thold	输入引脚持续时间	_	_	20	_	ns
Tdelay	输出引脚延迟时间	Cload=20pF	_	50	_	ns

注:1. N = 选择预分频比

2. Twdt1: 代码选项字Word 1 (SUT1, SUT0)用来设定振荡器的起振时间。晶体振荡模式下,WDT的溢出时间与起振时间相等 (18ms).

^{2.} 这些参数的改变不受之前通告的影响.



- 3. Twdt2: 代码选项字Word 1 (SUT1, SUT0)用来设定振荡器的起振时间。晶体振荡模式下,WDT的溢出时间与起振时间相等 (4.5ms).
- 4. 这些参数并未经过测试,仅做为设计参考用。
- 5. 数据的最小值,典型值和最大值是基于5°C的环境下测量的,仅做为设计参考用。
- 6. 看门狗持续时间由代码选项字Word 1 (Bit 6, Bit 5)决定.

7.4 特性

接下来几页的图是基于有限的样品测试出来的,这里只用作参考。图中说明的特性的准确性不保证。在有些图中,数据也许超出规格书中的工作范围。




图 7-1 Vih, Vil 与. VDD(25℃)






图 7-2 Vih, Vil 与. VDD(-40℃)




图 7-3 Vih, Vil 与 VDD(85℃)






图 7-4 Voh 与loh在 VDD=3V




图 7-5 Voh 与 loh 在VDD=5V






图 7-6 Vol 与lol在 VDD=3V




图 7-7 Vol与 lol 在VDD=5V






图 7-8 IPH 与温度




图 7-9 IPL 与温度






图 7-10 WDT溢出时间与VDD,分频比设置为 1:1




图 7-11 待机电流的典型值 (VDD=5V) 与温度






图 7-12 待机电流的最大值(VDD=5V) 与温度




图7-13 待机电流的典型值 (VDD=3V) 与温度






图 7-14 待机电流的最大值 (VDD=3V) 与温度




图 7-15 工作电流的典型值 (VDD=5V) 与温度






图 7-16 工作电流的最大值(VDD=5V) 与温度




图 7-17 工作电流的典型值 (VDD=3V) 与温度






图 7-18 工作电流的最大值 (VDD=3V) 与温度




图 7-19 工作电流的典型值 (VDD=5V) 与温度






图 7-20 工作电流最大值(VDD=5V) 与温度




图 7-21 工作电流的典型值 (VDD=3V) 与温度







图 7-22 工作电流的最大值 (VDD=3V) 与温度




8 时序图

AC测试输入/输出波形




AC检测:输入电压为VDD-0.5V时为逻辑 "1",GND+0.5V时为逻辑 "0".时序测量时,0.7VDD为逻辑 "1",0.3VDD为逻辑 "0".

复位时序(CLK="0")



TCC 输入时序 (CLKS="0")





附录

A 封装类型

OTP MCU	封装类型	引脚 数	封装尺寸
EM78P163ND14J	DIP	14	300 mil
EM78P163NSO14J	SOP	14	150 mil
EM78P163ND16J	DIP	16	300 mil
EM78P163NSO16J	SOP	16	150 mil

绿色产品,不包含有害物质.

其遵循Sony SS-00259第三版本标准.

Pb 的内容少于 100ppm


Pb 的内容与 Sony spec一致.

类别	EM78P163N/J	
电镀类型	纯锡	
成分 (%)	Sn: 100%	
融化温度(°C)	232°C	
阻抗系数	11.4	
(μΩ-cm)	11.4	
硬度 (hv)	8~10	
延伸率 (%)	>50%	




B 封装信息

■ 14引脚塑封双列直插封装 (PDIP) — 300 mil







■ 14引脚塑封小外型封装(SOP) — 150 mil






■ 16引脚塑封双列直插封装 (PDIP) — 300 mil





Symbal	Min	Normal	Max	
A			4.318	
A1	0.381			
A2	3.175	3.302	3.429	
с	0.203	0.254	0.356	
D	19.000	19.050	19.100	
E	6.174	6.401	6.628	
E1	7.370	7.620	7.870	
eB	8.510	9.020	9.530	
В	0.356	0.457	0.559	
B1	1.143	1.524	1.778	
L	3.048	3.302	3.556	
e	2.540(TYP)			
θ	0		15	




ELAN MICROELECTRONICS CORPORATION			TITLE: PDIP-16L 300MIL PA DIMENSION	CKAGE OUTLINE
DWG NO: POD-003			File: Edtion: A	
	Name	Date	\sim	Unit : mm
Draw	Steven Tsai	90/01/02		Scale: Free
Chec			(OLAII	Material:
Approved	Stacy Chen	90/01/02	¥	Sheet:1 of 1

8位OTP微控制器



■ 16引脚塑封小外型封装(SOP) — 150 mil





C 品质保证与可靠性

测试类别	测试条件	注意
可焊性	焊料温度=245±5°C,使用松香在上面停留5秒	_
	步骤 1: TCT, 65°C (15 分钟)~150°C (15 分钟), 10 次	
	步骤 2: 在 125°C 烤, TD (持久性)=24 小时	
	步骤 3: 储存在 30°C/60%, D (持久性)=192 小时	
前提条件	步骤 4:IR 变化 3 次	适合 SMD IC (例如
119 0000 11	(Pkg 厚度: 2.5mm 或	SOP, QFP, SOJ 等)
	Pkg 体积: 350mm3225±5°C)	
	(Pkg 厚度: 2.5mm 或	
	Pkg 体积: 350mm3240±5°C)	
温度循环测试	-65°C (15 分钟)~150°C (15 分钟), 200 次	_
高压测试	TA =121°C, RH=100%, 压强=2 atm, TD (持久性)= 96 小时	_
高温 /高湿测试	TA=85°C, RH=85%,TD (持久性) = 168, 500 小时	_
保温存储期限	TA=150°C, TD (持久性) = 500, 1000 小时	_
高温工作寿命	TA=125°C, VCC = 最大工作电压, TD (持久性) = 168, 500, 1000 hrs	_
Latch-up	TA=25°C, VCC = 最大 工作电压, 150mA/20V	_
ESD (HBM)	TA=25°C, ≥ ± 3KV	IP_ND,OP_ND,IO_ND IP_NS,OP_NS,IO_NS IP_PD,OP_PD,IO_PD,
ESD (MM)	TA=25°C, ≥ ± 300V	IP_PS,OP_PS,IO_PS, VDD-VSS(+),VDD_VSS (-) 模式

C.1 地址缺陷检测

地址缺陷检测是MCU嵌入式自动防止故障危害功能的一种,检测MCU由噪声或类似造成的功能故障。无论何时MCU试图从ROM区获取一条指令,内部恢复电路将自动开始。如果检测到噪声引起地址错误,MCU重复执行程序直到噪声消除。 MCU 将继续执行下一条指令。