

Campus Pérez Zeledón / Campus Coto
EIF205 - Arquitectura de Computadores
I Proyecto (Lógica Digital) - II Ciclo 2026
Prof: Gabriel Núñez M. / Daniel Granados M.
Valor Total: 20 % (Avance: 4 % — Entrega Final: 16 %)

Objetivo General

Diseñar e implementar en el simulador **LogicCircuit** una **Calculadora y Graficadora Modular de Funciones de 8 Bits**. El proyecto integra los temas fundamentales del curso: **circuitos combinatorios** (sumadores, multiplexores, decodificadores, codificadores), **circuitos secuenciales** (registros, contadores, máquinas de estado) y **diseño jerárquico modular**.

Como parte del proceso de diseño, los estudiantes deberán documentar adecuadamente cada submódulo mediante:

- **Tablas de verdad** para circuitos combinatorios.
- **Tablas de estado y diagramas de estado** para circuitos secuenciales.
- **Simplificación mediante mapas de Karnaugh** cuando sea necesario.
- **Diagramas de bloques** que muestren la interconexión de módulos.

Trabajo Colaborativo y Reglas de Evaluación

1. **Formación Obligatoria de Equipos:** El proyecto se ejecutará en **grupos de máximo 3 personas**. El propósito central radica en fomentar la cooperación, la división técnica de tareas y el aprendizaje colaborativo. La carga técnica está diseñada para ser distribuida equitativamente entre los tres miembros.
2. **Evaluación Individual en la Defensa:** Durante la evaluación final, cada integrante deberá demostrar y explicar el funcionamiento detallado de los circuitos que diseñó. El desconocimiento del funcionamiento de cualquier componente afectará directamente la nota individual del estudiante.
3. **Estructura de Evaluación (20 % Total):**
 - **Avance Obligatorio (4 %):** Evaluación de la Unidad Aritmética de 8 bits (Suma, Resta y Multiplicación) y demostración funcional del módulo básico de pantalla (8×8).
 - **Entrega Final y Defensa (16 %):** Evaluación del sistema completo, incluyendo el secuenciador automático, la matriz de pantalla ampliada, el panel de control de entradas, despliegue en displays de 7-segmentos y defensa oral.
4. **Restricción de Componentes Integrados:** Se prohíbe estrictamente el uso de bloques RAM o ROM prefabricados del simulador. Todas las celdas de pantalla y memorias deberán ser construidas mediante la interconexión modular de Flip-Flops, multiplexores y compuertas lógicas.


Fundamentos Matemáticos del Sistema

El sistema debe evaluar funciones matemáticas de la forma $Y = f(X)$, donde X e Y son números enteros representados en **Complemento a 2** de 8 bits, lo que permite un rango de valores de -128 a $+127$.

Representación del Plano Cartesiano

La pantalla de visualización está organizada como una matriz de LEDs. El punto central de la matriz se define como el origen del sistema de coordenadas $(0, 0)$. Para ubicar un punto (X, Y) en la pantalla:

- Valores **positivos** de X : desplazamiento hacia la **derecha** desde el centro.
- Valores **negativos** de X : desplazamiento hacia la **izquierda** desde el centro.
- Valores **positivos** de Y : desplazamiento hacia **arriba** desde el centro.
- Valores **negativos** de Y : desplazamiento hacia **abajo** desde el centro.



Funciones a Implementar

El sistema debe ser capaz de evaluar y graficar las siguientes funciones:

a. Línea Recta: $Y = mX + b$

Donde:

- m es la **pendiente**, representada en 3 bits en Complemento a 2 (rango: -4 a $+3$).
- b es el **desplazamiento vertical** (intersección con el eje Y), representado en 4 bits en Complemento a 2 (rango: -8 a $+7$).
- X es la variable independiente, representada en 8 bits en Complemento a 2 (rango: -128 a $+127$).

El cálculo requiere:

1. Multiplicar $m \times X$ (producto de un número de 3 bits por uno de 8 bits).
2. Sumar b al producto.
3. El resultado Y debe estar en el rango de 8 bits (-128 a $+127$).

Ejemplo: Para $Y = 2X + 3$:

- Si $X = 5$, entonces $Y = 2 \times 5 + 3 = 13$
- Si $X = -3$, entonces $Y = 2 \times (-3) + 3 = -3$

b. Parábola: $Y = aX^2 + b$

Donde:

- a es el **factor de escala**, representado en 3 bits en Complemento a 2 (rango: -4 a $+3$).
- b es el **desplazamiento vertical**, en 4 bits en Complemento a 2 (rango: -8 a $+7$).
- X es la variable independiente en 8 bits (rango: -128 a $+127$).

El cálculo requiere:

1. Elevar al cuadrado X : $X \times X$ (producto de 8 bits $\times$ 8 bits = 16 bits).
2. Multiplicar por a : $a \times X^2$ (factor de escala).
3. Sumar b al resultado.
4. Descartar bits menos significativos para ajustar a 8 bits (shift right).

Ejemplo: Para $Y = 1X^2 + 0$:

- Si $X = 3$, entonces $Y = 1 \times 9 + 0 = 9$
- Si $X = -3$, entonces $Y = 1 \times 9 + 0 = 9$ (la parábola es simétrica)

c. Línea Inversa: $Y = -X + b$

Donde:

- b es el **desplazamiento vertical**, en 4 bits en Complemento a 2 (rango: -8 a $+7$).
- X es la variable independiente en 8 bits (rango: -128 a $+127$).

El cálculo requiere:

1. Obtener el negativo de X en Complemento a 2: $-X$.
2. Sumar b al resultado.

Ejemplo: Para $Y = -X + 2$:

- Si $X = 5$, entonces $Y = -5 + 2 = -3$
- Si $X = -3$, entonces $Y = 3 + 2 = 5$

Ajuste de Escala (Desplazamiento a la Derecha)

Dado que los cálculos internos pueden producir resultados que exceden el rango de 8 bits, y además la pantalla tiene un tamaño limitado, es necesario aplicar un **desplazamiento a la derecha** (shift right) para descartar los bits menos significativos y ajustar la escala.

Ejemplo de ajuste:


- Resultado de X^2 con $X = 10$: 100 (en binario: 01100100)
- Aplicar shift right de 1 bit: 50 (en binario: 00110010)
- Aplicar shift right de 2 bits: 25 (en binario: 00011001)

La cantidad de desplazamiento dependerá del tamaño de la pantalla y del factor de escala seleccionado.

Visualización de Gráficas: Función Real vs. Salida en Pantalla

A continuación se muestra para cada función: la gráfica matemática real en el plano cartesiano y la representación discreta esperada en la matriz de LEDs de la pantalla.

Línea Recta: $Y = 1X + 0$



(a) Función real $Y = X$

.	.	.	.	X
.	.	.	X	.
.	.	X	.	.
.	X	.	.	.
X	.	.	.	.


X = LED encendido
Centro (0,0) en la matriz

(b) Salida esperada en pantalla (5×5)

Figura 1: Línea Recta con pendiente $m = 1$, desplazamiento $b = 0$

Interpretación: La función $Y = X$ genera una línea diagonal que pasa por el origen. En la matriz de LEDs, se observa una diagonal perfecta desde la esquina inferior izquierda hasta la superior derecha. Cada LED encendido corresponde a un par (X, Y) que satisface la ecuación.

Línea Recta con Pendiente Pronunciada: $Y = 2X + 1$



(a) Función real $Y = 2X + 1$


.	.	.	X	X
.	.	X	X	.
.	X	X	.	.
X	X	.	.	.
.	.	.	.	.

(b) Salida esperada en pantalla (5×5)

Figura 2: Línea Recta con pendiente $m = 2$, desplazamiento $b = 1$

Interpretación: Una pendiente $m = 2$ significa que por cada unidad de X , Y aumenta 2 unidades. El desplazamiento $b = 1$ mueve la línea hacia arriba. En la matriz, se observa que los LEDs están más espaciados verticalmente, formando una línea más inclinada. La presencia de dos LEDs consecutivos en algunas filas/-columnas se debe al muestreo discreto y al redondeo de coordenadas.

Parábola: $Y = X^2$



(a) Función real $Y = X^2$


X	.	.	.	X
.	X	.	X	.
.	.	X	.	.
.	.	.	.	.
.	.	.	.	.

(b) Salida esperada en pantalla (5×5)

Figura 3: Parábola con factor $a = 1$, desplazamiento $b = 0$

Interpretación: La parábola $Y = X^2$ es simétrica respecto al eje Y. Los puntos más cercanos al origen $(0,0)$ tienen valores pequeños de Y , mientras que los puntos más alejados tienen valores grandes. En la matriz, los LEDs forman una “V” invertida redondeada, donde los LEDs superiores corresponden a los valores más grandes de Y .

Línea Inversa: $Y = -X + 2$



(a) Función real $Y = -X + 2$

X	.	.	.	.
.	X	.	.	.
.	.	X	.	.
.	.	.	X	.
.	.	.	.	X

(b) Salida esperada en pantalla (5×5)

Figura 4: Línea Inversa con desplazamiento $b = 2$

Interpretación: La pendiente negativa $m = -1$ hace que la línea descienda a medida que X aumenta. El desplazamiento $b = 2$ mueve la línea hacia arriba en el eje Y. En la matriz, la diagonal va desde la esquina superior izquierda (donde X es negativo y Y es positivo) hacia la inferior derecha (donde X es positivo y Y es negativo), desplazada hacia arriba por el valor de b .

Interfaz de Usuario y Panel de Entradas

El ingreso de datos y la selección de funciones se realiza mediante un panel de control conformado por componentes digitales discretos disponibles en LogicCircuit:

1. **Selector de Función:** Mediante un interruptor de 2 bits se selecciona la ecuación a procesar:

- 00: Modo Línea Recta ($Y = mX + b$).
- 01: Modo Parábola ($Y = aX^2 + b$).
- 10: Modo Inverso ($Y = -X + b$).
- 11: Reservado para futuras extensiones (opcional).

Diseño requerido: Multiplexor de 4 a 1 implementado con compuertas lógicas.

2. **Entrada de Parámetros:**

- **Pendiente (m) / Factor (a):** Conjunto de 3 interruptores (switches) en el simulador para ingresar valores en Complemento a 2 (rango -4 a $+3$).
- **Desplazamiento Vertical (b):** Conjunto de 4 interruptores (switches) en el simulador para ingresar valores en Complemento a 2 (rango -8 a $+7$).

Diseño requerido: Cada interruptor se conecta directamente como entrada digital al circuito. El estudiante debe documentar la correspondencia entre los interruptores y el valor numérico representado.

3. **Control de Trazado:**

- **Pulsador INICIO/GRAFICAR:** Inicia el ciclo de recorrido automático sobre la variable X .
- **Pulsador RESET:** Limpia la pantalla y reinicia el secuenciador.

Diseño requerido: Circuitos antirrebote para los pulsadores.

Diseño de la Pantalla y Sistema de Puntuación

El diseño de la pantalla se fundamenta en una arquitectura modular jerárquica. Se debe construir una celda elemental que posteriormente será replicada para constituir pantallas de mayor dimensión.

Módulo Base de Pantalla (8×8)

Construcción de un bloque de memoria visual compuesto por:

- **64 celdas de memoria:** Cada celda es un Flip-Flop que almacena el estado de un LED.
- **Decodificador de filas:** Selecciona una de las 8 filas.
- **Decodificador de columnas:** Selecciona una de las 8 columnas.
- **Mecanismo de escritura:** Permite encender o apagar un píxel específico.

Diseño requerido:

- Tablas de verdad para decodificadores de 3 a 8 líneas.
- Diagrama de interconexión de los 64 Flip-Flops.
- Simplificación mediante mapas K para la lógica de selección.

Matriz de Pantalla Ampliada

Interconexión de varios módulos base mediante decodificadores de habilitación para extender la resolución física de la pantalla:

- **Pantalla de 16×16 :** Interconexión de 4 módulos de 8×8 .
- **Pantalla de 32×32 :** Interconexión de 16 módulos de 8×8 .

Nivel	Requisitos	Puntuación
Básico	Pantalla 8×8 funcionando. Graficación de línea recta $Y = X$ (pendiente 1, $b = 0$). Documentación: Tablas de verdad de decodificadores, diagrama de bloques.	1.0 / 5.0
Intermedio	Todo lo del Nivel Básico. Escalabilidad a 16×16 (4 módulos base). Graficación de línea recta con pendiente y desplazamiento variables ($Y = mX + b$). Documentación: Diagrama de interconexión de módulos.	3.0 / 5.0
Avanzado	Todo lo del Nivel Intermedio. Escalabilidad a 32×32 (16 módulos base). Graficación de parábolas ($Y = aX^2 + b$). Documentación completa: Tablas de verdad, mapas K, diagramas de estado.	5.0 / 5.0

Sistema de Puntuación por Complejidad

La puntuación se asigna según el nivel alcanzado:

Notas importantes:

- El Nivel Básico requiere que el sistema grafique **al menos una línea recta fija** ($Y = X$). No basta con encender píxeles manualmente.
- El Nivel Intermedio requiere que la pendiente m y el desplazamiento b sean **configurables por el usuario** mediante interruptores.
- Para obtener la puntuación de un nivel, **todos** los requisitos de ese nivel deben estar cumplidos.
- Esta puntuación aplica **por igual a todos los grupos**, independientemente del número de integrantes.

Especificaciones Técnicas del Sistema

Unidad Aritmética de 8 Bits

La ALU debe realizar las siguientes operaciones en Complemento a 2:

- **Sumador/Restador:** Implementación mediante sumador completo de 8 bits con lógica de control para suma y resta.
 - Documentación: Tabla de verdad del sumador completo, extensión a 8 bits.
- **Multiplicador:** Implementación mediante multiplicador secuencial o por desplazamiento.
 - Documentación: Diagrama de estado del multiplicador, tabla de verdad de la unidad de control.
- **Banderas de estado:**
 - Bandera **Cero**: Se activa cuando el resultado es 0.
 - Bandera **Negativo**: Se activa cuando el resultado es negativo ($\text{MSB} = 1$).

Secuenciador de Trazado

Circuito secuencial que controla el proceso de graficación:

1. **Inicialización:** $X = -128$ (valor mínimo en Complemento a 2 de 8 bits).
2. **Evaluación:** Calcula $Y = f(X)$ usando la ALU.
3. **Almacenamiento:** Guarda el punto (X, Y) en la memoria de pantalla.
4. **Incremento:** $X = X + 1$.
5. **Repetición:** Continúa hasta que $X = 127$ (valor máximo).

Diseño requerido:

- Diagrama de estados de la máquina de control.
- Tabla de estados con entradas, salidas y transiciones.
- Simplificación de la lógica de estado siguiente mediante mapas K.
- Implementación del contador de 8 bits para el recorrido de X .

Panel de Monitoreo (Displays de 7 Segmentos)

Visualización en formato BCD de:

- Valor de la pendiente m o factor a .
- Valor del desplazamiento b .
- Coordenada actual X .
- Coordenada actual Y .

Diseño requerido:

- Convertidor de binario a BCD.
- Decodificador BCD a 7 segmentos (tabla de verdad).
- Multiplexor para seleccionar qué valor mostrar.

Entregables del Avance (4 % de la Nota Final)

Fecha de entrega: Semana 8 (según cronograma del curso)

1. **Unidad Aritmética de 8 bits** funcional en simulación:
 - Sumador/Restador en Complemento a 2.
 - Multiplicador básico (al menos por constantes pequeñas).
 - Documentación: Tablas de verdad, diagramas de bloques.
2. **Módulo Base de Pantalla** (8×8):
 - Capacidad de encender píxeles mediante coordenadas.
 - Documentación: Estructura de la celda base, interconexión de 64 celdas.
3. **Esquema de distribución de funciones** entre los 3 integrantes del grupo, indicando claramente qué módulos diseña cada persona.

Criterios de Evaluación Final (16 % de la Nota Final)

Fecha de entrega y defensa: Semana 12 (según cronograma del curso)

Defensa Oral

- La defensa es de carácter **obligatorio y presencial**.
- La **inasistencia** a la defensa implicará la pérdida del 100 % de la nota correspondiente al proyecto, independientemente de haber realizado la entrega.
- Cada grupo dispondrá de un tiempo máximo establecido para la defensa.
- El tiempo debe ser respetado rigurosamente; una vez finalizado, la defensa se dará por concluida.
- No se reprogramarán defensas por razones personales, administrativas o técnicas.
- La defensa permite verificar la comprensión individual del trabajo realizado y la autoría del mismo.

Criterios de Evaluación

1. **Eficacia (60 % = 9.6 puntos sobre 16):**
 - Unidad Aritmética: 15 % (1.44 puntos)
 - Evaluación correcta de ecuaciones en 8 bits.
 - Gestión correcta del signo (Complemento a 2).
 - Cálculo de pendiente m y factor a .
 - Secuenciador: 25 % (2.4 puntos)
 - Funcionamiento de la secuencia automática de trazado.
 - Lectura correcta del panel de interruptores/pulsadores.
 - Pantalla y escalabilidad: 55 % (5.28 puntos)
 - Evaluación según la escala lograda ($8 \times 8 \rightarrow 16 \times 16/32 \times 32$).
 - Lógica de direccionamiento y renderizado de la imagen.

- Displays de monitoreo: 5 % (0.48 puntos)
 - Despliegue BCD en displays de 7 segmentos.

2. Documentación (20 % = 3.2 puntos sobre 16):

- Tablas de verdad, mapas K, diagramas de estado.
- Diagramas de bloques y diseño jerárquico.
- Manual de diseño y explicación de decisiones tomadas.
- Calidad y claridad de la presentación escrita.

3. Defensa Oral (20 % = 3.2 puntos sobre 16):

- Dominio individual comprobado de todos los módulos.
- Capacidad de explicar el funcionamiento de los circuitos diseñados.
- Calidad de la exposición y respuestas a preguntas.
- El desconocimiento del funcionamiento de cualquier componente afectará directamente la nota individual del estudiante.

Formato de Entrega

1. Los archivos deben seguir el siguiente formato establecido en el programa del curso:

- La asignación en mayúsculas seguida de un guión bajo: PROYECTO1_
- Nombre completo del estudiante (primer nombre y dos apellidos) en minúsculas, sin acentos ni signos de puntuación, separando nombres con guión.
- Para grupos, separar los nombres con guión bajo.
- Comprimir en formato .zip: PROYECTO1_nombre1_nombre2_nombre3.zip
- Para documentos escritos, exportar en formato .PDF
- No se permite agregar archivos después del envío.

2. Penalizaciones por incumplimiento:

- -5 puntos por nombre incorrecto.
- -5 puntos por formato de compresión incorrecto.
- Ambas penalizaciones aplican a todos los integrantes del grupo.

3. Plataforma de entrega: Todos los trabajos deben subirse a la plataforma Aula Virtual en las fechas y horas indicadas. No se aceptan envíos por correo electrónico, salvo autorización expresa del profesor.

Uso de Inteligencia Artificial

De acuerdo con el programa del curso y el Reglamento General de la Universidad Nacional:

- Se prohíbe el uso de IA para la generación de soluciones completas en este proyecto.
- El uso de IA se considera como copia y resultará en una calificación de cero.
- El objetivo es fomentar el aprendizaje mediante el esfuerzo propio.
- La validación y criterio del profesor y la Universidad prevalecen ante cualquier disputa.
- Se recuerda que las herramientas de IA pueden presentar sesgos, alucinaciones y respuestas incorrectas.

Recomendaciones para el Desarrollo

1. **Enfoque incremental:** Comenzar por los módulos más simples (sumador, decodificadores) e ir integrando progresivamente.
2. **Documentación simultánea:** No dejar la documentación para el final. Cada módulo debe documentarse a medida que se diseña.
3. **Pruebas unitarias:** Probar cada submódulo de forma aislada antes de integrarlo al sistema completo.
4. **Versionamiento:** Mantener copias de seguridad de las versiones funcionales antes de añadir nueva complejidad.
5. **Referencias al libro de texto:** Utilizar los diseños del libro de Morris Mano como punto de partida.
6. **Herramienta de simulación:** El proyecto se desarrolla en LogicCircuit. El estudiante debe familiarizarse con esta herramienta de manera autónoma, ya que no se dedicará tiempo de clase a explicar su funcionamiento.