

FPGA Puzzle

KangwonNational University 일반대학원 전자공학전공 박제창

■ 한백전자 Combo 장비와 Puzzle 모듈을 사용








■ 퍼즐 보드 개요


본 모듈은 4x4의 7-세그먼트 모듈을 이용한 퍼즐 게임으로 Rom에 저장되어 있는 데이터를 시작 버튼을 누르면 이중 하나의 데이터를 읽어와 세그먼트를 초기화 하고 이를 방향 버튼으로 0-E 까지 문자를 차례대로 맞추는 게임을 설계한다.

모든 모듈의 제어는 FPGA에 VHDL언어를 사용하여 설계된 로직에 의해 이루어 진다.

■ 퍼즐 보드 구성도



■ 퍼즐 보드 핀정보



1차 코드 작성 -> 2018-12-07

문제 : Rom을 사용하지 않으며 Decode 부분의 동작이 모호함.

```
library ieee;
use ieee.std_logic_1164.all;
use ieee.std_logic_unsigned.all;
use ieee.std_logic_arith.all;
entity puzzle is
           port(
                                                       : in std_logic;
                      clk
                                                       : in std_logic; -- up_side key in
: in std_logic; -- down_side key in
                      up_k
                      down_k
                                                       : in std_logic; -- left_side key in
: in std_logic; -- right_side key in
                      left_k
                      right_k
                      start k
                                                       : in std_logic;
                                                                                    -- alone mode start.
initialize puzzle, randum start
                      data
                                                       : buffer std_logic_vector(7 downto 0);
display data,
                                                       : buffer std_logic_vector(3 downto 0);
                      decode
each 7 segment led selector, 4x16 decoder
                      verify
                                                       : buffer std_logic_vector(15 downto 0);
                                                       : out std_logic_vector(15 downto 0)
                      pin_s
           );
end puzzle;
architecture sample1 of puzzle is
signal
                      data0
                                            : std_logic_vector(3 downto 0); -- 0
signal
                      data1
                                            : std_logic_vector(3 downto 0); -- 1
signal
                                              std_logic_vector(3 downto 0); -- 2
                      data2
                                            : std_logic_vector(3 downto 0): -- 3

: std_logic_vector(3 downto 0): -- 4

: std_logic_vector(3 downto 0): -- 5
signal
                      data3
signal
                      data4
signal
                      data5
                                              std_logic_vector(3 downto 0); -- 6
signal
                      data6
signal
                                              std_logic_vector(3 downto 0); --
                      data7
                                              std_logic_vector(3 downto 0); -- 8
std_logic_vector(3 downto 0); -- 9
std_logic_vector(3 downto 0); -- A
                      data8
signal
signal
                      data9
signal
                      dataA
                                              std_logic_vector(3 downto 0); -- B
signal
                      dataB
                                            : std_logic_vector(3 downto 0); -- C

: std_logic_vector(3 downto 0); -- D

: std_logic_vector(3 downto 0); -- E

: std_logic_vector(3 downto 0); -- F
signal
                      dataC
signal
                      dataD
signal
                      dataE
signal
                      dataF
                                            : std_logic_vector(3 downto 0);
signal
                      decode
                                 : std_logic;
signal displ_e
begin
           process(clk)
           variable temp_up: std_logic_vector (1 downto 0);
variable temp_dn: std_logic_vector (1 downto 0);
variable temp_all : std_logic_vector (3 downto 0);
variable r_cnt : std_logic_vector(3 downto 0);
           variable start_ran
                                              std_logic;
           variable veri
                                              std_logic;
           variable key_in : std_logic; variable key_in_m : st
                                            : std_logic;
           variable unable: std_logic;
```

```
variable init
                                        : std_logic;
                                      : integer range 0 to 3; : integer range 0 to 3;
          variable mak_ran
         variable end_ran_m
          variable strobe_ran : std_logic;
         variable cnt
                                        : integer range 0 to 3;
         variable cnt_ex
                                        : integer range 0 to 4;
         variable p_cnt
                                        : std_logic_vector(4 downto 0);
         variable ena_veri
                                        : std_logic;
         begin
                   if (clk='1' and clk'event) then
---- start start button module
                              if start k='1' then
                                        start_ran := '1';
                              else
                                        start_ran := '0';
                              end if;
----end start button module;
-----start random data generator
                              if start_ran = '1' then
                                        key_in_m := '1';

if init = '1' and cnt =0 then
    data0 <= "0100";
    data1 <= "0101";
                                                  data2 <= "1111";
                                                  data3 <= "1001";
data4 <= "1011";
data5 <= "0011";
                                                  data6 <= "0110";
                                                  data7 <= "0111";
                                                  data8 <= "0000";
                                                  data9 <= "0000";
dataA <= "1010";
                                                  dataB <= "1110";
                                                  dataC <= "1100";
dataD <= "1000";
dataE <= "1101";
dataF <= "0010";
                                                  init := '0';
                                                  cnt := 1;
                              strobe_ran := '1';
elsif cnt=1 and strobe_ran = '1' and mak_ran = 0 then
                                                  data0 <= data4;
                                                  data4 <= data0;
                                                  data1 <= data6;
data6 <= data1;
                                                  data2 <= data5;
                                                  data5 <= data2;
                                                  data3 <= data9;
                                                  data9 <= data3;
data7 <= dataE;
dataE <= data7;
                                                  data8 <= dataB;
                                                  dataB <= data8;
                                                  dataA <= dataD;
                                                  dataD <= dataA;
                                                  dataC <= dataF;
dataF <= dataC;
                                                  strobe_ran := '0';
                                                  cnt := 2;
                              elsif cnt=1 and strobe_ran = '1' and mak_ran = 1 then
```

```
data0 <= dataF;
                      dataF <= data0;
                      data1 <= data6;
                      data6 <= data1;
                      data2 <= dataA;
                      dataA <= data2;
                     data3 <= data5;
data5 <= data3;
data4 <= dataD;
                      dataD <= data4;
                      data7 <= dataB;
                      dataB <= data7;
                     data8 <= dataC;
dataC <= data8;
                      data9 <= dataE;
                      dataE <= data9;
                     strobe_ran := '0';
cnt := 2;
elsif cnt=1 and strobe_ran = '1' and mak_ran = 2 then
                      data0 <= data7;
                     data7 <= data7;
data7 <= data0;
data1 <= data4;
data4 <= data1;
                      data2 <= data9;
                      data9 <= data2;
                     data3 <= data2;
data3 <= dataF;
dataF <= data3;
data5 <= dataC;
                      dataC <= data5;
                     data6 <= data5;
data0 <= data6;
data8 <= data8;
                     dataB <= data8;
                      dataA <= dataE;
                      dataE <= dataA;
          strobe_ran := '0';
cnt := 2;
elsif cnt = 2 then
                     data0 <= data0 + 1;
data1 <= data1 + 1;
data2 <= data2 + 1;
                      data3 <= data3 + 1;
                      data4 <= data4 + 1;
                     data5 <= data5 + 1;
data6 <= data6 + 1;
                      data7 <= data7 + 1;
                      data8 <= data8 + 1;
                      data9 <= data9 + 1;
                     dataA <= dataA + 1;
dataB <= dataB + 1;
dataC <= dataC + 1;
                      dataD <= dataD + 1;
                      dataE <= dataE + 1;
                     dataF <= dataF + 1;
cnt := 1;
                      strobe_ran := '1';
          end if;
          if mak_ran = 2 then
                     mak_ran := 0;
          else
                     if end_ran_m = 3 then
                                end_ran_m := 0;
                                mak_ran := mak_ran + 1;
                      else
                                end_ran_m := end_ran_m + 1;
```

```
end if;
                                         end if;
                               else
                                         strobe_ran := '0';
                                         cnt := 0;
init := '1';
                                         key_in_m := '0';
                               end if;
----- end random data generator
---- start key In watchdog & signal return
                    if start_k = '0' then
if up_k='1' or down_k='1' or left_k='1' or right_k = '1' then
key_in := '1';
displ_e <= '1';
                                         else
                                                   displ_e <= '1';
key_in := '0';
                                         end if;
                               end if;
----- end 'key In watchdog & signal return
----start 'data position exchanger from one to one if key_in = '1' then
                                         if cnt_ex = 0 then
                                                    if up_k='1' then
                                                   if dataF(3 downto 2)="11" then unable := '1'; -- can't move anywhere
                                                              else
                                                              temp_up := dataF(3 downto 2);
                                                              cnt_ex := cnt_ex + 1;
unable := '0';
                                                    end if;
                                                    end if;
                                                    if down_k='1' then
                                                   if dataF(3 downto 2)="00" then unable := '1'; -- can't move anywhere
                                                    temp_up := dataF(3 downto 2);
                                                   cnt_ex := cnt_ex + 1;
unable := '0';
                                                    end if;
                                                    end if;
                                                   if left_k='1' then
                                                   if dataF(1 downto 0)="11" then unable := '1'; -- can't move anywhere
                                                              temp_dn := dataF(1 downto 0);
                                                                        cnt_ex := cnt_ex + 1;
unable := '0';
                                                              end if;
                                                    end if;
                                                    if right_k='1' then
                                                   if dataF(1 downto 0)="00" then unable := '1'; -- can't move anywhere
                                                    else
                                                              temp_dn := dataF(1 downto 0);
                                                              cnt_ex := cnt_ex + 1;
unable := '0';
                                                    end if;
```

```
end if:
elsif cnt_ex=1 and unable ='0' then
          if up_k = '1' then
                    temp_up := temp_up + 1;
          end if;
          if down_k ='1' then
                    temp_up := temp_up - 1;
          end if;
          if left_k ='1' then
                    temp_dn := temp_dn + 1;
          if right_k ='1' then
                    temp_dn := temp_dn - 1;
          cnt_ex := cnt_ex + 1;
elsif cnt_ex=2 then
if up_k ='1' or down_k = '1' then
temp_all(3 downto 2) := temp_up;
temp_all(1 downto 0) := dataF(1 downto 0);
          end if;
if left_k = '1' or right_k = '1' then
temp_all(3 downto 2) := dataF(3 downto 2);
temp_all(1 downto 0) := temp_dn;
          end if;
          cnt_ex := cnt_ex + 1;
elsif cnt_ex=3 then
          if temp_all=data0 then
                    dataF <= data0;
data0 <= dataF;
          elsif temp_all = data1 then
dataF <= data1;
data1 <= dataF;
          elsif temp_all = data2 then
                    dataF <= data2;
                     data2 <= dataF;
          elsif temp_all = data3 then
                     dataF <= data3;
                    data3 <= dataF;
          elsif temp_all = data4 then
                    dataF <= data4;
data4 <= dataF;
          elsif temp_all = data5 then
                    dataF <= data5;
                     data5 <= dataF;
          elsif temp_all = data6 then
                    dataF <= data6;
data6 <= dataF;
          elsif temp_all = data7 then
                    dataF <= data7;
data7 <= dataF;
          elsif temp_all = data8 then
                    dataF <= data8;
                     data8 <= dataF;
          elsif temp_all = data9 then dataF <= data9;
```

```
data9 <= dataF;
                  elsif temp_all = dataA then
dataF <= dataA;
dataA <= dataF;
                  elsif temp_all = dataB then
                            dataF <= dataB;
dataB <= dataF;
                   elsif temp_all = dataC then
                  dataF <= dataC;
dataC <= dataF;
elsif temp_all = dataD then
                            dataF <= dataD;
                            dataD <= dataF;
                   elsif temp_all = dataE then
                            dataF <= dataE;
                            dataE <= dataE;
                  end if;
                  cnt_ex := 4 ;
ena_veri := '1';
         end if;
else
         ena_veri := '0';
         cnt_ex := 0;
temp_all := "0000";
unable := '0';
end if;
if ena_veri='1' then
         if data0="0000" then
                  verify(0) <= veri;</pre>
         end if:
         if data1="0001" then
         if data2="0010" then
                 verify(2) <= veri;
         end if;
         if data3="0011" then
                  verify(3) <= veri;</pre>
         end if;
         if data4="0100" then
         verify(4) <= veri; end if;
         if data5="0101" then
                 verify(5) <= veri;
         end if;
         if data6="0110" then
                  verify(6) <= veri;
         end if;
         if data7="0111" then
                 verify(7) <= veri;
         end if;
         if data8="1000" then
                 verify(8) <= veri;
         end if;
         if data9="1001" then
                  verify(9) <= veri;</pre>
         end if;
```

```
if dataA="1010" then
                                                     verify(10) <= veri;
                                          end if:
                                          if dataB="1011" then
                                                     verify(11) <= veri;</pre>
                                          if dataC="1100" then
                                                     verify(12) <= veri;</pre>
                                          end if;
                                          if dataD="1101" then
                                                     verify(13) <= veri;</pre>
                                          end if:
                                          if dataE="1110" then
                                                     verify(14) <= veri;
                                          end if:
                                          if dataF="1111" then
                                                     verify(15) <= veri;</pre>
                                          end if;
                               else
                                          veri := '1';
                                          verify <="000000000000000";
                               end if;
--- display module block
                               if displ_e = '1' then
                                                     if p_cnt = 31 then
                                                               r_cnt := r_cnt + 1;
p_cnt := "00000";
                                                     elsif r cnt=data0 then
                                                                decode <= r_cnt;
data <= "00111111";
                                                     p_cnt := p_cnt +1;
elsif r_cnt=data1 then
                                                               decode <= r_cnt;
data <= "00000110";
                                                     p_cnt := p_cnt + 1; elsif r_cnt=data2 then
                                                                decode <= r_cnt;
                                                                data <= "01011011";
                                                     p_cnt := p_cnt +1;
elsif r_cnt=data3 then
                                                               decode <= r_cnt;</pre>
                                                                data <= "01001111";
                                                     p_cnt := p_cnt +1;
elsif r_cnt=data4 then
                                                               decode <= r_cnt;
data <= "01100110";
                                                               p_cnt := p_cnt +1;
                                                     elsif r_cnt=data5 then
                                                               decode <= r_cnt;
data <= "01101101";
                                                               p_cnt := p_cnt +1;
                                                     elsif r_cnt=data6 then
                                                               decode <= r_cnt;
data <= "01111101";
                                                     p_cnt := p_cnt +1;
elsif r_cnt=data7 then
                                                               decode <= r_cnt;
data <= "00100111";
p_cnt := p_cnt +1;
                                                     elsif r_cnt=data8 then
                                                               decode <= r_cnt;
data <= "01111111";</pre>
                                                     p_cnt := p_cnt +1;
elsif r_cnt=data9 then
```

```
decode <= r cnt;
                                                           data <= "01101111";
                                                           p_cnt := p_cnt + 1;
                                                 elsif r_{cnt} = dataA then
                                                           decode <= r_cnt;
data <= "01110111";</pre>
                                                           p_cnt := p_cnt + 1;
                                                 elsif r_c n = data B then
                                                           decode <= r_cnt;
data <= "01111100";
                                                 p_cnt := p_cnt + 1;
elsif r_cnt = dataC then
                                                           decode <= r cnt;
                                                           data <= "00111001";
                                                           p_cnt := p_cnt + 1;
                                                 elsif r_cnt = dataD then
                                                           decode <= r_cnt;
data <= "01011110";
                                                 p_cnt := p_cnt + 1;
elsif r_cnt=dataE then
                                                           decode <= r_cnt;
data <= "01111001";
                                                           p_cnt := p_cnt + 1;
                                                 elsif r_{cnt} = dataF then
                                                           decode <= r_cnt;
data <= "00000000";
                                                           p_cnt := p_cnt + 1;
                                                 end if;
                             else
                                       p_cnt := "00000";
r_cnt := "0000";
                             end if;
----- end display module
                   end if;
         end process;
         process(clk)
         begin
         if clk'event and clk ='1' then
                   case decode is when "0000" =>
                             pin_s \le "10111111111111111111"; when "0010" =>
                             pin_s <= "11011111111111111";
when "0011" =>
                             pin_s \ll "111011111111111111111"; when "0100" =>
                             pin_s \le "11110111111111111"; when "0101" =>
                             \begin{array}{c} pin\_s <= "11111011111111111";\\ when "0110" => \end{array}
                             \begin{array}{c} \text{pin\_s} <= "111111011111111111";} \\ \text{when "0111"} => \end{array}
                                       pin_s <= "1111111011111111";
                             when "1000" =>
                             \begin{array}{c} pin\_s <= "1111111111111111111111\\ when "10 10" => \end{array}
                             pin_s <= "111111111111111111;
when "1011" =>
                                       pin_s <= "11111111111111";
```


```
end case;
    end if;
end process;
end sample1;
```

■ 핀 설정

| 100 | | PUZZLE 早餐 ? | 결과 커네터의 핀 구성 | | |
|--------------------|-------------|-----------------------|--|--------------------------|------------------|
| 100 | | HE-OIX-240 보드로 연결할 때의 | | HEE-OTK-COMEO 보드로 연결할 때의 | |
| | | Y.11. A 13 | Laborate Contraction of the Cont | 포트 및 | |
| | 100 | EPF10KXXRC240 | 포트 및 판 변호 | EPF1KXXQC208 | 포트 및 된 변호 |
| | A PORT DE L | audience of the | JP1-1 | | EXT1-1 EXT1-2 |
| 11 2 | 10-1 | | JP1-2 | w | BAIL-6 |
| 8 | 10-2 | | 각 포트의 3. 4번 | | EXT1-6 |
| THE COURT | JP-8 | 118 | JP1-6 | 189 | EXT1-6 |
| A. C. | JP-6 | 119 | JP1-6 | 179 | BXT1-7 |
| 1 | 那一个 | 120 | JP1-7 | | BXT1-8 |
| 200 | JP-8 | 128 | JP1-8 | 177 | EX71-9 |
| 200.0 200.0 | JP-9 | 127 | JP1-9 | | EXT1-10 |
| LINE A | JP-10 | 128 | JP1-10 | 175 | 2XT1-11 |
| MATA | JP-11 | 129 | JP1-11 | 173 | EXT1-12 |
| PRITALIT | JP-12 | 131 | IP1-12 | 172 | EXT1-13 |
| TATALE | JP-13 | 132 | JP1-13 | 170 | EXT1-14 |
| FIN.SO FIN.SI | JP-14 | 133 | JP1-14 | (189) | 8X71-15 |
| PIN.S2 | IP-15 | 134 | JP1-15 | 168 | EXT1-18 |
| PIN_S3 | JP-18 | 138 | JP1-18 | 187 | EXT1-17 |
| PIN_S4 | IP-17 | 137 | JP1-17 | 188 | EXT1-18 |
| PEN S5 | JP-18 | 138 | JP1-18 | 184 | BXT1-19 |
| PIN_S8 | JP-19 | 139 | IP1-19 | 189 | BXT1-20 |
| PN_\$7 | JP-20 | 142 | JP1-20 | 182 | EXT1-21 |
| PBN_S8 | JP-21 | 144 | JP1-21 | 181 | BXT1-22 |
| IN_S9 | JP-22 | 147 | JP1-22 | 180 | EXT1-23 |
| N.S10 | JP-23 | 148 | JP1-23 JP1-24 | 159 | BXT1-24 |
| PIN_S11 | JP-24 | 141 | JP1-25 | 158 | BXT1-25 |
| PN_S12 | JP-25 | 143 | JP1-28 | 157 | BXT1-28 |
| PIN_S19 | IP-28 | 148 | IP1-27 | 200 | EXT1-27 |
| PIN_S14 | IP-27 | 158 | IP1-28 | 199 | EXT1-28 |
| PIN.S15 | JP-28 | 157 | 90 91 92 99 94 95 | 38, 37, 38, 39, 40% | 8 |
| N.C. (Not Consect) | | | JP1-41 | 53 | BXT1-41 |
| UP_K | JP-41 | 230 | 각 포트의 42번 | _ | |
| N.C. (Not Cornect) | | 466 | JP1-43 | 1 41 | BXT1-43 |
| LEPT_K | IP-43 | 238 | JP1-44 | 44 | EXT1-44 |
| DOWN_K | JP-44 | 65 | JP1-45 | 45 | EXT1-45 |
| START | JP-45 | 239 | JP1-48 | 43 | EXT1-48 |
| RIGHT_K | JP-48 | 58 | 강 분트의 47, 4 | W. Miles and Co. | |
| N.C. (Not Connect) | | | | 1 | EXT1-49 |
| GND | JP-49 | | JP1-49 | | EXT1-50 |
| GND | 7P-60 | | JP1-50 | | 1 500 |


-Rom 데이터를 활용

- 롬 Mif 파일 생성하는 방법.
- 파일을 새로 생성한 후 원하는 사이즈와 워드 크기를 설정하여 메모리에 데이터를 넣는다.






■ 보드 파일에서 lpm_rom 심볼 파일을 생성한다.



■ MegaWizrd에서 rom을 설정한다.



앞에서 생성한 mif 파일 또는 hex파일을 Rom을 생성할 때 위저드에서 Import 한뒤에 사용해야 한다.

1. 롬 데이터 파일

WIDTH = 8; DEPTH = 1024;

ADDRESS_RADIX = DEC; DATA_RADIX = HEX;

CONTENT BEGIN

| 0 | : | 10 | ; |
|--|---|--|---|
| 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 33 43 43 43 44 43 44 44 44 44 44 44 44 | | 00 00 00 | |
| Z 3 | : | 00 | : |
| 4 | : | 08 | ; |
| 5 | : | 06 | ; |
| 6 | : | 0C | ; |
| 8 | : | 08 06 0C 04 00 0F | : |
| 9 | : | 0F | ; |
| 10 | : | 0B 09 0D | ; |
| 11 | : | 09 | ; |
| 13 | : | 05 | : |
| 14 | : | 05 01 02 03 0A 07 0E 78 10 00 10 | ; |
| 15 | : | 02 | ; |
| 16 17 | : | 03 | ; |
| 18 | : | 0A 07 | : |
| 19 | : | 0E | ; |
| 20 | : | 78 | ; |
| 21 | : | 10 | ; |
| 22 23 | : | 10 | : |
| 24 | : | 00 | ; |
| 25 | : | 0B | ; |
| 26 | : | 03 | ; |
| 27 | : | OB O3 O4 O6 OA O9 O1 O7 O0 O2 OC O5 OF OD OE O8 68 10 OO 20 | : |
| 29 | : | 00 0A | ; |
| 30 | : | 09 | ; |
| 31 | : | 01 | ; |
| 32 | : | 07 | ; |
| 34 | : | 02 | ; |
| 35 | : | 0C | ; |
| 36 | : | 05 | ; |
| 37 | : | OF | ; |
| 30 39 | : | 0E | : |
| 40 | : | 08 | ; |
| 41 | : | 68 | ; |
| 42 | : | 10 | ; |
| 43 11 | : | 20 | : |
| 45 | : | 00 | , |
| 46 | : | OE OF OC | ; |
| 47 | : | 0F | ; |
| 48 49 | | 03 | |
| 45 46 47 48 49 50 51 52 53 54 | | 03 05 0D 0B | |
| 51 | : | ŐĎ | ; |
| 52 | : | 0B | ; |
| 53 54 | : | 08 02 | ; |
| J4 | • | UZ | , |

| 120 121 122 123 124 125 126 127 128 129 130 131 132 133 134 135 136 137 138 139 140 141 142 143 144 145 146 147 148 149 150 151 152 153 154 155 156 157 158 159 160 161 161 162 163 164 167 168 169 170 171 172 173 174 175 176 177 178 179 180 181 182 183 184 | 03 04 002 28 100 060 08 100 07 063 07 063 07 063 07 07 064 07 07 07 07 07 07 07 07 07 07 07 07 07 | |
|---|--|---|
| 104 . | 04 | , |

| $\begin{array}{c} 575 \\ 577 \\ 577 \\ 578 \\ 901 \\ 234 \\ 558 \\ 588 \\ 901 \\ 234 \\ 559 \\ 599 \\ 601 \\ 234 \\ 569 \\ 600 \\ 600 \\ 601 \\ 123 \\ 456 \\ 611 \\$ | | OD OF OE OB O3 O4 O6 O1 OA OB OC O7 C7 10 O1 C0 O3 O2 O1 O8 O6 O5 OA OB OD O6 O5 OA OB OD O6 O5 OB OD O6 OD O6 OD O6 OD O6 OD O7 O7 O7 O7 O7 O7 O7 O7 O7 O7 O7 O7 O7 | |
|--|---|--|---|
| 638 639 | : | 0D 09 | ; |

| 705 : 04 706 : OB 707 : 06 708 : 07 709 : 08 710 : OF 711 : 09 712 : 05 713 : 66 714 : 10 715 : 02 716 : 20 717 : 00 718 : 07 719 : 0C 720 : 02 721 : 0D 722 : 08 723 : 04 724 : 0B 725 : 00 726 : 01 727 : 06 728 : 0A 729 : 0F 730 : 03 | |
|---|--|
| 767 : 0F ; | |
| 767 : 0F ; 768 : 07 ; 769 : 09 ; | |

| 770 | : | 06 | ; |
|---------------------------------|---|----------------|--------|
| 771 772 | : | 01 0E | |
| 773 | : | 00 | ; |
| 774 775 | • | 03 0A | ; |
| 776 | : | 36 | ; |
| 777 778 | : | 10 02 | ; |
| 779 | : | 50 | ; |
| 780 781 | : | 00 00 | ; |
| 782 | : | 02 | , ; |
| 783 784 | : | 0A | ; |
| 785 | : | 0B 07 | ; |
| 786 787 | : | 80 | ; |
| 787 788 | : | 04 01 | ; : |
| 789 790 | : | 0E | ; |
| 790 701 | : | 0D 09 | ; |
| 791 792 | : | 0C | ; |
| 793 | : | 0F | ; |
| 794 795 | : | 05 06 | ; |
| 795 796 | : | 03 | ; |
| 797 798 | : | 26 10 | ; |
| 799 | : | 02 | ; |
| 800 801 | : | 60 00 | ; |
| 802 | : | 04 | ; |
| 803 | : | 0E | ; |
| 804 805 | : | 03 0A | ; |
| 806 | : | 02 | ; |
| 807 808 | : | 0F 0C | ; : |
| 809 | : | 05 | ; |
| 810 811 | : | 00 07 | ; |
| 812 | : | 01 | ; |
| 813 814 | : | 09 | ; |
| 815 | : | 06 0D | , |
| 816 | : | 08 | ; |
| 815 816 817 818 | • | 0B 16 | ; |
| 819 | : | 10 02 | ; |
| 820 821 | : | 02 70 | ; |
| 822 | : | 70 00 | ; |
| 822 823 824 | : | 07 | ; |
| 825 | : | 0A 0B | ; |
| 825 826 | : | 0C 06 | ; |
| 827 828 | | 06 05 | |
| 829 | : | 05 09 03 | ; |
| 828 829 830 831 832 | : | 03 00 | ; |
| 832 | : | 0F | ; |
| 833 | : | 0E | ; |
| 834 | • | 80 | , |

| 900 |
|------------|
| 963 : 00 ; |
| 964 : 0F ; |

| 965 966 967 968 969 970 971 972 973 974 975 976 977 978 980 981 982 983 984 985 987 989 991 992 993 994 1000 1001 1002 1008 1009 1010 1011 1015 1016 1016 1017 | A6 10 02 E0 00 0E 01 04 05 06 00 0B 07 03 08 00 02 0A 0D 96 10 02 F0 00 04 08 00 00 00 00 00 00 00 00 00 00 00 00 | |
|--|--|--|
| 1012 1013 1014 1015 | 04 0A 0C | |

END;

■ Puzzle code

```
library ieee;
use ieee.std_logic_1164.all;
use ieee.std_logic_unsigned.all;
use ieee.std_logic_arith.all;
entity puzzle is
port(
             clk : in std_logic; -- 100hz 클럭
bt_start : in std_logic; -- 퍼즐을 시작하거나 게임도중 다시 시작하도록 하는 버
튼
             bt_up: in std_logic; -- 공백을 위로 이동시키는 버튼
bt_down: in std_logic; -- 공백을 아래로 이동시키는 버튼
bt_left: in std_logic; -- 공백을 왼쪽으로 이동시키는 버튼
bt_right: in std_logic; -- 공백을 오른쪽으로 이동시키는 버튼
             rom_data : in std_logic_vector (3 downto 0); -- 외부 롬으로 부터 읽는 숫자
데이터
             rom_address : out std_logic_vector (11 downto 0); -- 외부 롬에 대한 어드레
스
             rom_cs : out std_logic; -- 외부 롬의 chip enable 신호
-- 각 7segment에 대한 데이터 값, 단 공백의 표시는 "1111"을 사용한다.
dig_00, dig_01, dig_02, dig_03 : out std_logic_vector (3 downto 0);
             dig_00, dig_01, dig_02, dig_03: out std_logic_vector (3 downto 0); dig_04, dig_05, dig_06, dig_07: out std_logic_vector (3 downto 0); dig_08, dig_09, dig_10, dig_11: out std_logic_vector (3 downto 0); dig_12, dig_13, dig_14, dig_15: out std_logic_vector (3 downto 0)
end puzzle;
architecture a of puzzle is
-- 각 7segment의 값을 처리하기 위한 내부 변수
            data_00: std_logic_vector(3 downto 0);
            data_01: std_logic_vector(3 downto 0);
data_02: std_logic_vector(3 downto 0);
data_03: std_logic_vector(3 downto 0);
data_04: std_logic_vector(3 downto 0);
signal
signal
signal
signal
            data_04: std_logic_vector(3 downto 0);
data_05: std_logic_vector(3 downto 0);
data_06: std_logic_vector(3 downto 0);
data_07: std_logic_vector(3 downto 0);
data_08: std_logic_vector(3 downto 0);
data_09: std_logic_vector(3 downto 0);
signal
signal
signal
signal
signal
             data_10 : std_logic_vector(3 downto 0);
signal
            data_11: std_logic_vector(3 downto 0);
data_12: std_logic_vector(3 downto 0);
data_13: std_logic_vector(3 downto 0);
signal
signal
signal
             data_14 : std_logic_vector(3 downto 0);
signal
signal
            data_15: std_logic_vector(3 downto 0);
-- puzzle의 동작 상태를 나타내기 위한 state (idle : 초기상태 또는 종료상태,
-- address_scan : 롬에서 데이터를 읽기 위한 address를 생성하는 상태,
-- load_data : address_scan state에서 만들어진 address를 가지고 롬으로 부터 데이터
로드.
___,
-- play : 실제 동작 상태
type status is (idle, address_scan, load_data, play);
signal puzzle_status : status;
-- 퍼즐의 모든 숫자가 맞추어 질 경우 '1'의 값을 가진다.
signal play_done : std_logic;
-- 롬에 저장된 256가지의 데이터 어드레스
signal rom_address_msb : integer range 255 downto 0; -- 256가지의 데이터에 대한 각각의 숫자 어드레스 signal rom_address_lsb : integer range 15 downto 0;
```

```
-- 버튼 누름 감지를 위한 변수, 값이 "01"일 경우 누름으로 감지 signal start, up, down, left, right : std_logic_vector (1 downto 0);
-- 공백의 위치에 대한 변수
signal position: integer range 15 downto 0;
-- 256가지의 데이터에 대한 각각의 숫자 어드레스
signal address: integer range 15 downto 0;
-- 버튼의 누름을 감지하기 위한 변수값을 생성하는 구문
-- 예를 들어 start의 값이 "01"인경우 키가 눌려짐을 의미하고
-- "10"인 경우 눌러진 상태에서 떼어진 상태로 바뀜을 의미한다.
begin
process (clk)
begin
        if clk'event and clk = '1' then
                 start(0) <= bt_start;
                 start(1) <= start(0);
                 up(0) \le bt_up;
                 up(1) <= up(0);
                 down(0) <= bt_down;
down(1) <= down(0);</pre>
                 left(0) <= bt_left;</pre>
                 left(1) \leftarrow left(0);
                 right(0) <= bt_right;
                 right(1) \ll right(0);
        end if:
end process;
-- 퍼즐의 동작 상태를 제어하기 위한 구문
process (clk)
begin
        if clk'event and clk = '1' then
                 case puzzle_status is
                         when idle =>
-- start 버튼이 눌러지면
                                  if start = "01" then
                                          puzzle_status <= address_scan;</pre>
                                  end if:
                         when address_scan =>
-- start 버튼이 떼어지면
                                  if start = "10" then
                                          puzzle_status <= load_data;</pre>
                                  end if;
                         when load_data =>
-- address가 15가 되면(rom으로 부터 data load가 완료되면)
                                  if address = 15 then
                                          puzzle_status <= play;</pre>
                                  end if;
                         when play =>
-- play 도중 start가 눌러지면 게임 종료
if start = "01" then
                                           puzzle_status <= idle;
-- 모든 숫자가 맞추어 지면 게임 종료
                                  elsif play_done = '1' then
                                          puzzle_status <= idle;
                                  end if;
                         when others =>
                                  puzzle_status <= idle;
                 end case;
        end if;
end process;
-- 롬으로 부터 데이터가 읽어지는 load_data 상태에서
```

```
rom cs <= '0' when puzzle status = load data else '1';
-- address_scan state는 start키가 눌려지는 동안 상태가 유지되는데
이때 address를 무한 반복으로 카운트 하고 state가 load_data로 전환
될때 카운트된 address를 넘겨주게 된다. 이렇게 하여 준비된 256개의
데이터중에서 임의의 데이터가 선택되도록 한다.
process (clk)
begin
        if clk'event and clk = '1' then
                 if puzzle_status = address_scan then
                         if rom_address_msb = 255 then
                                  rom_address_msb <= 0;</pre>
                                  rom_address_msb <= rom_address_msb + 1;</pre>
                         end if:
                 elsif puzzle_status = load_data then
                         rom_address(11
                                                      downto
                                                                          4)
                                                                                        <=
conv_std_logic_vector(rom_address_msb, 8);
                 end if;
        end if;
end process;
-- 롬으로 선택된 숫자 데이터를 읽기위한 하위 어드레스를 생성하기 위한 구문
process (clk)
begin
        if clk'event and clk = '1' then
                 if puzzle_status = load_data then
                         rom_address_lsb <= rom_address_lsb + 1;</pre>
                         rom_address_lsb <= 0;</pre>
                 end if;
                 address <= rom_address_lsb;
        end if:
-- conv_std_logic_vector는 integer의 형태를 std_logic_vector로 변환하기 위한 function
        rom_address(3 downto 0) <= conv_std_logic_vector(rom_address_lsb,4);
end process;
process (clk)
begin
        if clk'event and clk = '1' then
-- 롬으로 부터 읽어진 데이터에서 공백("1111")위치를 찾는다.
                 if puzzle_status = load_data then
                                  if rom_data = "1111" then
                                          position <= address;
                                  end if;
                 elsif puzzle_status = play then
if position >= 4 then
                                          position <= position - 4;
                                  end if;
elsif down = "01" then
-- 공백의 위치가 가장 아래의 줄에 위치할 경우 더이상 아래로의 이동이 불가 하므로
-- 위치 이동이 없으며 이외의 조건에서는 이전위치에서 4를 더해서 다음 위치를 지정한다.
                                  if position <= 11 then
                                          position <= position + 4;
                         end if;
elsif left = "01" then
   공백의 위치가 가장 왼쪽의 줄에 위치할 경우 더이상 왼쪽으로의 이동이 불가 하므로
위치 이동이 없으며 이외의 조건에서는 이전위치에서 1를 빼서 다음 위치를 지정한다.
if position /= 0 and position /= 4 and position /= 8
and position /= 12 then
```

```
position <= position - 1;
                                        end if;
                              elsif right = "01" then
eisii right = vi then
-- 공백의 위치가 가장 오른쪽의 줄에 위치할 경우 더이상 오른쪽으로의 이동이 불가 하므로
-- 위치 이동이 없으며 이외의 조건에서는 이전위치에서 1를 더해서 다음 위치를 지정한다.
if position /= 3 and position /= 7 and position /=
11 and position /= 15 then
                                                  position <= position + 1;
                                        end if:
                              end if;
                    end if;
          end if:
end process;
process (clk)
begin
          if clk'event and clk = '1' then
-- 롬으로 부터 숫자 데이터를 읽어오는 구문
                    if puzzle_status = load_data then
                              case address is
                                        when 00 \Rightarrow data_00 \ll rom_data;
                                        when 01 \Rightarrow data_01 \Leftarrow rom_data;
                                        when 02 \Rightarrow data_02 \ll rom_data;
                                        when 03 \Rightarrow data_03 \Leftarrow rom_data;
                                        when 04 \Rightarrow data_04 \ll rom_data;
                                        when 05 => data_05 <= rom_data;
                                        when 06 => data_06 <= rom_data; when 07 => data_07 <= rom_data;
                                        when 08 => data_08 <= rom_data;
                                        when 09 => data_09 <= rom_data;
                                        when 10 => data_10 <= rom_data;
                                        when 11 => data_11 <= rom_data;
                                        when 12 => data_12 <= rom_data;
                                        when 13 => data_13 <= rom_data;
                                        when 14 \Rightarrow data_14 \ll rom_data;
                                        when 15 => data_15 <= rom_data;
                                        when others => null;
                              end case;
end case;
-- 각 키의 눌러짐과 현재 공백의 위치를 조합하여 다음 데이터의 값을 변경한다.
elsif puzzle_status = play then
-- 현재 공백의 위치가 두번째 줄의 첫번째에 위치해 있을때 up 버튼이 눌러진 경우나
-- 공백의 위치가 첫번째 줄의 첫번째에 위치한 상태에서 down 버튼이 눌러진 경우
-- 첫째눌의 첫번째 값과 두번째 줄의 첫번째의 값을 교환한다.
if (up = "01" and position = 04) or (down = "01" and position
= 00) then
                                        data_00 <= data_04;
                              data_04 \le data_00;
elsif (left = "01" and position = 01) or (right = "01" and
position = 00) then
                                        data_00 <= data_01;
                                        data_01 <= data_00;
                              end if;
                              if (up = "01" and position = 05) or (down = "01" and position
= 01) then
                                        data_01 <= data_05;
                                        data_05 <= data_01;
                              elsif (left = "01" and position = 02) or (right = "01" and
position = 01) then
                                        data_01 <= data_02;
                                        data_02 <= data_01;
                              end if;
                              if (up = "01" and position = 06) or (down = "01" and position
= 02) then
```

```
data 02 <= data 06;
                           data_06 \ll data_02;
elsif (left = "01" and position = 03) or (right = "01" and
position = 02) then
                                   data_02 <= data_03;
                                   data_03 <= data_02;
                           end if;
                           if (up = "01" and position = 07) or (down = "01" and position
= 03) then
                                   data_03 <= data_07;
                                   data_07 <= data_03;
                           end if;
                           if (up = "01" and position = 08) or (down = "01" and position
= 04) then
                          \begin{array}{c} data\_04 <= data\_08;\\ data\_08 <= data\_04;\\ elsif (left = "01" and position = 05) or (right = "01" and \\ \end{array}
position = 04) then
                                   data_04 <= data_05;
                                    data_05 <= data_04;
                           end if:
                           if (up = "01" and position = 09) or (down = "01" and position
= 05) then
                                   data_05 <= data_09;
                           data_000 < data_005;
elsif (left = "01" and position = 06) or (right = "01" and
position = 05) then
                                   data_05 <= data_06;
                                    data_06 <= data_05;
                           end if:
                           if (up = "01" and position = 10) or (down = "01" and position
= 06) then
                                   data_06 <= data_10;
                           data_10 \ll data_06;
elsif (left = "01" and position = 07) or (right = "01" and
position = 06) then
                                    data_06 <= data_07;
                                   data_07 <= data_06;
                           end if;
                           if (up = "01" and position = 11) or (down = "01" and position
= 07) then
                                   data_07 <= data_11;
                                   data_11 <= data_07;
                           end if:
                           if (up = "01" and position = 12) or (down = "01" and position
= 08) then
                                   data_08 <= data_12;
                           data_12 \ll data_08;
elsif (left = "01" and position = 09) or (right = "01" and
position = 08) then
                                    data_08 <= data_09;
                                    data_09 <= data_08;
                           end if;
                           if (up = "01" and position = 13) or (down = "01" and position
= 09) then
                                   data_09 <= data_13;
                           data_13 \le data_09;
elsif (left = "01" and position = 10) or (right = "01" and
```

```
position = 09) then
                                        data_09 <= data_10;
                                        data_10 <= data_09;
                              end if;
                              if (up = "01" and position = 14) or (down = "01" and position
= 10) then
                                        data_10 <= data_14;
                              position = 10) then
                                        data_10 <= data_11;
                                         data_11 <= data_10;
                              end if:
                              if (up = "01" and position = 15) or (down = "01" and position
= 11) then
                                        data_11 <= data_15;
                                        data_15 <= data_11;
                              end if;
                              if (left = "01" and position = 13) or (right = "01" and
position = 12) then
                                        data_12 <= data_13;
data_13 <= data_12;
                              end if:
                              if (left = "01" and position = 14) or (right = "01" and
position = 13) then
                                        data_13 <= data_14;
                                         data_14 <= data_13;
                              end if;
                              if (left = "01" and position = 15) or (right = "01" and
position = 14) then
                                        data_14 <= data_15;
                                        data_15 <= data_14;
                              end if;
                    end if;
          end if:
end process;
process (clk)
begin
-- 숫자들이 정확한 자리에 위치된 것을 체크하기 위한 구문 if clk'event and clk = '1' then if data_00 = "00000" and data_01 = "0001" and data_02 = "0010" and
                    If data_00 = 0000 and data_01 = 0001" and data_02 = 0010" ard data_03 = "0011" and data_04 = "0100" and data_05 = "0101" and data_06 = "0110" and data_07 = "0111" and data_08 = "1000" and data_09 = "1001" and data_10 = "1010" and data_11 = "1011" and data_12 = "1100" and data_13 = "1101" and data_14 = "1110" and data_15 = "1111" then play_done <= '1';
                              play_done <= '0';
                    end if;
          end if;
end process;
dig_00 <= data_00;
dig_01 <= data_01;
dig_02 <= data_02;
dig_03 <= data_03;
dig_04 <= data_04;
dig_05 <= data_05;
```

```
dig_06 <= data_06;
dig_07 <= data_07;
dig_08 <= data_08;
dig_09 <= data_09;
dig_10 <= data_10;
dig_11 <= data_11;
dig_12 <= data_12;
dig_13 <= data_13;
dig_14 <= data_14;
dig_15 <= data_15;
end a;
```

■ 7 세그먼트를 컨트롤 하기 위한 코드

```
-- 일반적인 방법으로 7segment를 디스플레이 할 경우 7segment의 숫자 만큼의
출력이 필요하게 된다. 예를 들어 8개의 7segment를 사용할 경우 8bit 출력 x
8개 = 64 출력이 필요하게 된다. 이를 변형하여 출력의 수를 줄이기 위한 방법이
scanning을 이용한 방법이다. 7segment의 값은 공통으로 사용하고 출력할 위치를
선택하는 common이라는 출력을 만들어 이를 10khz 정도의 클럭을 이용하여 빠르게
디스플레이하면 전체가 디스플레이 된 것으로 보이게 된다.
library ieee;
use ieee.std_logic_1164.all;
entity seg_module is
port (
           clk : in std_logic; -- 10khz 클럭
-- 7segment 데이터 입력
           dig_00: in std_logic_vector (3 downto 0);
           dig_01: in std_logic_vector (3 downto 0);
dig_02: in std_logic_vector (3 downto 0);
dig_03: in std_logic_vector (3 downto 0);
dig_04: in std_logic_vector (3 downto 0);
           dig_05: in std_logic_vector (3 downto 0);
           dig_06: in std_logic_vector (3 downto 0); dig_07: in std_logic_vector (3 downto 0); dig_08: in std_logic_vector (3 downto 0);
           dig_09: in std_logic_vector (3 downto 0);
           dig_10: in std_logic_vector (3 downto 0);
dig_11: in std_logic_vector (3 downto 0);
dig_12: in std_logic_vector (3 downto 0);
           dig_13: in std_logic_vector (3 downto 0);
           dig_14: in std_logic_vector (3 downto 0); dig_15: in std_logic_vector (3 downto 0);
-- 7segment 출력
           seg_out : out std_logic_vector (7 downto 0);
    7segment 디스플레이 위치 지정 출력
           common: out std_logic_vector (15 downto 0)
);
end seg_module;
architecture a of seg_module is
component hex2seg
port (
           hex: in std_logic_vector (3 downto 0);
           segment : out std_logic_vector (7 downto 0)
);
end component;
-- 16개의 7segment를 사용하므로 0 ~ 15까지 카운트 하기 위해 사용.
signal cnt: integer range 15 downto 0;
signal hexa: std_logic_vector (3 downto 0);
begin
u0: hex2seg
port map ( hexa, seg_out);
process(clk)
begin
           if clk'event and clk = '1' then
                      cnt <= cnt + 1;
                       case cnt is
-- common이 '1'일 경우 7segment를 디스플레이 하고 '0'일 경우 -- 디스플레이를 하지 않게 된다.__
                                 when 15 \Rightarrow
                                             common <= "011111111111111";
                                             hexa <= dig_15;
```

```
when 14 =>
                common <= "1011111111111111";
                hexa <= dig_14;
        when 13 =>
                common <= "1101111111111111";
                hexa <= dig_13;
        when 12 =>
                common <= "1110111111111111";
hexa <= dig_12;
        when 11 =>
                common <= "1111011111111111";
                hexa <= dig_11;
        when 10 \Rightarrow
                common <= "1111101111111111";
                hexa <= dig_10;
        when 09 =>
                common <= "1111110111111111";
hexa <= dig_09;
        when 08 \Rightarrow
                common <= "1111111011111111";
                hexa \leftarrow dig_08;
        when 07 \Rightarrow
                common <= "1111111101111111";
                hexa <= dig_07;
        when 06 \Rightarrow
                common <= "11111111111111";
                hexa <= dig_06;
        when 05 =>
                common <= "1111111111011111";
                hexa <= dig_05;
        when 04 =>
                common <= "11111111111111";
                hexa <= dig_04;
        when 03 \Rightarrow
                common <= "111111111111111";
                hexa \leftarrow dig_03;
        when 02 =>
                common <= "11111111111111111";
                hexa \leftarrow dig_02;
        when 01 =>
               when 00 \Rightarrow
                common <= "1111111111111110";
                hexa <= dig_00;
        when others =>
                null;
end case;
```

end if;

end process; end a;

■ seg_puzzle 은 시스템을 동작시키는 핵심 코드다 따라서 architecture 내의 puzzle 코드와 seg_module 코드가 필수 적으로 프로젝트 안에 포함되어야 하며 ROM을 생성해야 컴파일에 문제가 없다.

```
library ieee;
use ieee.std_logic_1164.all;
entity seg_puzzle is
port (
           clk : in std_logic; -- 10KHz 클럭
bt_start : in std_logic; -- 게임 시작및 종료 버튼
-- 방향 버튼
           bt_up : in std_logic;
           bt_down : in std_logic;
           bt_left: in std_logic;
           bt_right : in std_logic;
-- 외부 롬에 대한 데이터 입력
           rom_data: in std_logic_vector (3 downto 0);
-- 외부 롬에 대한 어드레스 출력
           rom_address : out std_logic_vector (11 downto 0);
-- 외부 롬에 대한 chip select 출력
rom_cs : out std_logic;
-- 7segment 데이터
    seg_out : out std_logic_vector (7 downto 0);
7segment 선택 출력
common : out std_logic_vector (15 downto 0)
);
end seg_puzzle;
architecture a of seg_puzzle is
component puzzle
port(
                       : in std_logic;
           bt_start : in std_logic;
           bt_up : in std_logic;
           bt_down : in std_logic;
           bt_left: in std_logic;
           bt_right : in std_logic;
           rom_data : in std_logic_vector (3 downto 0);
           rom_address : out std_logic_vector (11 downto 0);
           rom_cs : out std_logic;
           dig_00, dig_01, dig_02, dig_03 : out std_logic_vector (3 downto 0); dig_04, dig_05, dig_06, dig_07 : out std_logic_vector (3 downto 0); dig_08, dig_09, dig_10, dig_11 : out std_logic_vector (3 downto 0); dig_12, dig_13, dig_14, dig_15 : out std_logic_vector (3 downto 0)
);
end component;
component seg_module
port (
           clk: in std_logic;
           dig_00 : in std_logic_vector (3 downto 0);
           dig_01: in std_logic_vector (3 downto 0);
dig_02: in std_logic_vector (3 downto 0);
dig_03: in std_logic_vector (3 downto 0);
           dig_04: in std_logic_vector (3 downto 0); dig_05: in std_logic_vector (3 downto 0); dig_06: in std_logic_vector (3 downto 0);
```

```
dig_07: in std_logic_vector (3 downto 0);
              dig_08: in std_logic_vector (3 downto 0); dig_09: in std_logic_vector (3 downto 0);
              dig_10: in std_logic_vector (3 downto 0);
dig_11: in std_logic_vector (3 downto 0);
dig_12: in std_logic_vector (3 downto 0);
              dig_13: in std_logic_vector (3 downto 0);
dig_14: in std_logic_vector (3 downto 0);
dig_15: in std_logic_vector (3 downto 0);
               seg_out : out std_logic_vector (7 downto 0);
              common: out std_logic_vector (15 downto 0)
end component;
             dig_00, dig_01, dig_02, dig_03 : std_logic_vector (3 downto 0); dig_04, dig_05, dig_06, dig_07 : std_logic_vector (3 downto 0); dig_08, dig_09, dig_10, dig_11 : std_logic_vector (3 downto 0); dig_12, dig_13, dig_14, dig_15 : std_logic_vector (3 downto 0);
signal
signal
signal
begin
u0: puzzle
port map( clk, bt_start, bt_up, bt_down, bt_left, bt_right,
                                           rom_data, rom_address, rom_cs,
                                           dig_00, dig_01, dig_02, dig_03, dig_04, dig_05, dig_06, dig_07, dig_08, dig_09, dig_10, dig_11,
                                           dig_12, dig_13, dig_14, dig_15
);
u1: seg_module
port map(
              dig_00, dig_01, dig_02, dig_03,
              dig_04, dig_05, dig_06, dig_07, dig_08, dig_09, dig_10, dig_11, dig_12, dig_13, dig_14, dig_15,
              seg_out,
              common
);
end a;
```