
석사: 박 제 창(JAICHANGPARK)

20181017-24

목표


- DE2 Board를 활용한 시분할 멀티플렉싱 구현
- 송신부 클럭 기반 시분할 멀티플렉싱 구현
- 수신부 클럭 기반 시분할 멀티플렉싱 구현
- (단 클럭 신호는 DE2보드 내부 발진기 클럭을 사용한다.)


• **시분할 다중화**(Time Division Multiplexing, **TDM**)이란 전송 로를 점유하는 시간을 분할하여 한 개의 전송로에 여러 개 의 가상 경로를 구성하는 통신 방식이다.



기본적인 멀티플랙싱 구조도

Block diagram of TDM system





A Typical Framing Structure for TDM




23

출처:

https://www.google.co.kr/url?sa=i&source=images&cd=&cad=rja&uact=8&ved=2ahUKEwiCt4Gpip3eAhWJyrwKHS0YC-UQjhx6BAgBEAM&url=https%3A%2F%2Fwww.slideshare.net%2FSpanditLenka%2Ftime-division-multiplexing-77643125&psig=AOvVaw3yyDfHLUmYrjPoAcsHlY7N&ust=1540401869378521


▶ 클럭부 (송, 수신부 공통 사용)



▶ 클럭부

```
=-- count4.vhd
 -- Four-bit binary counter based on a component
 -- from the Library of Parameterized Modules (LPM)
 -- Counter has an active-LOW reset
 LIBRARY ieee:
 USE ieee std logic 1164.ALL;
 LIBRARY 1pm;
 USE lpm.lpm components.ALL;
ENTITY count4 IS
   PORT (
        clk, reset : IN STD LOGIC;
       ctr q : OUT STD LOGIC VECTOR (3 downto 0));
 END count4:
ARCHITECTURE count OF count4 IS
     SIGNAL clrn : STD LOGIC;
BEGIN
 -- Instantiate 5-bit counter
    clock divider: lpm counter
        GENERIC MAP (LPM WIDTH => 4)
        PORT MAP ( clock => clk,
                   aclr => clrn,
                    q => ctr q(3 DOWNTO 0));
     clrn <= not reset;</pre>
 END count;
```


> 송신부 디코더 설계



> 송신부 디코더 설계

```
ENTITY decode41 IS
PORT (
    d1, d0 : IN BIT;
    y0, y1, y2, y3: OUT BIT);
 END decode41:
■ARCHITECTURE a of decode41 IS
     SIGNAL inputs : BIT VECTOR(1 downto 0);
     SIGNAL outputs: BIT VECTOR(0 to 3);
■ BEGIN
     inputs <= d1 & d0;
     WITH inputs SELECT
         outputs <= "0111" WHEN "00",
                      "1011" WHEN "01",
                      "1101" WHEN "10",
                      "1110" WHEN "11";
    y0 <= outputs(0);
     y1 <= outputs(1);
     y2 <= outputs(2);
     y3 <= outputs(3);
 end a:
```

▶ 송신부 4비트 시프터 설계




> 송신부 4비트 시프터 설계


```
LIBRARY ieee:
USE ieee std logic 1164 ALL;
LIBRARY lpm;
USE 1pm.1pm components.ALL;
ENTITY shift4 IS
   PORT (
                  : IN STD LOGIC VECTOR(3 downto 0);
       parallel
      serial_in : IN STD_LOGIC := '0';
       load, clk, reset : IN STD LOGIC;
                    : OUT STD LOGIC);
       serial out
END shift4:
ARCHITECTURE shift OF shift4 IS
   SIGNAL clrn: STD LOGIC;
BEGIN
-- Instantiate 4-bit shift register
   four bit shift: lpm shiftreg
       GENERIC MAP (LPM WIDTH => 4, LPM DIRECTION => "RIGHT")
       PORT MAP ( aclr => clrn,
                   clock => clk,
                  load => load,
shiftin => serial_in,
data => parallel(3 downto 0),
                   shiftout => serial out);
   clrn <= not reset;</pre>
END shift;
```

• 1차 핀 설정


Top View - Wire Bond Cyclone II - EP2C35F672C6




• 1차 핀 설정




• 1차 회로 구성






Led수 부족으로 다음과 같이 시프트 레지스터 개수를 줄이고 디코더 개수 또한 줄임.




```
ENTITY mux_2ch IS
          PORT (
 3
                  : IN
                          BIT;
                  : IN
                          BIT VECTOR (1 downto 0);
 5
                  : OUT
                           BIT);
 6
      END mux 2ch;
 8
    ARCHITECTURE a OF mux_2ch IS
 9
    ■ BEGIN
10
          -- Selected Signal Assignment
11
      MUX2:
              WITH & SELECT
12
              y <= d(0) WHEN '0',
13
                      d(1) WHEN '1';
14
15
      END a;
16
17
```




송신부

Date: October 24, 2018

2차 회로 설계 입력 결과




• 수신부 디코더 설계



```
LIBRARY ieee:
 USE ieee.std logic 1164.ALL;
 -- Define inputs and outputs
ENTITY decode4c IS
     PORT (
         d1, d0
                                                 STD LOGIC;
         x0, x1, x2, x3, y0, y1, y2, y3 : OUT
 END decode4c;
 -- Define i/o relationship
ARCHITECTURE four ch decode OF decode4c IS
         Concurrent Signal Assignment
             (not d1) and (not d0); -- input 00: output x0 HIGH
                               d0); -- input 01 output x1 HIGH
                  d1) and (not d0); -- input 10: output x2 HIGH
                  d1) and (
                               d0); -- input 11: output x3 HIGH
     y0 <= not ((not d1) and (not d0));
                                             -- input 00: output x0 HIGH
             not ((not d1) and (
                                             -- input 01 output x1 HIGH
                                             -- input 10: output x2 HIGH
                       d1) and (not d0));
     y3 <= not ((
                       d1) and (
                                             -- input 11: output x3 HIGH
 END four_ch_decode;
```


■ 수신부 4비트 시프트 설계



■ 수신부 4비트 시프트 설계

```
LIBRARY ieee;
 USE ieee.std logic 1164.ALL;
 LIBRARY lpm;
 USE 1pm.1pm components.ALL;
■ ENTITY shift4r IS
■ PORT (
        serial in : IN STD LOGIC;
        clk, reset, enable : IN STD_LOGIC;
                       : OUT STD LOGIC VECTOR(3 downto 0));
        q out
 END shift4r;
ARCHITECTURE shift OF shift4r IS
    COMPONENT lpm shiftreg
        GENERIC (LPM WIDTH: POSITIVE; LPM DIRECTION: STRING);
        PORT (clock: IN STD LOGIC;
            enable: IN STD LOGIC := '1';
            shiftin: IN STD LOGIC := '1';
            aclr: IN STD LOGIC := '0';
            q: OUT STD LOGIC VECTOR(LPM WIDTH-1 DOWNTO 0));
     END COMPONENT;
     SIGNAL clrn: STD LOGIC;
 BEGIN
 --Instantiate 4-bit shift register
     four_bit_shift: lpm_shiftreg
        GENERIC MAP (LPM WIDTH => 4, LPM DIRECTION => "RIGHT")
       PORT MAP ( aclr => clrn,
                   clock
                             => clk,
                    enable => enable,
                    shiftin => serial in,
                        => q out(3 downto 0));
     clrn <= not reset;</pre>
 END shift;
```

■ 수신부 레치 설계



■ 수신부 레치 설계

```
LIBRARY ieee;
 USE ieee.std logic 1164.all;
 LIBRARY 1pm;
 USE lpm.lpm components.all;
ENTITY latch4 IS
     PORT (
                          STD LOGIC VECTOR (3 downto 0);
                          STD LOGIC;
         enable : IN
                          STD LOGIC VECTOR (3 downto 0));
                  : OUT
 END latch4:
ARCHITECTURE latch OF latch4 IS
■ BEGIN
     four bit latch: lpm latch
         GENERIC MAP (LPM WIDTH
         PORT MAP (data
                          => d(3 downto 0),
                              enable,
                              q(3 downto 0));
 END latch;
```

d[3..0]


enable

inst15

q[3..0]


수신부 출력 포트 <- 레치로 부터 나오는 신호

※단일 보드 내에서 동작 확인을 위한 변수명 변경




■ De2 포트핀 설정


a1	Location PIN_AE22	p0[0]	Location PIN_N25
b1	Location PIN_AF22	p0[1]	Location PIN_N26
clock	Location PIN_D13	p0[2]	Location PIN_P25
key_0	Location PIN_G26	p0[3]	Location PIN_AE14
led	Location PIN_W19	p1[0]	Location PIN_AF14
out0[0]	Location PIN_AE23	p1[1]	Location PIN_AD13
out0[1]	Location PIN_AF23	p1[2]	Location PIN_AC13
out0[2]	Location PIN_AB21	p1[3]	Location PIN_C13
out0[3]	Location PIN_AC22	p2[0]	Location PIN_B13
out1[0]	Location PIN_AD22	p2[1]	Location PIN_A13
out1[1]	Location PIN_AD23	p2[2]	Location PIN_N1
out1[2]	Location PIN_AD21	p2[3]	Location PIN_P1
out1[3]	Location PIN_AC21	p3[0]	Location PIN_P2
out2[0]	Location PIN_AA14	p3[1]	Location PIN_T7
out2[1]	Location PIN_Y13	p3[2]	Location PIN_U3
out2[2]	Location PIN_AA13	p3[3]	Location PIN_U4
out2[3]	Location PIN_AC14	tx_out	Location PIN_Y12
out3[0]	Location PIN_AD15		
out3[1]	Location PIN_AE15		
out3[2]	Location PIN_AF13		
out3[3]	Location PIN AE13		



■ 전체 회로 구성도




■ 결과 사진



회로 동작 상태 확인을 위한 led

■ 결과 사진



모든 입력 스위치를 0으로 설정했을 때


※입력부의 신호는 모두 0이기 때문에 수신부에서 수신한 발광 다이오드는 모두 발광하지 않고 꺼져있는 상태를 가진다.

■ 결과 사진

• 입력 Q3[3..0]


· 출력 out3[3..0]

입력 Q1[3..0]



입력 신호 스위치 q1, q3의 모든 스위치를 High state로 위치시켰을 때설계한 시분할 멀티플렉서의 동작 확인 결과. 송신부의 신호가 수신부의 신호로 정확하게 전달됨을 확인했다.

■ 결과 사진



리셋 스위치 동작 시 모든 신호 Low state 전환으로 송신부 입력 스위치에 신호가 high state를 가져도 수신부의 신호는 전달 되지 못함

■ 결론

- 시분할 멀티플렉싱을 각 기능별 블록으로 제작해 전체 시스템 회로 를 구성했다.
- 동작 검증은 1개의 DE2 단일 보드로 진행했으며 송신부의 입력은 스 위치로 수신부의 수신 신호 확인은 led 발광다이오드로 동작을 확인 했다.

Thank you

JAICHANG PARK