

Rejeu d'instructions piloté par le matériel dans le cœur RISC-V CVA6

Telly Raheriniaina[†], Kévin Quénéhervé^{*}, Philippe Tanguy^{*}, Rachid Dafali[‡], and Vianney Lapôtre^{*}

^{*} Univ. Bretagne Sud, UMR 6285, Lab-STICC, Lorient, France, firstname.lastname@univ-ubs.fr

[†] e2103055@etud.univ-ubs.fr

[‡] DGA MI, Rennes, France, rachid.dafali@def.gouv.fr

Format de la présentation : Poster

Langue de la présentation : Français

I. RÉSUMÉ

Les attaques par injection de fautes (FIA) [1] représentent une menace sérieuse pour les processeurs embarqués. Pour s'en protéger, l'approche de type *lock-step* [2] consiste à dupliquer le cœur et à exécuter les mêmes instructions, puis à comparer les résultats afin de détecter toute divergence due à une faute. Cependant, cela entraîne un surcoût important en surface et en énergie. D'autres solutions reposent sur le CFI (*Control Flow Integrity*), qui vérifie que la séquence d'instructions exécutée correspond bien au graphe de flot de contrôle légitime du programme. Ces approches ne couvrent toutefois que les fautes affectant le flot de contrôle et restent souvent coûteuses ou dépendantes du logiciel.

Pour dépasser les limites des processeurs *lock-step*, jugés trop coûteux en surface et en énergie, le rejeu d'instruction constitue une alternative légère. Plutôt que de dupliquer l'ensemble du cœur, seules les instructions sont rejouées pour détecter la présence d'une faute. Le rejeu d'instructions proposé dans [3] détecte ainsi les incohérences, mais il reste limité par un nombre fixe de ré-exécutions. De plus, les instructions rejouées sont déterminées statiquement, ce qui en limite la couverture.

Dans ce travail, nous proposons un mécanisme de rejeu aléatoire d'instructions entièrement matériel et intégré dans le processeur RISC-V CVA6. Ce mécanisme est transparent pour le développeur logiciel. Il repose sur deux modules principaux : le *Replay Manager* et le *Compareur*.

Le *Replay Manager* est une unité de contrôle placée dans le pipeline, entre l'étage *instruction fetch* et l'étage *instruction decode*. Il supervise l'exécution des instructions et gère les fenêtres de rejeu. La sélection des instructions à rejouer est paramétrable. Les instructions sont choisies selon leur opcode, telles que les instructions de calcul arithmétique et de branchements conditionnels. Le nombre de répétitions de chaque instruction peut être fixé de manière statique, ou généré aléatoirement à l'aide d'un module LFSR (*Linear Feedback Shift Register*), afin de rendre le comportement de rejeu difficilement prévisible pour l'attaquant.

Le *Compareur* réalise un vote majoritaire sur les résultats des instructions rejouées. Il s'appuie sur l'algorithme de Misra-Gries [4], auquel nous avons ajouté une extension par compteur d'occurrences.

Le coût en ressource sur cible FPGA Arty A7-100T de AMD/Xilinx est négligeable. Après placement et routage (Vivado 2022.1), nous obtenons par rapport à la version standard +1.17% LUTs, +2% FFs, +1.64% BRAMs, et -2% pour la fréquence maximale.

Une campagne d'évaluation de la sécurité d'un firmware de vérification de mot de passe vis-à-vis d'attaques par injection de fautes par glitch d'horloge est en cours. Le tableau I présente les premiers résultats sur le cœur CVA6 standard et sur la version intégrant le rejeu d'instructions avec 3 répétitions par instruction. Les résultats confirment l'efficacité de la protection avec 3420 corrections et 35 détections faisant chuter le nombre de succès à 87 sur 836 381 tentatives.

TABLEAU I – Résultats de la campagne d'injection de fautes. VM : Vote Majoritaire. n nombre de rejeu.

	CVA6 Core				Résultats			
	n	VM			Crash	Succès	Détection	
Standard	0	×	Normal	825 689	9 653	1 039	—	836 381
+ Replay	3	✓	Correction	823 185	9 654	87	35	836 381

La campagne expérimentale étant encore en cours, les résultats intégrant un nombre de rejeu aléatoire seront présentés dans la version finale du poster.

II. BIOGRAPHIE

Telly RAHERINIAINA est doctorant en première année à l'UBS, Laboratoire Lab-STICC, au sein de l'équipe ARCAD à Lorient. Ses travaux de thèse se focalisent sur l'étude et la conception de processeurs embarqués robustes aux attaques par injections de fautes financé dans le cadre du projet ANR FAIR (ANR-25-CE39-5360).

RÉFÉRENCES

- [1] H. BAR-EL, H. CHOUKRI, D. NACCACHE, M. TUNSTALL et C. WHELAN, "The Sorcerer's Apprentice Guide to Fault Attacks", *Proceedings of the IEEE*, t. 94, n° 2, p. 370-382, 2006. DOI : 10.1109/JPROC.2005.862424
- [2] P. R. NIKIEMA, A. KRITIKAKOU, M. TRAIOLA et O. SENTIEYS, "Design with Low Complexity Fine-Grained Dual Core Lock-Step (DCLS) RISC-V Processors", in *2023 53rd Annual IEEE/IFIP International Conference on Dependable Systems and Networks – Supplemental Volume (DSN-S)*, 2023. DOI : 10.1109/DSN-S58398.2023.00062
- [3] N. A. MANSSOUR, V. LAPÔTRE, G. GOGNIAT et A. TISSERAND, "Processor Extensions for Hardware Instruction Replay against Fault Injection Attacks", in *2022 25th International Symposium on Design and Diagnostics of Electronic Circuits and Systems (DDECS)*, 2022, p. 26-31. DOI : 10.1109/DDECS54261.2022.9770170
- [4] G. CORMODE, "Misra-Gries Summaries", in *Encyclopedia of Algorithms*, M.-Y. KAO, éd. Boston, MA : Springer US, 2008, p. 1-5, ISBN : 978-3-642-27848-8. DOI : 10.1007/978-3-642-27848-8_572-1 adresse : https://doi.org/10.1007/978-3-642-27848-8_572-1