

NOME		NÚMERO	
------	--	--------	--

1. (1 + 1 + 3 + 1 valores) Considere o seguinte programa em linguagem *assembly* do PEPE-16, que usa duas interrupções, embora ambas invoquem a mesma rotina (rot_int). Para facilitar, fornece-se a descrição interna das instruções CALL e RET e uma descrição sumária do mecanismo das interrupções.

CALL Etiqueta	$SP \leftarrow SP-2$ $M[SP] \leftarrow PC$ $PC \leftarrow \text{Endereço da Etiqueta}$
RET	$PC \leftarrow M[SP]$ $SP \leftarrow SP+2$

Invocação de rotina de interrupção	Guarda endereço de retorno Guarda registo de estado (RE) Salta para rotina de interrupção
RFE	Repõe registo de estado (RE) Repõe endereço de retorno no PC

	Endereços			
		PLACE	2000H	
		N	EQU 15	
		contador:	WORD 0	
		tabela:		
Int		PLACE	0000H	
			SP, 1000H	
		MOV		
		MOV	R0, N	
		MOV	R1, contador	
		EI1		
		EI3		
		EI		
		mais:	CALL conta	
			JMP mais	
		conta:	DI	; faz o contrário de EI
			PUSH R0	
			MOV R0, [R1]	
		soma1:	ADD R0, 1	
			MOV [R1], R0	
			EI	
			POP R0	
		rot_int:		; rotina usada pelas duas interrupções
			MOV R0, 0	
			MOV [R1], R0	

- a) Preencha os endereços que faltam na coluna “Endereços” (preencha apenas as linhas em que tal faça sentido) e as instruções (ou parte delas) que faltam no programa. Considera-se que cada MOV com uma constante ocupa apenas uma palavra;
- b) Na coluna mais à esquerda, “Int”, coloque um “X” apenas nas linhas das instruções em que o PEPE, em vez de executar logo essa instrução, pode ir atender primeiro uma interrupção, se esta tiver entretanto sido pedida (num dos pinos relevantes) mas ainda não tiver sido atendida;

- c) Acabe de preencher a tabela com informação sobre a sequência de todos os acessos de dados à memória feitos pelo programa, de leitura (L) ou escrita (E) durante a primeira iteração do programa principal (primeira passagem pela etiqueta “mais” e até lá voltar), assumindo que só a interrupção 3 é ativada nesse período, e precisamente durante a instrução com etiqueta “soma1”. Ignoram-se os acessos de busca de instrução. Use apenas as linhas que necessitar. Quando o valor lido ou escrito (coluna da direita) for o registo de estado, use apenas RE como valor (uma vez que é difícil determinar o valor de todos os bits de estado).

Endereço da instrução ou n.º da interrupção que causa o acesso	Endereço acedido	L ou E	Valor lido ou escrito


- d) Assumindo que cada iteração do programa principal demora 1 ms e que os períodos das interrupções 1 e 3 são de 100 ms e 150 ms, respetivamente, estime o valor mínimo e máximo que a variável “contador” poderá ter no momento em que a rotina de interrupção é invocada (medição efetuada ao longo de um tempo suficientemente longo). As interrupções não estão sincronizadas.

mínimo

Máximo

2. (2 valores) Numa transmissão de dados por um barramento série assíncrono, com bit de paridade e 2 stop bits, a um ritmo de transmissão de 1000 bits/seg, indique o tempo mínimo para transmitir 30.000 bytes de dados. Justifique.

3. (3 valores) Considere o seguinte sistema de descodificação de endereços utilizado por um processador de bus de dados de 8 bits e bus de endereços de 16 bits. Preencha a informação em falta sobre o descodificador e cada dispositivo (bits de endereço a que liga, capacidade, saída do descodificador a que deve ligar e o endereço de fim da gama de endereços em que esse dispositivo está ativo, não considerando endereços de acesso repetido - espelhos).



Bits de endereço a o descodificador deve ligar

Dispositivo	Bits de endereço	Capacidade (bytes) (decimal)	Saída do descodificador	Início (hexadecimal)	Fim (hexadecimal)
Periférico	A0-A6			1800H	
RAM 1	A0-A9			0800H	
ROM		2 K		2000H	
RAM 2		512		0000H	


4. (2 valores) Considere a seguinte a tabela de Karnaugh, relativa a uma função de quatro entradas e uma saída. Preencha a tabela de verdade que lhe deu origem e simplifique a respetiva função, escrevendo no retângulo a expressão algébrica mais simplificada que lhe é equivalente.

A	B	C	D	Z
0	0	0	0	
0	0	0	1	
0	0	1	0	
0	0	1	1	
0	1	0	0	
0	1	0	1	
0	1	1	0	
0	1	1	1	
1	0	0	0	
1	0	0	1	
1	0	1	0	
1	0	1	1	
1	1	0	0	
1	1	0	1	
1	1	1	0	
1	1	1	1	

		CD			
		00	01	11	10
AB	00	1	1		1
	01	1	1	1	
	11		1	1	
	10	1			1

Z =

5. (1,5 + 0,5 valores) Pretende-se construir um circuito microprogramado que conte o número de bits a 1 num dado número binário, X. O algoritmo é simples: se o bit 0 (menor peso) do valor X for 1, incrementa-se um contador. Segue-se um deslocamento de um bit à direita, repetindo-se estes dois passos até o valor a testar ser zero. O diagrama seguinte descreve o circuito. O registo R1 recebe o número cujos bits a 1 se devem contar. O registo tem uma saída (Z) que vale 1 quando tem o valor zero e outra (BIT0) que é igual ao bit 0 (o de menor peso) de R1. Quando o algoritmo termina (R1 fica a zero), a saída FEITO deve ficar ativa. A saída NBITS (valor de R2) indica o número de bits a 1 em X e poderá ser lida por um outro circuito.



- a) Preencha a tabela seguinte com os valores necessários para implementar a funcionalidade descrita. Indique apenas os sinais ativos em cada ciclo de relógio e deixe em branco as restantes células.

Endereço na ROM	Microinstruções	FEITO	LOAD_R1	SHR_R1	INIT_R2	INC_R2	SEL_MICRO_SALTO	MICRO_SALTO
0	$R1 \leftarrow X$ $R2 \leftarrow 0$							
1	$(R1 == 0): MPC \leftarrow 6$							
2	$(BIT0 == 0): MPC \leftarrow 4$							
3	$R2 \leftarrow R2 + 1$							
4	$R1 \leftarrow R1 \gg 1$							
5	$MPC \leftarrow 1$							
6	$FEITO \leftarrow 1$ $MPC \leftarrow 6$							

- b) Quantos bits de largura deve ter no mínimo a ROM de microprograma?

6. (1,5 + 1,5 valores) Suponha que a *cache* de um processador com 16 bits de endereço, endereçamento de byte, é de mapeamento direto, com uma capacidade de 512 palavras (blocos de 4 palavras).

- a) Indique o número de bits de cada um dos campos em que o endereço se divide para acesso à *cache*.

Etiqueta	
Índice	
Palavra dentro do bloco	
Byte dentro da palavra	

- b) Na execução de instruções do tipo MOV R1, [R2] num dado programa, verificou-se que nuns casos o valor de R1 demorava 3 ns a obter, noutros 20 ns, e que em média demorava 6,4 ns. Qual a taxa de sucesso (*hit rate*) da *cache* com este programa?

%

7. (2 valores) Considere um processador com 24 bits de endereço, endereçamento de byte e suporte para memória virtual com páginas de 4K bytes. Assuma que a memória física tem uma capacidade de 1 Mbyte e que a TLB é uma *cache* totalmente associativa de 4 entradas, cujo conteúdo é numa dada altura o indicado na tabela da esquerda. Acabe de preencher as outras duas tabelas para este exemplo concreto.

Posição da TLB	Bit validade	Nº de página virtual	Nº de página física
0	1	23BH	68H
1	0	7BAH	3AH
2	1	158H	3AH
3	1	2B5H	2AH

Dimensão do espaço virtual	
Número de páginas virtuais	
Número de páginas físicas	

Endereço virtual	Endereço físico
	3AB6CH
23BE4AH	
	2A813 H