

2.º Teste de Introdução à Arquitetura de Computadores

1.º Semestre 2013/2014 Duração: 60 minutos

IST – LEIC-Taguspark 17 dezembro 2013

NOME	NÚMERO	

1. (1+1+1 valores) Considere o seguinte programa, que deve completar. <u>Preencha apenas o que entender</u> necessário.

PLACE	2000H		
registo:	WORD	0FFFFH	
pilha:	TABLE	100H	
fim_pilha:			
tab:	WORD	0	
	WORD	0	
	WORD	int2	
PLACE	0		
	MOV SP,	fim_pilha	
	MOV BTE,	tab	
	EI2		
	EI		
fim:	JMP	fim	
int2:	PUSH	R1	
	PUSH	R2	
	MOV	R1, registo	
	MOV	R2, [R1]	
	SHR	R2, 1	
	MOV	[R1], R2	
	POP	R2	
	POP	R1	
	RFE		
	•		

- a) Complete a zona de dados, com o necessário para a pilha e a interrupção 2 funcionarem corretamente;
- b) Complete o programa principal, com o necessário para a pilha e a interrupção 2 funcionarem corretamente. O corpo do programa principal deve terminar em ciclo infinito (salto para a própria instrução);
- c) Complete a rotina de interrupção 2 ("int2"), que deve deslocar a variável "registo" de 1 bit para a direita.

2. (1 valor) Numa transmissão de dados por um barramento série assíncrono, com bit de paridade e 2 stop bits, a um ritmo de transmissão de 1000 bits/seg, indique o tempo mínimo para transmitir 30.000 bytes de dados.

Para transmitir um byte, para além dos 8 bits de dados é preciso enviar um start bit, um bit de paridade e dois stop bits, ou seja, 12 bits no total.

Logo, para enviar 30.000 bytes é preciso enviar 360.000 bits. A 1000 bits por segundo, o tempo mínimo é 360 segundos, ou 6 minutos.

3. (2 valores) Tem de decidir entre dois processadores qual o melhor para correr a sua aplicação. O processador A tem um relógio de 2 GHz, a duração média de cada instrução é de 2 ciclos de relógio por instrução, e o compilador gera 200 Mega instruções. Por sua vez o processador B tem um relógio de 3 GHz, a duração média de cada instrução é de 3 ciclos de relógio por instrução, e o compilador gera 220 Mega instruções. Indique qual o melhor processador. <u>Justifique</u>.

O tempo de execução de um programa é dado por:

T = (N\*D)/F em que

T=tempo de duração, N=Número de instruções,


D=duração média ciclo de relógio,

F= frequência de relógio

 $P_A = (200M*2)/2GHz = 200 \text{ ms}$   $P_B = (220*3)/3GHz = 220 \text{ ms}$ 

Logo o melhor processador é o PA, que tem o menor tempo de execução.


4. (3 valores) Considere o seguinte sistema de descodificação de endereços utilizado por um processador de <u>bus</u> de dados de 8 bits e bus de endereços de 16 bits. Preencha a tabela com o tamanho de cada dispositivo (decimal) e os endereços de início e de fim (em <u>hexadecimal</u>) em que esse dispositivo está ativo (<u>não considerando endereços de acesso repetido</u> - espelhos).



Dispositivo	Tamanho (bytes)	Início	Fim
RAM	1K	0800Н	0BFFH
Periférico	128	0С00Н	0C7FH
ROM1	512	1800H	19FFH
ROM2	1 K	1C00H	1FFFH


5. (3 valores) Considere a seguinte tabela de verdade, relativa a uma função de quatro entradas e uma saída. Simplifique a respetiva função, preenchendo a tabela de Karnaugh e escrevendo a expressão algébrica simplificada.

A	В	C	D	Z
0	0	0	0	0
0	0	0	1	0
0	0	1	0	0
0	0	1	1	0
0	1	0	0	0
0	1	0	1	1
0	1	1	0	1
0	1	1	1	1
1	0	0	0	1
1	0	0	1	1
1	0	1	0	0
1	0	1	1	0
1	1	0	0	1
1	1	0	1	1
1	1	1	0	0
1	1	1	1	1



$$Z = A\overline{C} + BD + \overline{A}BC$$

6. (2+1 valores) Considere o circuito seguinte, que implementa um voltímetro digital (medidor de tensão de 0 a 15 volts, em que o resultado é apresentado como um número binário de 4 bits). O voltímetro funciona por aproximações sucessivas, comparando a tensão de entrada com um resultado parcial cada vez mais perto do valor final. Começa por comparar com metade da escala (1000), depois com 1100 ou 0100 (consoante o resultado da comparação) e assim sucessivamente para afinar o resultado.



a) Preencha a tabela seguinte com os sinais necessários para implementar o divisor. Indique apenas os sinais relevantes em cada ciclo de relógio e deixe em branco as restantes células.

Endereço	Microinstrução (RTL)	LOAD_R1	LOAD_R2	SHR_R1	INIT_R2	PRONTO	SEL_MICRO _SALTO	MICRO _SALTO
0	R1 ← 1000b; R2 ← 0;	SIM			SIM			
1	$(X < Y) : MPC \leftarrow 3$						MENOR	3
2	R2 ← R2 + R1;		SIM					
3	R1 ← R1 >> 1			SIM				
4	(R1 != 0) : MPC ← 1						NÃO_ZERO	1
5	PRONTO $\leftarrow$ 1; MPC $\leftarrow$ 5					SIM	1	5

- 7. (1+1 valores) Suponha que a *cache* do PEPE (processador com 16 bits de endereço, <u>endereçamento de byte</u>) é de mapeamento direto, com uma capacidade de 512 palavras (<u>blocos de 4 palavras</u>).
  - a) Indique o número de bits de cada um dos campos em que o endereço se divide para acesso à cache.

Etiqueta	6
Índice	7
Palavra dentro do bloco	2
Byte dentro da palavra	1

b) Na execução de instruções do tipo MOV R1, [R2], o núcleo do PEPE verificou que nuns casos o valor de R1 demorava 3 ns a obter, noutros 20 ns, e que em média demorava 6,4 ns. Qual a taxa de <u>in</u>sucesso (<u>miss rate</u>) da *cache* com este programa?



8. (3 valores) Considere um processador com 32 bits de endereço, endereçamento de byte e suporte para memória virtual com páginas de 4K bytes. Assuma que a memória física tem uma capacidade de 4 Mbytes e que a TLB é uma *cache* totalmente associativa de 4 entradas, cujo conteúdo é numa dada altura o indicado na tabela da esquerda. Acabe de preencher as outras duas tabelas para este exemplo concreto.

Válida	Página alterada	N° de página virtual	Nº de página física
1	1	23BAH	68H
0	0	7BAH	3BH
1	1	158FCH	3AH
1	0	2B5DH	28H

Dimensão do espaço virtual	4 Gbytes
Número de páginas virtuais	1 M
Número de páginas físicas	1 K

Endereço virtual	Endereço físico
158FCB6CH	ЗАВ6СН
23BAE4AH	68E4AH
2B5D813H	28813 H
23BAA18H	68A18H