ФЕДЕРАЛЬНОЕ ГОСУДАРСТВЕННОЕ АВТОНОМНОЕ ОБРАЗОВАТЕЛЬНОЕ УЧРЕЖДЕНИЕ ВЫСШЕГО ОБРАЗОВАНИЯ «САНКТ-ПЕТЕРБУРГСКИЙ ГОСУДАРСТВЕННЫЙ ЭЛЕКТРОТЕХНИЧЕСКИЙ УНИВЕРСИТЕТ «ЛЭТИ» ИМ. В.И. УЛЬЯНОВА (ЛЕНИНА)» Кафедра МО ЭВМ

ОТЧЁТ

по лабораторной работе № 2

по дисциплине «Организация ЭВМ и систем»

Тема: Изучение режимов адресации и формирования исполнительного адреса

Студент гр. 1303	Карагезов С.Ю
Преподаватель	Ефремов М.А.

Санкт-Петербург

Цель работы.

Изучить режимы адресации. Ознакомиться с работой с ними на языке программирования Ассемблер.

Задание.

Лабораторная работа №2 предназначена для изучения режимов адресации, использует готовую программу lr2_comp.asm на Ассемблере, которая в автоматическом режиме выполняться не должна, так как не имеет самостоятельного функционального назначения, а только тестирует режимы адресации. Поэтому её выполнение должно производиться под управлением отладчика в пошаговом режиме.

Выполнение работы.

- 1. Изменены исходные значения vec1, vec2, matr согласно варианту.
- 2. Была произведена попытка трансляции файла с получением ошибок, продемонстрированных на рисунке 1.

```
D:\>masm lr2_comp.asm
Microsoft (R) Macro Assembler Version 5.10
Copyright (C) Microsoft Corp 1981, 1988. All rights reserved.

Object filename [lr2_comp.OBJ]:
Source listing [NUL.LST]: lr2_comp.lst
Cross-reference [NUL.CRF]: lr2_comp.crf
lr2_comp.asm(42): error A2052: Improper operand type
lr2_comp.asm(49): warning A4031: Operand types must match
lr2_comp.asm(53): warning A4031: Operand types must match
lr2_comp.asm(54): error A2055: Illegal register value
lr2_comp.asm(73): error A2046: Multiple base registers
lr2_comp.asm(74): error A2047: Multiple index registers
lr2_comp.asm(84): error A2006: Phase error between passes

47262 + 457951 Bytes symbol space free

2 Warning Errors
5 Severe Errors
```

Рисунок 1 – Ошибки при первой трансляции файла.

- 3. Закомментированы следующие строки:
- (а) mov mem3, [bx] запрещено в качестве операндов команды mov использовать одновременно две ячейки в памяти; один из операндов должен быть либо регистром, либо значением. (error A2052: Improper operand type)

- (b) mov cx, vec2[di] операнды имеют разную длину: cx 2 байта, vec2[di] 1 байт. (warning A4031: Operand types must match)
- (c) mov cx, matr[bx][di] операнды имеют разную длину: cx 2 байта, matr[bx][di] 1 байт. (warning A4031: Operand types must match)
- (d) mov ax, matr[bx*4][di] масштабирование регистра bx при базовоиндексированной адресации. (error A2055: Illegal register value)
- (e) mov ax, matr[bp+bx] оба регистра являются базовыми. (error A2046: Multiple base registers)
- (f) mov ax, matr[bp+di+si] два индексных регистра. (error A2047: Multiple index registers)
- (g) Добавлены две операции рор ах для успешного завершения программы.
 - 4. Проведена успешная трансляция файла.
 - 5. Начальное содержимое регистров:

CS = 1A0A; DS = 19F5; ES = 19F5; SS = 1A05;

Таблица 1 – Результат прогона программы lr2_comp.exe в отладчике.

Адрес	Символический 16-ричный Содержимое и ячеек и			
команды	код команды	код команды	До выполнения	После
				выполнения
0000	push DS	1E	IP = 0000	IP = 0001
			SP = 0018	SP = 0016
			Stack:	Stack:
			+0 0000	+0 19F5
0001	sub AX, AX	2B C0	IP = 0001	IP = 0003
			AX = 0000	AX = 0000

0003	push AX	50	IP = 0003	IP = 0004
			SP = 0016	SP = 0014
			Stack:	Stack
			+0 19F5	+0 0000
			+2 0000	+2 19F5
0004	mov AX, 1A07	B8 07 1A	IP = 0004	IP = 0007
			AX = 0000	AX = 1A07
0007	mov DS, AX	8E D8	IP = 0007	IP = 0009
			DS = 19F5	DS = 1A07
0009	mov AX, 01F4	B8 F4 01	IP = 0009	IP = 0009
			AX = 1A07	AX = 01F4
000C	mov CX, AX	8B C8	IP = 000C	IP = 000E
			CX = 00AE	CX = 01F4
000E	mov BL, 24	B3 24	IP = 000E	IP = 0010
0010	mov BH, CE	B7 CE	IP = 0010	IP = 0012
			BX = 0024	BX = CE24
0012	mov [0002],	C7 06 02 00 CE	IP = 0012	IP = 0018
	FFCE	FF	DS:0002 = 00	DS:0002 = CE
			DS:0003 = 00	DS:0003 = FF
0018	mov BX, 0006	BB 0E 00	IP = 0018	IP = 001B
			BX = CE24	BX = 0006
001B	mov [0000], AX	A3 00 00	IP = 001B	IP = 001E
			DS:0000 = 00	DS:0000 = F4
			DS:0001 = 00	DS:0001 = 01
001E	mov AL, [BX]	8A 07	IP = 001E	IP = 0020
			AX = 01F4	AX = 0101
0020	mov AL,	8A 47 03	IP = 0020	IP = 0023
	[BX+03]		AX = 0101	AX = 0104
0023	mov CX,	8B 4F 03	IP = 0023	IP = 0026
	[BX+03]		CX = 01F4	CX = 0804
0026	mov DI, 0002	BF 02 00	IP = 0026	IP = 0029
			DI = 0000	DI = 0002

0029	mov AL,	8A 85 0E 00	IP = 0029	IP = 002D
	[000E+DI]		AX = 0104	AX = 010A
002D	mov BX, 0003	BB 03 00	IP = 002D	IP = 0030
			BX = 0006	BX = 0003
0030	mov AL,	8A 81 16 00	IP = 0030	IP = 0034
	[0016+BX+DI]		AX = 010A	AX = 01FD
0034	mov AX, 1A07	B8 07 1A	IP = 0034	IP = 0037
			AX = 01FD	AX = 1A07
0037	mov EX, AX	8E C0	IP = 0037	IP = 0039
			ES = 19F5	ES = 1A07
0039	mov AX,	26 8B 07	IP = 0039	IP = 003C
	ES:[BX]		AX = 1A07	AX = 00FF
003C	mov AX, 0000	B8 00 00	IP = 003C	IP = 0041
			AX = 00FF	AX = 0000
003F	mov ES, AX	8E C0	IP = 003F	IP = 0041
			ES = 1A07	ES = 0000
0041	push DS	1E	IP = 0041	IP = 0042
			SP = 0014	SP = 0012
			Stack:	Stack:
			+0 0000	+0 1A07
			+2 19F5	+2 0000
			+4 0000	+4 19F5
0042	pop ES	07	IP = 0042	IP = 0043
			SP = 0012	SP = 0014
			ES = 0000	ES = 1A07
			Stack:	Stack:
			+0 1A07	+0 0000
			+2 0000	+2 19F5
			+4 19F5	+4 0000
0043	mov CX,	26 8B 4F FF	IP = 0043	IP = 0047
	ES:[BX-1]		CX = 0804	CX = FFCE

0047	xchg AX, CX	91	IP = 0047	IP = 0048
			AX = 0000	AX = FFCE
			CX = FFCE	CX = 0000
0048	mov DI, 0002	BF 02 00	IP = 0048	IP = 004B
			DI = 0002	DI = 0002
004B	mov	26 89 01	IP = 004B	IP = 004E
	ES:[BX+DI], AX		DS:0005 = 00	DS:0005 = CE
			DS:0006 = 01	DS:0006 = FF
004E	mov BP, SP	8B EC	IP = 004E	IP = 0050
			BP = 0000	BP = 0014
0050	push [0000]	FF 36 00 00	IP = 0050	IP = 0054
			SP = 0014	SP = 0012
			Stack:	Stack:
			+0 0000	+0 01F4
			+2 19F5	+2 0000
			+4 0000	+4 19F5
0054	push [0002]	FF 36 02 00	IP = 0054	IP = 0058
			SP = 0012	SP = 0010
			Stack:	Stack:
			+0 01F4	+0 FFCE
			+2 0000	+2 01F4
			+4 19F5	+4 0000
			+6 0000	+6 19F5
0058	mov BP, SP	8B EC	IP = 0058	IP = 005A
			BP = 0014	BP = 0010
005A	mov DX,	8B 56 02	IP = 005A	IP = 005D
	[BP+02]		DX = 0000	DX = 01F4
	•	•	•	•

		1		1
005D	pop AX	58	IP = 005D	IP = 005E
			AX = FFCE	AX = FFCE
			SP = 0010	SP = 0012
			Stack:	Stack:
			+0 FFCE	+0 01F4
			+2 01F4	+2 0000
			+4 0000	+4 19F5
			+6 19F5	+6 0000
005E	pop AX	58	IP = 005E	IP = 005F
			AX = FFCE	AX = 01F4
			SP = 0012	SP = 0014
			Stack:	Stack:
			+0 01F4	+0 0000
			+2 0000	+2 19F5
			+4 19F5	+4 0000
005F	ret Far	СВ	IP = 005F	IP = 0000
			CS = 1A0A	CS = 19F5
			SP = 0014	SP = 0018
			Stack:	Stack:
			+0 0000	+0 0000
			+2 19F5	+2 0000
0000	int 20	CD 20		
	•	·	•	

Выводы

В ходе лабораторной работы были изучены режимы адресации на языке Ассемблера.

ПРИЛОЖЕНИЕ А

ЛИСТИНГИ ПРОГРАММ

Название файла: lr2comp.lst

```
Microsoft (R) Macro Assembler Version 5.10
                                                        12/6/22 03:06:25
                                                   1-1
                                           Page
                             _eol equ '$'
= 0024
                             ind equ 2
= 0002
                             _n1 equ 500
= 01F4
=-0032
                             _n2 equ -50
                      assume cs:code, ds:data, ss:my_stack
0000
                           my_stack segment stack
0000 000C[
                              dw 12 dup('?')
       003F
                 ]
0018
                           my_stack ends
0000
                           data segment
0000 0000
                             mem1 dw 0
0002 0000
                             mem2 dw 0
0004 0000
                             mem3 dw 0
0006 01 02 03 04 08 07
                              vec1 db 1, 2, 3, 4, 8, 7, 6, 5
    06 05
                              vec2 db -10, -20, 10, 20, -30, -40, 30, 40
000E F6 EC 0A 14 E2 D8
     1E 28
                             matr db 1, 2, 3, 4, -4, -3, -2, -1, 5, 6, 7,
0016 01 02 03 04 FC FD
                      8, -8, -7, -6, -5
     FE FF 05 06 07 08
     F8 F9 FA FB
                           data ends
0026
0000
                           code segment
                      ; Main procedure
0000
                           main proc far
0000 1E
                           push ds
0001 2B C0
                              sub ax, ax
0003 50
                           push ax
0004 B8 ---- R
                            mov ax, data
0007 8E D8
                             mov ds, ax
                      ; Register addressing
0009 B8 01F4
                                mov ax, _n1
```

```
000C 8B C8
                            mov cx, ax
000E B3 24
                            mov bl, _eol
                            mov bh, \_n2
0010 B7 CE
                      ; Direct addressing
0012 C7 06 0002 R FFCE
                             mov mem2, _n2
0018 BB 0006 R
                           mov bx, offset vec1
001B A3 0000 R
                           mov mem1, ax
                      ; Indirect addressing
001E 8A 07
                            mov al, [bx]
                       ; mov mem3, [bx]
Microsoft (R) Macro Assembler Version 5.10
                                                      12/6/22 03:06:25
                                          Page 1-2
                      ; Based addressing
0020 8A 47 03
                               mov al, [bx]+3
0023 8B 4F 03
                               mov cx, 3[bx]
                      ; Indexed addressing
0026 BF 0002
                              mov di, _ind
0029 8A 85 000E R
                              mov al, vec2[di]
                       ; mov cx, vec2[di]
                      ; Addressing with basing and indexing
002D BB 0003
                               mov bx, 3
                              mov al, matr[bx][di]
0030 8A 81 0016 R
                       ; mov cx, matr[bx][di]
                       ; mov ax, matr[bx*4][di]
                      ; Segment-based addressing verification
                      ; Redefining a segment
                      ; -----
                      ; - First option
0034 B8 ---- R
                           mov ax, seg vec2
0037 8E C0
                            mov es, ax
0039 26: 8B 07
                           mov ax, es:[bx]
003C B8 0000
                              mov ax, 0
                      ; - Second option
003F 8E C0
                            mov es, ax
0041 1E
                          push ds
0042 07
                          pop es
0043 26: 8B 4F FF
                              mov cx, es:[bx-1]
0047 91
                          xchg cx, ax
                      ; - Third option
0048 BF 0002
                               mov di, _ind
004B 26: 89 01
                           mov es:[bx+di], ax
```

; - Fourth option 004E 8B EC mov bp, sp ; mov ax, matr[bp+bx] ; mov ax, matr[bp+di+si] ; -----; Using stack segment 0050 FF 36 0000 R push mem1 0054 FF 36 0002 R push mem2 0058 8B EC mov bp, sp 005A 8B 56 02 mov dx, [bp]+2005D 58 pop ax 005E 58 pop ax 005F CB ret 0060 main endp ; Main procedure ends Microsoft (R) Macro Assembler Version 5.10 12/6/22 03:06:25 Page 1-3 0060 code ends end main Microsoft (R) Macro Assembler Version 5.10 12/6/22 03:06:25 Symbols-1 Segments and Groups: Name Length Align Combine Class 0060 PARA NONE 0026 PARA NONE 0018 PARA MY_STACK **STACK** Symbols: Name Type Value Attr 0000 Length = 0060 F PROC CODE MATR L BYTE 0016 DATA MEM1 L WORD 0000 DATA 0002 DATA L WORD L WORD 0004 DATA VEC1 L BYTE 0006 DATA

VEC2	L BYTE 00	00E DATA
acpu	TEXT 0101h	
@FILENAME	TEXT LR2_COM	1P
aversion	TEXT 510	
_EOL	NUMBER 00	024
_IND	NUMBER 00	002
_N1	NUMBER 01	F4
_N2	NUMBER -0	0032

104 Source Lines 104 Total Lines 19 Symbols

47788 + 459472 Bytes symbol space free

- 0 Warning Errors
- 0 Severe Errors

ПРИЛОЖЕНИЕ В КОД ПРОГРАММ

Название файла: lr2comp.asm

```
_eol equ '$'
_ind equ 2
_n1 equ 500
_n2 equ -50
assume cs:code, ds:data, ss:my_stack
my_stack segment stack
 dw 12 dup('?')
my_stack ends
data segment
 mem1 dw 0
 mem2 dw 0
 mem3 dw 0
 vec1 db 1, 2, 3, 4, 8, 7, 6, 5
 vec2 db -10, -20, 10, 20, -30, -40, 30, 40
 matr db 1, 2, 3, 4, -4, -3, -2, -1, 5, 6, 7, 8, -8, -7, -6, -5
data ends
code segment
; Main procedure
main proc far
 push ds
 sub ax, ax
 push ax
 mov ax, data
 mov ds, ax
; Register addressing
 mov ax, _n1
 mov cx, ax
 mov bl, _eol
 mov bh, _n2
; Direct addressing
 mov mem2, _n2
 mov bx, offset vec1
 mov mem1, ax
; Indirect addressing
 mov al, [bx]
 ; mov mem3, [bx]
```

```
; Based addressing
 mov al, [bx]+3
 mov cx, 3[bx]
; Indexed addressing
 mov di, _ind
 mov al, vec2[di]
 ; mov cx, vec2[di]
; Addressing with basing and indexing
 mov bx, 3
 mov al, matr[bx][di]
 ; mov cx, matr[bx][di]
 ; mov ax, matr[bx*4][di]
; Segment-based addressing verification
; Redefining a segment
; -----
; - First option
 mov ax, seg vec2
 mov es, ax
 mov ax, es:[bx]
 mov ax, 0
; - Second option
 mov es, ax
 push ds
 pop es
 mov cx, es:[bx-1]
 xchg cx, ax
; - Third option
 mov di, _ind
 mov es:[bx+di], ax
; - Fourth option
 mov bp, sp
 ; mov ax, matr[bp+bx]
 ; mov ax, matr[bp+di+si]
; -----
; Using stack segment
 push mem1
 push mem2
 mov bp, sp
 mov dx, [bp]+2
 pop ax
 pop ax
```

ret

main endp

; Main procedure ends

code ends

end main