Conception d'architectures de traitement radar FMCW sur FPGA à base de modèles comportementaux

Hugues ALMORIN^{1,2}, Bertrand LE GAL¹, Christophe JEGO¹ et Vincent KISSEL²

1 - Laboratoire IMS (CNRS UMR 5218), Bordeaux-INP, Université de Bordeaux 351 Cours de la libération, 33405 Talence, France prenom.nom@ims-bordeaux.fr 2 - ARELIS (Groupe LGM) Rue des Novales, 76410 Saint-Aubin-lès-Elbeuf, France prenom.nom@arelis.com

Résumé

Depuis plusieurs années, des travaux de recherche ont permis de démontrer l'intérêt des outils de synthèse haut niveau (HLS) pour concevoir des accélérateurs matériels à implémenter sur des ASIC ou des circuits FPGA. Cela permet de réduire notablement le temps d'intégration des algorithmes de traitement de signal et facilite, à l'aide de descriptions comportementales appropriées, l'exploration de l'espace des solutions architecturales. Dans cet article, nous expérimentons la capacité de ces outils à concevoir des chaînes complètes de traitement du signal. Le cadre applicatif sélectionné est relatif aux systèmes radar de type FMCW. Nous positionnons aussi les performances atteintes par notre approche sur circuit FPGA vis-à-vis d'implémentations sur des architectures multicœurs de type SIMD.

Mots-clés: Conception à base de modèles, synthèse d'architectures, HLS, FPGA, traitement radar, FMCW, multicœurs SIMD.

1. Introduction

Les systèmes radar (*RAdio Detection And Ranging*) sont utilisés dans de nombreux domaines. Ils se démocratisent dans les produits destinés au grand public. La complexité calculatoire maitrisée ainsi que la simplicité de fonctionnement des radars à ondes continues modulées en fréquence (*Frequency Modulated Continuous Wave*, FMCW) en font un choix privilégié. À partir des données reçues de l'étage de réception analogique, numérisées et descendues en bande de base, l'objectif d'un système de traitement radar est de permettre l'observation de la position et la vitesse d'objets détectés. Le contexte applicatif est celui des radars embarqués dans des aéronefs ou dans des automobiles, pour lesquels les traitements numériques doivent s'effectuer en temps réel, et ce, avec des contraintes matérielles et énergétiques fortes.

Pendant plusieurs décennies, ces traitements en bande de base dont la complexité calculatoire est élevée étaient exclusivement effectués par des circuits numériques dédiés (ASIC) [14, 22]. Cependant, l'évolution des technologies couplée à des marchés à faible volume ont permis aux circuits FPGA de s'imposer dans de multiples domaines, et cela, grâce à des temps de conception réduits et à leur capacité à être mis à jour [4, 16, 18, 19, 28]. En parallèle, les innovations réalisées dans le domaine des architectures programmables logiciellement, multi-

cœurs (DSP & CPU) ou *many*-cœurs (GPU) en font aussi des cibles architecturales exploitables pour des systèmes radar. En effet, ces derniers offrent des niveaux de flexibilité supérieurs à des solutions matérielles tout comme des puissances de calcul élevées via l'utilisation de différents paradigmes de programmation parallèle (ex. SIMD, MIMD, SIMT). Cependant, ces performances sont obtenues au détriment de la consommation énergétique. Des bibliothèques logicielles telles que *fftw* ou *LAPACK* facilitent la mise au point de systèmes radars performants [8,24,25,27,31]. Cependant, certains systèmes temps réel peuvent sont limités dans leurs usages lorsque des informations provenant de multiples canaux sont considérées ou lorsque la consommation énergétique est la contrainte majeure.

Afin de rendre les circuits FPGA compétitifs vis-à-vis des circuits programmables au niveau de la flexibilité et de l'exploitation du parallélisme, des outils de synthèse haut niveau [1,2,10, 20,29] (*High-Level Synthesis*, HLS) ont été proposés. Ils permettent de simplifier les étapes de conception d'architectures numériques dédiées. Ces outils, à partir des comportements décrits par l'utilisateur dans un langage de haut niveau (C, C++, SystemC, ...), génèrent des descriptions architecturales au niveau RTL (en VHDL ou en Verilog) adaptées aux contraintes applicatives (p. ex. fréquence d'horloge, débit) ainsi qu'aux ressources du circuit ciblé. D'un point de vue industriel, les différentes étapes de simulation présentes dans ces outils, autant avant qu'après synthèse HLS, permettent de raccourcir les phases de vérifications, qu'elles soient au niveau bit-accurate ou bien cycle-accurate. Toutefois, la qualité des architectures générées dépend fortement de la qualité des modèles comportementaux ainsi que de la maitrise des outils HLS. Cela a pu engendrer des différences marquées entre les performances d'IP conçues directement au niveau RTL et celles produites par les outils de synthèse HLS, avec des écarts atteignant parfois un facteur 100 [7,11].

Ainsi, de nombreux travaux se sont donc concentrés sur la définition et sur l'optimisation de modèles comportementaux d'algorithmes de traitement de signal [30] et de l'image [21] ou de communications numériques [11]. Cependant, peu de travaux ont concerné l'implémentation et l'évaluation de systèmes de traitement temps réel complets. Dans cet article, nous nous intéressons à évaluer (1) la pertinence d'outils HLS pour concevoir des systèmes réels à partir d'une description comportementale unique, et (2) notre capacité à décrire de tels modèles efficacement. Le cadre de cette étude est une chaîne de traitement de signaux radar FMCW.

Le reste de l'article est organisé de la manière suivante : la section 2 présente les algorithmes mis en œuvre dans une chaîne de traitement radar FMCW ainsi que les travaux connexes. Puis, la section 3 présente les stratégies de parallélisation et les directives déployées en vue de guider les outils de synthèse d'architecture. Les résultats expérimentaux sont présentés dans la section 4 et comparés à des implémentations sur CPU.

2. Principe du radar FMCW

Les radars FMCW qui permettent d'estimer, par exemple, la position et la vitesse des objets en mouvement, utilisent des formes d'ondes composées de signaux modulés en fréquence. Les séquences émises sont composées de M *chirps*, éléments dont la fréquence évolue dans le temps (rampe, triangle, sinusoïde, ...), composés chacun de N échantillons complexes (I/Q). Afin de pouvoir estimer les distances et les vitesses d'objets à partir des signaux réfléchis, il est nécessaire de traiter ces signaux reçus.

Le *frontend* analogique du système associé au traitement numérique des signaux permet d'établir une carte distance-Doppler. Cette dernière permet de visualiser les objets présents dans l'environnement ainsi que leur vitesse de déplacement.

La Figure 1 représente une chaîne de traitements usuelle. Dans cet exemple, le système de trai-

FIGURE 1 - Chaîne de traitement de signal numérique adaptée aux radars FMCW

tement numérique possède un canal d'émission et de réception. Le système émet des *chirps* en forme de dents de scie. L'entrée du récepteur est un flux de données I/Q, données temporisées et structurées sous la forme de M paquets contenant chacun N échantillons complexes, provenant de la partie analogique du radar (Figure 1). En sortie de traitement, les données sont restituées sous la forme de N paquets de taille M constituant la carte distance-Doppler.

Afin de produire cette carte, différents traitements sont appliqués sur les données d'entrée. De manière synthétique, les opérations suivantes sont appliquées séquentiellement :

- Le signal complexe est tout d'abord mis en forme lors de l'étape $\mathbf{0}$ à l'aide d'une opération de filtrage associée à une pondération par une fenêtre d'apodisation. En général, le filtrage est réalisé par un filtre passe haut (FIR) de profondeur L_1 et l'apodisation utilise du fenêtrage classique (ex. Hann ou Hamming). Les complexités calculatoires sont respectivement de $\mathcal{O}(N \times L_1)$ et $\mathcal{O}(N)$.
- Le signal mis en forme est ensuite transposé dans le domaine fréquentiel lors de l'étape ② via l'utilisation d'une transformation de type DFT. Cette dernière est appliquée M fois sur des paquets de N échantillons. Ce passage en représentation fréquentielle permet d'extraire les fréquences de battement. La complexité calculatoire de cette étape évolue de la manière suivante : O(N. log(N)).
- Afin de poursuivre les traitements, il est nécessaire durant l'étape 6 d'entrelacer / de transposer les M burst de N données sous la forme de N burst de M données. Cette opération ne peut être faite qu'après la réception des N × M valeurs. Cela requiert donc une mise en mémoire de l'ensemble des données avant de poursuivre les traitements.
- Les données transposées sont ensuite remises en forme au cours de l'étape $\mathbf{0}$. La nature des traitements appliqués est similaire à ceux décrits durant l'étape $\mathbf{0}$, mais la complexité calculatoire est alors $\mathcal{O}(M \times L_2)$ et $\mathcal{O}(M)$.
- La dernière étape $\mathbf{6}$ consiste à passer les paquets de M échantillons dans le domaine fréquentiel à l'aide d'une seconde DFT de taille M. Cette transformation permet d'extraire les fréquences Doppler du signal reçu. La complexité calculatoire résultante est ici en $\mathcal{O}(M, \log(M))$.

On peut noter que la structure et le choix des éléments de filtrage et de pondération peuvent changer en fonction de la nature des signaux et des objets à détecter. Il en va de même pour les valeurs des paramètres N et M. Ainsi, même si la chaîne de traitement reste toujours similaire, des modifications des spécifications peuvent nécessiter un redéveloppement complet d'un accélérateur matériel au niveau RTL. C'est la principale raison pour laquelle nous évaluons dans cet article l'intérêt et les limitations des approches basées sur l'utilisation de modèles comportementaux qui doivent permettre d'offrir la flexibilité nécessaire.

3. Conception d'un système de traitement radar à partir de modèles comportementaux

L'utilisation d'outils de HLS pour concevoir des architectures numériques sous contraintes nécessite tout comme l'usage efficace de circuits GPU [12,17,23] l'écriture de modèles comporte-

FIGURE 2 – Découpe d'architecture pour un traitement FMCW monocanal.

mentaux pertinents. Dans un premier temps, nous allons décrire ici les modèles comportementaux génériques développés afin de guider un outil de HLS, Vitis HLS dans le cadre de cette étude, dans l'exploitation du parallélisme de calcul intrinsèque au système de traitement radar. Ce modèle se doit d'être le plus générique possible au niveau de ses performances en termes de débit/latence et également au niveau de la précision du traitement effectué.

Pour pouvoir décrire et implémenter le système de l'étude, nous avons décidé de structurer notre modélisation de manière hiérarchique selon 3 niveaux d'abstraction :

- Le niveau algorithmique Les modèles algorithmiques sont décrits en langage C++. L'utilisation de templates permet de garder une certaine généricité au niveau du format de données (float, fixed), ainsi qu'au niveau de la forme d'onde (N et M). Les directives HLS telles que UNROLL et PIPELINE ou ARRAY_PARTITION permettent de contraindre et d'orienter le logiciel HLS afin de synthétiser l'architecture matérielle souhaitée. En fonction du type d'architecture souhaité, l'utilisation de plusieurs descriptions formulées différemment peut s'avérer judicieuse ¹. Certaines parties de la description telles que les tableaux contenants les valeurs des fenêtres d'apodisation ou les coefficients de filtres FIR sont pré-calculés et autogénérées.
- Le niveau tâches Le deuxième niveau permet de spécifier les acteurs du système sous la forme de tâches autonomes. Les fonctions sont encapsulées seules ou regroupées au sein de tâches (hls::task) afin de spécifier un comportement séquentiel ou parallèle. Le regroupement de tâches associé à l'utilisation de la directive INLINE permet à l'outil de synthèse de mutualiser les ressources matérielles lorsque cela est possible.
- Le niveau système Le troisième niveau permet de décrire les tâches inclues dans le traitement système ainsi que la manière dont elles communiquent entre elles. Cela permet de décrire un parallélisme de tâches élevé ou bien de favoriser la réutilisation des ressources matérielles en fonction des contraintes applicatives. Un exemple de traitement FMCW monocanal est présenté dans la Figure 2. Il est composé de cinq sous modules indépendants traitant des données en flux continu. Il a donc été décidé de les interconnecter à l'aide de FIFO (First In, First Out) spécifiées dans le modèle à l'aide du type générique hls: :stream. L'ensemble des acteurs étant indépendants à ce niveau, la directive HLS DATAFLOW a aussi été employée pour imposer une décentralisation du contrôle.

Ce découpage permet la modélisation de modèles dérivés directement de l'architecture illustrée par la Figure 3. La parallélisation P₁ et P₂ des tâches positionnées avant et après l'entrelaceur et la multiplication des sorties Q favorise une réduction de la latence et une réduction du débit. En exploitant ou pas la parallélisation, le matériel de l'architecture peut être réutilisé pour traiter différents canaux V séquentiellement. Les architectures A₁, A₂ et A₃ sont produites via les paramètres V, Q, P₁ et P₂ insérés dans les templates et directives HLS du mo-

^{1.} La conception d'un modèle générique et flexible décrivant l'algorithme de FFT efficacement a été une tâche complexe ayant donné lieu à une communication antérieure [6].




FIGURE 3 – Détail de l'architecture générique

dèle au niveau système : $A_1 \rightarrow V = Q = P_1 = P_2 = 1$; $A_2 \rightarrow V = Q = P_1 = 1, P_2 \neq 1$; $A_3 \rightarrow V = P_1 = 1Q = P_2 \neq 1$. Les paramètres grain fin des modèles génériques de FFT y sont également utilisés pour produire une variété de sous architectures couvrant une vaste rangée de performances.

4. Résultats expérimentaux

Afin d'étudier la pertinence de l'approche pour concevoir des systèmes de traitement radar, nous avons évalué les performances des modèles proposés en testant les architectures générées sur un circuit FPGA de type Zynq UltraScale+. Dans un premier temps, plusieurs cas d'usage ont été étudiés pour comparer ces architectures générées avec celles produites en interne par la société ARELIS. Ensuite, nous avons positionné ces architectures par rapport à des solutions purement logicielles, plus flexibles, mais moins efficaces d'un point de vue énergétique.

4.1. Performances absolues

Les architectures au niveau RTL ont été générées à l'aide de l'outil Vitis HLS 2022.2 et déployées sur un circuit zu4ev, un MPSoC FPGA de chez AMD-Xilinx. Une partie de ces différents systèmes a été validée dans des conditions réelles sur carte pour vérifier la validité des architectures produites. L'objective était également de vérifier les niveaux de performance estimés lors de la synthèse d'architecture. Pour ce faire, les architectures ont été insérées au sein du système de test modélisé dans la Figure 4. Ce système pilote des accès DMA via le cœur ARM afin de (1) fournir un ensemble de données générées par une machine hôte en entrée de l'architecture et (2) de récupérer ses sorties afin de valider fonctionnellement le système. Ce banc de test permet aussi d'avoir une mesure fine des temps de traitement, y compris les temps de transfert DMA. Les caractéristiques d'une partie des différentes architectures issues de l'approche proposée sont présentées dans les Figures 5(a) et 5(b). Différentes stratégies de parallélisation ont été employées. Les résultats rapportés ont été obtenus pour des chaînes de traitement radar possédant $N \in \{256,512,1024,2048\}$ et $M \in \{128,64,32,16\}$ pour démontrer la flexibilité de l'approche tant au niveau de la complexité, du débit, que de la latence de traitement.

4.2. Performances relatives

Afin de positionner les solutions produites à partir de la méthodologie à base d'outils de synthèse HLS et de modèles comportementaux, nous avons implanté ces mêmes chaînes de traitement radar sur des architectures multicœurs SIMD. Les chaînes radar ont été réécrites en C++ pour pouvoir dans un premier temps bénéficier des capacités d'auto-vectorisation de GCC et LLVM. Ensuite, pour exécuter efficacement les calculs de la FFT, les bibliothèques open-source





FIGURE 4 – Environnement de prototypage pour les architectures matérielles



- (a) Compromis débit/latence/utilisation matérielle exploré pour l'architecture A_1 @fmax > 100MHz sur RFSoC
- (b) Compromis débit/latence/utilisation matérielle exploré pour l'architecture A_2 @fmax > 100MHz sur RFSoC

FIGURE 5 – Exploration de l'espace des solutions architecturales

implantant l'algorithme de Cooley-Tukey [9] adaptées au calcul parallèle sur cible multicœurs SIMD ont été évaluées. Les bibliothèques FFTW3 fftw3 [13] et PFFFT [26] ont été sélectionnées, respectivement pour les plateformes INTEL (AVX512 [15]) et ARM (NEON [3]). Enfin, l'opération d'entrelacement a été décrite spécifiquement à l'aide d'intrinsèques SIMD afin de la rendre efficace. L'absence, à notre connaissance, de bibliothèques SIMD optimisées pour le traitement FFT de données en virgule fixe (16b/32b) nous a contraint à modéliser ces chaînes de traitement en manipulant des données flottantes.

Cette chaîne de traitement radar optimisée pour des cibles multicœurs SIMD a été déployée sur trois plateformes distinctes :

- Un ordinateur portable intégrant un cœur Intel i7-11800H (8 cœurs physiques, AVX512, @2.3 GHz),
- Une plateforme Nvidia Jetson AGX Xavier (8 cœurs ARM, NEON @ 2.3 GHz),
- Le cœur ARM Cortex-A53 inclus dans une carte d'évaluation basée sur un SoC AMD-Xilinx ZCU4EV (2 cœurs ARM NEON, @ 1.2 GHz).

Les résultats au niveau du débit, de la latence et de la consommation d'énergie sont récapitulés

^{2.} Puissances mesurées sauf sur circuit FPGA AMD Xilinx où il s'agit d'une estimation

TABLE 1 – Comparaison des caractéristiques des implémentations logicielles et matérielles d'une chaîne de traitement radar lorsque N = 2048, M = 16 et $P \in \{1, 5\}$.

Plateforme	Implémentation	Canaux traités	Puissance (Watts) ²	Largeur SIMD (bits)	Latence (µs)	Débit (MSps)
Nvidia Jetson	pffft	1	2	128b	330	99
AGX Xavier		5	12	128b	366	447
Intel	fftw3	1	16	512b	121	271
i7-11800H		5	46	512b	175	934
Zynq UltraScale+	pffft	1	≈ 0.5	128b	2608	12
ARM A53	pffft	5	≈ 0.5	128b	≈ 13040	≈ 2.4
Zynq UltraScale+	A ₁ équilibrée	1	≈ 1.0	N/A	604	84.2
ZU4EV @100MHz	A ₃ équilibrée	5	≈ 1.0	_	1932	80
Zynq UltraScale+	A ₁ équilibrée	1	≈ 1.2	_	413	120
ZU4EV @150MHz	A ₃ équilibrée	5	≈ 1.2	_	1288	120
Zynq Ultracale+	A_1 Haute-Perf.	1	≈ 2.0	_	341	146
RFSoC ZU49DR	\mathcal{A}_1 HP Dupliquée	5	≈ 2.0	_	341	730
@f _{max}	\mathcal{A}_2 HP	1	≈ 2.0	_	430	152
(post-HLS)	\mathcal{A}_3 HP	5	≈ 2.0	_	342	146

dans le Tableau 1. Ce tableau intègre aussi les résultats de plusieurs architectures implantées sur différents circuits FPGA (cf. section précédente). Les valeurs de débit et de latence rapportées intègrent les temps de transfert entre la mémoire DDR du système et l'IP via les DMA. Les résultats obtenus sur la cible INTEL i7-11800H et la Nvidia Jetson AGX Xavier montrent des niveaux de performance élevés, dépassant les 100 MSps. Cependant, lorsque plusieurs voies sont traitées en parallèle, une diminution des performances est observée, principalement à cause des limites thermiques imposées par le matériel. Ces dernières imposent une baisse de la fréquence d'horloge des cœurs lors d'une charge de travail importante (*Thermal throttle*). Les accélérateurs matériels issus de notre approche offrent des débits inférieurs à ceux des implantations logicielles. Cependant, le circuit FPGA cible de l'étude a une complexité matérielle limitée. Malgré cela des débits supérieurs à 100 MSps ont été obtenus avec une consommation d'énergie de l'ordre de 1 W rendant l'approche pertinente pour les systèmes embarqués contraints. Il est à noter que l'utilisation de circuits FPGA plus complexes permettrait de déployer plusieurs chaînes de traitement en parallèle ce qui augmenterait le débit.

5. Conclusion

Dans cet article, nous avons évalué la capacité d'un outil de HLS à générer des systèmes complets de traitement radar. Les outils de HLS associés aux modèles comportementaux que nous avons développés nous ont permis de générer des architectures matérielles compétitives par rapport à des implémentations CPU lorsque l'aspect énergétique est pris en considération. Il est à noter que les codes sources permettant de simuler et synthétiser ces travaux sont disponibles en open-source [5].

Bibliographie

- 1. Catapult High-Level Synthesis and Verification. https://eda.sw.siemens.com/en-US/ic/catapult-high-level-synthesis/hls/c-cplus/, 2022.
- 2. Intel High Level Synthesis Compiler. https://www.intel.fr/content/www/fr/fr/software/programmable/quartus-prime/hls-compiler.html, 2022.
- 3. Neon Overview. https://developer.arm.com/Architectures/Neon, 2023.
- 4. Al-Qudsi (B.), Joram (N.), Strobel (A.) et Ellinger (F.). Zoom fft for precise spectrum calculation in fmcw radar using fpga. In *Proceedings of the Conference on Ph.D. Research in Microelectronics and Electronics (PRIME)*, pp. 337–340, 2013.
- 5. Almorin (H.) et Le Gal (B.). Generic FMCW Model Git repository. https://github.com/Bisuketto/FMCW_Model, 2023.
- 6. Almorin (H.), Le Gal (B.), Crenne (J.), Jego (C.) et Kissel (V.). High-throughput FFT architectures using HLS tools. In *Proceedings of the IEEE International Conference on Electronics, Circuits and Systems (ICECS)*, pp. 1–4, 2022.
- 7. Andrade (J.), George (N.), Karras (K.), Novo (D.), Pratas (F.), Sousa (L.), Ienne (P.), Falcao (G.) et Silva (V.). Design space exploration of ldpc decoders using high-level synthesis. *IEEE Access*, vol. 5, 2017, pp. 14600–14615.
- 8. Bordat (A.), Dobias (P.), Kernec (J. L.), Guyard (D.) et Romain (O.). Gpu based implementation for the pre-processing of radar-based human activity recognition. In *Proceedings of the Euromicro Conference on Digital System Design (DSD)*, pp. 593–598, 2022.
- 9. Cooley (J. W.) et Tukey (J. W.). An Algorithm for the Machine Calculation of Complex Fourier Series. *Math. Comp.*, vol. 19, 1965.
- 10. Coussy (P.), Chavet (C.), Bomel (P.), Heller (D.), Senn (E.) et Martin (E.). *GAUT : A High-Level Synthesis Tool for DSP Applications*, pp. 147–169. Dordrecht, Springer Netherlands, 2008.
- 11. Delomier (Y.), Le Gal (B.), Crenne (J.) et Jego (C.). Model-based design of efficient ldpc decoder architectures. In 2018 IEEE 10th International Symposium on Turbo Codes & Iterative Information Processing (ISTC), pp. 1–5, 2018.
- 12. Fialka (O.) et Cadik (M.). FFT and convolution performance in image filtering on gpu. In *Proceedings of the International Conference on Information Visualisation*, 2006.
- 13. Frigo (M.) et Johnson (S.). The Design and Implementation of FFTW3. *Proceedings of the IEEE*, vol. 93, n2, 2005.
- 14. Guo (M.), Zhao (D.), Wu (Q.), Wu (J.), Li (D.) et Zhang (P.). An integrated real-time fmcw radar baseband processor in 40-nm cmos. *IEEE Access*, vol. 11, 2023, pp. 36041–36051.
- 15. Intel. Intel Advanced Vector Extensions 512. https://www.intel.fr/content/www/fr/fr/architecture-and-technology/avx-512-overview.html, 2023.
- 16. Joram (N.), Al-Qudsi (B.), Wagner (J.), Strobel (A.) et Ellinger (F.). Design of a multi-band fmcw radar module. In 2013 10th Workshop on Positioning, Navigation and Communication (WPNC), pp. 1–6, 2013.
- 17. Köpcke (B.), Steuwer (M.) et Gorlatch (S.). Generating efficient fft gpu code with lift. In *Proceedings of the 8th ACM SIGPLAN International Workshop on Functional High-Performance and Numerical Computing (FHPNC 2019)*, p. 1–13, 2019.
- 18. Lestari (A.), Patriadi (D. D.), Putri (I. H.), Harnawan (B.), Winarko (O. D.), Sediono (W.) et Titasari (M. A. K.). Fpga-based sdr implementation for fmcw maritime surveillance radar. In 2017 International Conference on Radar, Antenna, Microwave, Electronics, and Telecommunications (ICRAMET), pp. 15–20, 2017.
- 19. Li (X.) et Liu (G.). Design and implementation of 77g radar system. In Proceedings of

- the International Conference on Electronic Information and Communication Technology (ICEICT), 2022.
- 20. Microchip. SmartHLSTM Compiler Software. https://www.microchip.com/en-us/products/fpgas-and-plds/fpga-and-soc-design-tools/smarthls-compiler, 2022.
- 21. Milló n (R.), Frati (E.) et Rucci (E.). A comparative study between HLS and HDL on SoC for image processing applications. *Elektron*, vol. 4, n2, dec 2020, pp. 100–106.
- 22. Mitomo (T.), Ono (N.), Hoshino (H.), Yoshihara (Y.), Watanabe (O.) et Seto (I.). A 77 ghz 90 nm cmos transceiver for fmcw radar applications. *IEEE Journal of Solid-State Circuits*, 2010.
- 23. Nvidia. cuFFT Library User's Guide. https://docs.nvidia.com/pdf/CUFFT_Library.pdf, 2020.
- 24. Otten (M.), Vlothuizen (W.), Spreeuw (H.) et Varbanescu (A.). Real-time processing of multi-channel sar data with gpus. In *Proc. of the European Radar Conference (EuRAD)*, 2016.
- 25. Perdana (R. S.), Sitohang (B.) et Suksmono (A. B.). Radar signal processing in parallel on gpu: Case study dual polarization fmcw weather radar. In 2019 International Conference on Electrical Engineering and Informatics (ICEEI), pp. 657–661, 2019.
- 26. Pommier (J.). Pffft, a pretty fast fourier transform. https://bitbucket.org/jpommier/pffft/src/master/, novembre 2011.
- 27. Radecki (K.), Samczyński (P.), Kulpa (K.) et Drozdowicz (J.). A real-time unfocused sar processor based on a portable cuda gpu. In *Proceedings of the European Radar Conference (EuRAD)*, 2015.
- 28. Shehata (M. G.), Ahmed (F. M.), Salem (S.) et Zakaria (H.). Design and implementation of lfmcw radar signal processor for slowly moving target detection using fpga. In 2020 12th International Conference on Electrical Engineering (ICEENG), pp. 241–248, 2020.
- 29. Xilinx. Vitis High-Level Synthesis User Guide. https://docs.xilinx.com/r/en-US/ug1399-vitis-hls/Introduction, décembre 2022.
- 30. Xu (G.), Low (T. M.), Hoe (J. C.) et Franchetti (F.). Optimizing fft resource efficiency on fpga using high-level synthesis. In *Proceedings of HPEC*, 2017.
- 31. Zhijun (Y.), Xiangfei (N.), Wenyi (X.), Xiaowei (N.) et Weiming (T.). Real time imaging processing of ground-based sar based on multicore dsp. In 2017 IEEE International Conference on Imaging Systems and Techniques (IST), pp. 1–5, 2017.