

# TrustSoC : Architecture SoC hétérogène légère et efficace sécurisée par conception

Raphaële Milan<sup>1</sup>, Lilian Bossuet<sup>1</sup>, Loic Lagadec<sup>2</sup>, Carlos Andres Lara-Nino<sup>1</sup>

<sup>1</sup> Université Jean Monnet Saint-Etienne, CNRS, Institut d'Optique Graduate School,  
Laboratoire Hubert Curien UMR 5516, F-42023, SAINT-ETIENNE, France

<sup>2</sup> Lab-STICC, ENSTA Bretagne, Brest, France

---

## Résumé

Au cours des dernières années, les SoC (System-on-a-Chip) hétérogènes embarquant des processeurs à plusieurs cœurs et de la logique programmable ont progressé en terme de complexité et hétérogénéité. D'un point de vue sécurité, cela entraîne une augmentation de la surface d'attaque exploitable par un attaquant pour prendre le contrôle du système et/ou avoir accès à des données sensibles. Pour adresser ce problème, dans cet article, nous proposons les bases d'une architecture de SoC hétérogène de confiance sécurisée par conception appelée TrustSoC. Nous montrons que la sécurité ne doit pas être ajoutée après design, mais plutôt pensée depuis la phase de conception. Nous démontrons aussi que cette sécurité doit considérer tous les composants du SoC : matériels et logiciels. Nous basons notre proposition sur l'extension de la technologie ARM TrustZone, des contrôleurs de communication, des règles de fonctionnement et une isolation entre les composants logiciels et matériels et les partitions mémoires.

**Mots-clés :** FPGA-SoC, TrustZone étendue, contrôleurs de communication, AXI-4

---

## 1. Introduction

Les SoC hétérogènes sont présents dans de nombreux domaines applicatifs du fait de la flexibilité qu'ils offrent. Cela peut aller d'applications générales pour le grand public aux applications sensibles du domaine militaire : trading haute fréquence, Cloud, télécommunications militaires, etc. Pour s'adapter à un plus grand nombre d'applications, le nombre et la diversité des composants au sein du SoC ont augmenté. Parmi les SoC les plus complexes se trouvent les SoC intégrant des FPGA (comme le SoC-FPGA Intel Agilex family ou bien le MPSoC Zynq UltraScale+™ de AMD-Xilinx) auxquels nous nous intéressons dans cet article. Cependant, les concepts présentés dans ce papier sont transposables aux autres types de SoC.

Cet article présente une solution centrée sur le bus de communication et basée sur des petits contrôleurs distribués de communication pour sécuriser un SoC hétérogène. Afin d'estimer le coût de la solution proposée, nous avons prototypé l'architecture de la solution proposée, appelée TrustSoC, avec un SoC AMD-Xilinx-Zynq-7000. Nous donnons des résultats expérimentaux d'implémentation et de performances avec quatre IP matérielles.

Le papier est organisé de la manière suivante : la Section 2 décrit le contexte de ce travail. La Section 3 présente le modèle de menaces que l'on considère dans cet article. La Section 4 présente la solution proposée de SoC hétérogène sécurisée par conception. La Section 5 présente les résultats expérimentaux dont l'analyse conclut l'article. Enfin, la Section 6 conclut le papier.

## 2. Contexte

Les SoC sont de plus en plus utilisés pour traiter des données sensibles, ainsi ils deviennent des cibles privilégiées pour des entités malveillantes. Les finalités de ces entités sont de voler de l'information ou de la modifier, de pirater le système ou de le désactiver. Les attaques qu'elles mettent en œuvre ciblent principalement la partie logicielle. Celles-ci sont rendues possibles, en partie, à cause du partage des différentes ressources du SoC entre les différentes applications logicielles. Par exemple, dans des architectures récentes de SoC multi-processeurs, le dernier niveau de cache est partagé entre les différents cœurs. Un attaquant (depuis le logiciel ou le matériel) peut utiliser cette fonctionnalité à son avantage et peut déterminer grâce à une analyse des temps d'accès à la mémoire cache si l'application qu'il cible a accédé à certaines données [7][4]. Pour sécuriser l'exécution d'applications dans les SoC modernes, il est commun d'utiliser des solutions d'exécution sécurisée comme la technologie ARM TrustZone utilisée par exemple dans les SoC AMD-Xilinx [1]. Cette solution sépare les ressources du processeur en deux mondes différents : un monde sécurisé et un monde non-sécurisé. Un bit d'information (le bit « NS ») permet au système de déterminer dans quel monde il se trouve. La stratégie de partitionnement d'AMD-Xilinx exploitant la technologie ARM TrustZone est appliquée à la PS (chaque cœur CPU peut exécuter des applications logicielles d'un des deux mondes), aux mémoires et à la PL (chaque IP intégrée à la PL est liée à un des deux mondes). Le bit NS est transmis via le bus AXI (Advanced eXtensible Interface) pour permettre à la PL de savoir quel monde (sécurisé ou non sécurisé) exécute l'application logicielle en cours. Chaque transaction de lecture et/ou écriture sur le bus AXI porte l'information du bit NS afin d'empêcher les ressources non sécurisées (dans la PS, PL et les mémoires) d'accéder aux ressources sécurisées. Le code et les données contenus dans le monde sécurisé sont supposés être protégés des intrus. Cela pourrait sembler être une approche de sécurité efficace. Malheureusement, des travaux récents ont montré qu'en dépit de la sécurité logicielle amenée par cette solution de sécurité, beaucoup de vulnérabilités peuvent être exploitées pour effectuer des attaques et corrompre le partitionnement de sécurité [2],[3],[5] et [6].

Ces récentes attaques montrent qu'il n'est pas suffisant de considérer la sécurité depuis un seul point de vue : logiciel ou matériel. Il faut plutôt considérer la sécurité comme un procédé holistique. Les solutions de sécurité doivent être mûrement réfléchies et considérer les deux facteurs : logiciels (OS, Boot) et matériels (architecture, PL, système matériel). Cependant, pour assurer un haut niveau de sécurité, la première étape est de définir un modèle de menaces avant d'étudier les principales solutions architecturales disponibles dans la littérature. C'est ce que nous proposons dans la section suivante.

## 3. Modèle de menaces

Dans cet article, nous envisageons plusieurs menaces liées aux attaques logicielles et matérielles à distance. Nous considérons les menaces sur la mémoire par des attaques de type analyse des temps d'accès aux mémoires cache depuis la PS et depuis la PL, mais aussi les accès illégitimes et les modifications du contenu de la mémoire. Nous envisageons une application logicielle malveillante qui tente d'accéder à des renseignements sensibles provenant d'autres applications logicielles ou d'IP matérielles. Nous envisageons une IP matérielle malveillante essayant d'accéder à des informations sensibles provenant d'autres IP matérielles ou d'applications logicielles. Nous considérons que l'attaquant peut essayer d'effectuer des accès illégaux au monde sécurisé à partir du monde non sécurisé en manipulant de manière malveillante le bus AXI et les périphériques.

Par conséquent, l'exécution logicielle proposée par la technologie TrustZone n'est pas suffisante lorsque l'architecture n'est pas sécurisée par conception. Il ressort aussi que la communication à l'intérieur du SoC est l'élément de sécurité clé. La section suivante présente l'architecture TrustSoC qui propose de prendre en compte la sécurité dès la conception en se basant sur la sécurisation de l'architecture de communication selon ce modèle de menaces.

#### 4. Proposition d'architecture

Dans cette section, nous proposons une architecture sécurisée par conception de SoC hétérogène appelée TrustSoC. TrustSoC est une architecture personnalisable qui peut être ajustée aux besoins du concepteur.




FIGURE 1 – Architecture de SoC hétérogène sécurisée «TrustZone étendue»

Comme cela est présenté dans la figure 1, TrustSoC dispose d'une PS multi-cœurs (deux cœurs dans l'exemple de la figure 1), une PL et une zone mémoire et des périphériques. Cependant, il existe une différence importante avec le partitionnement sécurisé du système proposé par la technologie TrustZone [1] et celui utilisé dans notre proposition. Au lieu d'un seul monde sécurisé, nous envisageons plusieurs mondes sécurisés séparés (comme exemple, deux mondes sécurisés sont illustrés dans la figure 1). Cette démarche permet de mieux répondre aux besoins du concepteur en palliant aux limites de la technologie TrustZone actuelle. En effet, cette proposition va permettre d'avoir une meilleure isolation des ressources sensibles du concepteur entre elles grâce à ces mondes sécurisés bien distincts. Elle offre aussi une plus grande flexibilité au moment de la conception. Le bit NS utilisé pour TrustZone est étendu à un multi-mondes *world ID*. Dans l'exemple donné dans la figure 1, le *world ID* est encodé sur deux bits : «00» pour le monde non sécurisé, «01» pour le premier monde sécurisé, «10» pour le deuxième monde sécurisé. Cet encodage est arbitraire et est amené à évoluer avec le nombre de mondes sécurisés choisis. TrustSoC intègre aussi une PL, divisée en régions non-sécurisées et sécurisées

intégrant les IP matérielles du concepteur. Dans ces différentes régions, chaque IP matérielle possède un identifiant qui est géré par un wrapper de sécurité dédié (s\_wrapper sur la figure 1). Cet identifiant est codé matériellement et fixé au moment de la conception.

Dans un précédent travail nous avons étudié les différentes architectures des contrôleurs de communication et nous sommes arrivés à la conclusion que l'architecture distribuée offre le meilleur compromis (avantages/inconvénients) pour notre application. Cette architecture ajoute un contrôleur de communication à chaque connexion avec le bus de communication du SoC. Les accès sécurisés à la mémoire sont également gérés par un wrapper de sécurité dédié avec un ID spécifique et les partitions mémoires sont isolées physiquement entre elles. Cela signifie que les applications logicielles ou les IP matérielles qui appartiennent à un des mondes sécurisés ne peuvent pas accéder aux données d'un autre monde sécurisé sans permission. Évidemment, les applications logicielles ou les IP matérielles appartenant au monde non sécurisé ne peuvent pas accéder aux données des mondes sécurisés. Ces restrictions d'accès sont gérées par les contrôleurs de communication. TrustSoC embarque plusieurs mémoires : Flash, RAM et ROM qui ne sont pas partagées. Chaque monde a une partition dans chaque wrapper de sécurité qui encapsule les différentes mémoires et leurs politiques de sécurité.

#### **4.1. Fonctionnement dans un monde non sécurisé**


Une application logicielle s'exécutant dans le monde non sécurisé ou une IP matérielle appartenant à ce monde ne peuvent pas communiquer directement avec une application logicielle ou une IP matérielle appartenant à un des mondes sécurisés sans leurs autorisations. Une telle communication pourrait apparaître lorsqu'un processus (application logicielle ou IP matérielle) exécuté dans un monde sécurisé doit déléguer certains calculs à une IP matérielle non sécurisée. Dans ce cas, après la fin du traitement, l'IP matérielle est automatiquement réinitialisée par son wrapper de sécurité ce qui empêche la réutilisation des données sensibles. Pour illustrer ce fonctionnement, chaque ressource liée au monde non sécurisé est représentée en couleur gris foncé sur les figures 1 et 2. La figure 2 décrit le partitionnement des ressources de l'architecture présentée sur la figure 1 lorsque celle-ci fonctionne depuis un monde sécurisé (figure 2a) et lorsque celle-ci fonctionne avec un monde non sécurisé (figure 2b).

#### **4.2. Fonctionnement dans un des mondes sécurisés**


Plusieurs différences apparaissent quand nous considérons le fonctionnement depuis un des mondes sécurisés. Un processus d'un des mondes sécurisés peut avoir accès à une application logicielle ou une IP matérielle depuis un monde non sécurisé afin d'accélérer un traitement non critique si cela a été autorisé par le design. Une application logicielle ou une IP matérielle d'un monde sécurisé ne peut pas accéder à des partitions mémoires d'autres mondes ou les modifier sans autorisation préalable. Les autorisations sont délivrées par les wrappers de sécurité. Chaque wrapper de sécurité des IP matérielles appartenant à un des deux mondes sécurisés réinitialise automatiquement l'IP après traitement pour empêcher un attaquant d'exploiter des données résiduelles. Cette règle est aussi appliquée pour les partitions de la mémoire cache. Enfin, chaque échange qui n'a pas été autorisé au préalable par les wrappers de sécurité dédiés du SoC ne peut pas avoir lieu.

### **5. Prototype d'implémentation matérielle et résultats expérimentaux**

Dans cette section, nous présentons les résultats expérimentaux matériels obtenus sur un SoC AMD-Xilinx Zynq-7000 avec la version 2020.2 du logiciel de conception Xilinx Vivado.



(a) dans un des mondes sécurisés



(b) dans le monde non sécurisé

FIGURE 2 – Architecture de TrustSoC en fonctionnement

### 5.1. Contrôleurs de communication distribués « wrappers de sécurité »

Pour le prototype, la PL est réalisée avec quatre IP avec pour chacune un wrapper de sécurité dédié comme présenté dans la figure 3.

Ce wrapper de sécurité prend la forme d'une interface AXI4-full. Chaque IP matérielle a un identifiant (*IP ID* dans la figure 3), une liste de permissions et un *world ID* qui sont tous codés matériellement dans le wrapper de sécurité. Les listes sont personnalisables par le concepteur et sont fixées à l'étape de synthèse. Chaque fois qu'une transaction est émise, l'identifiant source est transmis ainsi que le *world ID* en utilisant les signaux utilisateurs AXI4. Cela permet une transmission sans surcharge supplémentaire puisque ces signaux sont intégrés dans le protocole AXI4. Dans notre implémentation, l'identifiant est codé sur trois bits et le *world ID* sur




FIGURE 3 – Architecture matérielle de la PL de TrustSoC

deux. En se basant sur le prototype matériel implémenté (figure 3), nous évaluons différents scénarios selon les autorisations de l'IP :

1-a. *Fonctionnement normal* : Dès lors que les IP ont la permission de communiquer, les données sont envoyées à l'IP destinataire une fois que le wrapper de sécurité autorise l'accès.

1-b. *Fonctionnement anormal* : Dès lors que les IP n'ont pas la permission de communiquer, le wrapper de sécurité prend la main et répond à la place. Il force l'écriture du code d'erreur SLVERR sur le bus AXI et ne transmet jamais la requête à l'IP.

## 5.2. Conversion entre PS et PL

Dans la section précédente, nous avons présenté différents scénarios associés avec le fonctionnement de la PL, mais nous avons aussi implémenté une IP pour faire la conversion entre les signaux AXI de la PS et les signaux AXI de la PL comme illustré dans la figure 3. Cette IP, *Conversion\_PL\_PS*, a pour objectif d'agir comme un wrapper de sécurité global pour la PS. Elle ajoute un identifiant à chaque communication de la PS puisqu'elle ne dispose pas d'interface AXI-4. L'IP transmet ensuite la transaction au bon wrapper de sécurité selon l'identifiant demandé par la PS. Elle transmet aussi le *world ID* de la transaction. Nous avons évalué différents scénarios selon les droits d'accès :

2-a. *Fonctionnement normal* : Les permissions sont vérifiées par le wrapper de sécurité et les données sont transmises à l'IP.

2-b. *Fonctionnement anormal* : Les droits ne sont pas accordés, le wrapper de sécurité force l'écriture du code d'erreur SLVERR sur le bus AXI. Les données ne sont jamais transmises à l'IP.

## 5.3. Résultats expérimentaux

Afin d'estimer les coûts matériels du wrapper de sécurité, nous avons implémenté quatre IP matérielles dédiées à des applications de cryptographie ou de traitement du signal. Les IP implémentées ne possèdent aucune interface particulière seulement les entrées/sorties liées à leurs logiques. Le tableau 1 fournit des résultats expérimentaux.

TABLE 1 – Résultats d'implémentation pour les différentes IPs

IP	IP seule			IP avec security wrapper			Différence [%]		
	LUT	Registres	Fmax (MHz)	LUT	Registres	Fmax (MHz)	LUT	Registres	Fmax (MHz)
Edge Sobel	2566	3919	219	2792	4357	220	+8,8	+11,2	0
AES	2978	1685	128	3148	2039	126	+5,7	+21,0	-1,6
Karatsuba multiplier 128 bit	4770	3701	194	5034	4043	210	+5,5	+9,2	+8,2
Montgomery multiplier 224 bit	5951	2278	79	6198	2684	78	+4,2	+17,8	-1,3

Toutes les IP matérielles utilisées sont disponibles en ligne<sup>1 2</sup> et dans [8]. Nous avons évalué nos implémentations matérielles, avec et sans le wrapper de sécurité, selon l'utilisation des ressources matérielles en nombre de LUT et en nombre de registres. Nous avons aussi évalué les performances temporelles avec une estimation de la fréquence maximale de fonctionnement avec et sans le wrapper de sécurité fournit par l'outil Vivado. Les trois dernières colonnes de le tableau 1 donne le surcoût (en pourcentage) selon les trois critères (en nombre de LUT, en nombre de registres et fréquence maximale) de l'implémentation de l'IP matérielle avec le wrapper de sécurité par rapport à celle sans le wrapper de sécurité. Le surcoût en ressources induit par le wrapper de sécurité en terme de nombre de LUT est de 8.8% au maximum et en nombre de registres il est de 21% au maximum. En terme de fréquence maximum de fonctionnement, le wrapper de sécurité ne change pas le chemin critique de l'IP matérielle et donc, ne change pas la fréquence maximum de fonctionnement (les fluctuations figurant au tableau 1 sont dues au processus de synthèse de l'outil Vivado). En conclusion, le wrapper de sécurité a un coût très limité en terme de ressources matérielles et un coût négligeable en terme de performances temporelles avec une amélioration importante de la sécurité.

## 6. Conclusion

Cet article a posé les bases d'une architecture SoC hétérogène de confiance sécurisée par conception appelée TrustSoC. Nous avons démontré que la sécurité doit être soigneusement pensée dès la phase de conception de l'architecture. Cette sécurité doit aussi être double : logicielle et matérielle. Ce travail a conduit à la proposition d'une architecture sécurisée par conception efficace et légère. Il s'agit aussi d'une architecture personnalisable selon les besoins du concepteur et fixée à l'étape de conception. Le prototypage que nous avons réalisé permet d'estimer que les coûts matériels et en performance de TrustSoC sont limités pour un apport indéniable en termes de sécurité.

## Remerciements

Ce travail est soutenu par l'Agence de l'Innovation et de la Défense (AID) dans le cadre du projet TrustSoC.

1. <https://opencores.org>

2. <https://github.com/emse-sas-lab/SCAbox-ip>

## Bibliographie

1. Alves (T.) et Felton (D.). – Trustzone : Integrated hardware and software security. *Information Quarterly*, vol. 3, n4, 2004, pp. 18–24.
2. Benhani (E. M.) et Bossuet (L.). – DVFS as a Security Failure of TrustZone-enabled Heterogeneous SoC. – In *Proceedings of the 25th IEEE International Conference on Electronics, Circuits and Systems (ICECS)*, pp. 489–492. IEEE, 12 2018.
3. Benhani (E. M.), Bossuet (L.) et Aubert (A.). – The Security of ARM TrustZone in a FPGA-Based SoC. *IEEE Transactions on Computers*, vol. 68, n8, 2019, pp. 1238–1248.
4. Bossuet (L.) et Benhani (E. M.). – Security Assessment of Heterogeneous SoC-FPGA : On the Practicality of Cache Timing Attacks. – In *Proceedings of the 19th IFIP/IEEE International Conference on Very Large Scale Integration (VLSI-SoC)*, pp. 1–6. IEEE, 2021.
5. Bossuet (L.) et Lara-Nino (C. A.). – Advanced Covert-Channels in Modern SoCs. – In *Proceedings of the 2023 IEEE International Symposium on Hardware Oriented Security and Trust (HOST)*, pp. 80–88. IEEE, 2023.
6. Gross (M.), Jacob (N.), Zankl (A.) et Sigl (G.). – Breaking TrustZone memory isolation and secure boot through malicious hardware on a modern FPGA-SoC. *Journal of Cryptographic Engineering*, vol. 12, n2, 2020, pp. 181–196.
7. Osvik (D. A.), Shamir (A.) et Tromer (E.). – Cache Attacks and Countermeasures : The Case of AES. – In *Proceedings of the Cryptographers' Track at the 2006 RSA Conference*, pp. 1–20. Springer, 2006.
8. Sutter (G. D.), Deschamps (J.-P.) et Imana (J. L.). – Modular Multiplication and Exponentiation Architectures for Fast RSA Cryptosystem Based on Digit Serial Computation. *IEEE Transactions on Industrial Electronics*, vol. 58, n7, 2011, pp. 3101–3109.