
모델 구조와 주요 가변 요소

주황색은 조정 가능한 항목입니다. 현재 대표 설정을 각 블록에 함께 표시했습니다.



모든 Port가 4채널을 공유하며, L2P 결과가 읽을 Channel과 Plane을 결정합니다.

비교 고정: tR S/M/L = 2.00 / 2.08 / 12.16µs (First/Group 20.69µs) · 가용률 85%

물리 Page 16KiB · Plane당 page buffer 1개 · 현재 4 Port의 Host IF 합계 256GB/s

zNAND의 tR 특성과 선택 조건

tR은 NAND sensing 시간입니다. 같은 Plane의 직전 sensing 주소와 다음 물리 주소로 판정합니다.

종류	tR (µs)	현재 모델의 적용 조건	예시: Plane 내부 물리 순번 q
First	20.69	해당 Plane의 이전 sensing 이력이 없음	그 Plane의 최초 sensing
Short	2.00	같은 Group의 q+1, 목적지 q가 홀수	q0→1: 같은 SSL의 E/O 0→1
Mid	2.08	같은 Group의 q+1, 목적지 q가 짝수	q1→2: SSL / q23→24: WL
Long	12.16	같은 Group에서 q+1이 아닌 주소로 이동	q0→2 또는 q3→1
Group	20.69	직전 sensing과 다른 Group으로 이동	q10103→10104: Group 0→1

연속 예: q0 (First) → q1 (Short) → q2 (Mid) → q3 (Short) → …

First / Group = 1st Long 17.52 + tRRC 3.17 = 20.69µs로 설정한 모델입니다.

Plane page buffer 적중: sensing 생략, 출력 명령·Data·ECC는 수행합니다.
Controller buffer에도 없고 page buffer가 교체되었으면, 재방문 때 tR을 다시 판정합니다.

현재 모델 입력값　성능 개선 실험에서 tR 상수는 유지　근거: model.py와 튜닝 문서

전체 구조와 데이터 흐름

4개의 독립 Port가 4채널 전체를 공유하며, 읽기 주소가 Channel과 Plane을 결정합니다.

처리 구간	주요 동작	자원과 순서 규칙
1. Host IF	Port 0-3에서 독립적으로 읽기 요청	Port당 64GB/s 합계 256GB/s
2. Controller 수락	Port별 QD 확인, 공유 버퍼 예약 L2P 조회로 물리 주소 확인	대표 설정: 8MiB QD 512/Port
3. CA 스케줄링	발행 가능한 물리 페이지의 처리 순서 선택	연속 주소 우선 필요 시 Port 선두 우선
4. NAND Read	4채널 × 16Plane에서 sensing 물리 페이지 크기는 16KiB	Plane당 page buffer 1개 채널별 CA와 Data 경로
5. Data와 반환	NAND 출력과 ECC 후 Controller buffer 준비 Port별로 Host에 읽기 데이터 반환	Port 내부 in-order 연결된 마지막 응답 후 버퍼 해제

NAND page buffer는 Plane별 자원이며, Controller buffer는 여러 Port가 공유하는 임시 보관 공간입니다.

지금까지 효과를 확인한 3가지

발행 순서, 데이터 위치, 수락 가능한 요청의 분포를 각각 개선했습니다.


핵심 항목	해결한 병목	대표 처리량 (GB/s)
1. 컨트롤러 스케줄링	물리 주소 점프로 인한 Long tR의 반복	A2 37.08에서 118.26 동일 조건의 CA 정책 비교
2. Plane 확장과 배치	NAND 공급량 부족과 같은 Plane의 영역 간 경합	64 Plane A2 189.32에서 234.99 동일 자원에서 배치만 변경
3. 버퍼와 QD의 공동 조정	요청 부족 또는 일부 Port의 공유 버퍼 예약 편중	8MiB A1 68.86에서 255.37 QD 2,048과 512/Port 비교

1·2번 수치는 유한 요청열의 전체 평균입니다.
3번은 초기 구간을 제외한 지속 부하 평균이므로 개선율을 합산하지 않습니다.

근거: locality, host_ceiling, saturation 실험 원자료

1. 연속 물리 주소를 우선하는 스케줄링

tR 상수는 그대로 두고, Long tR이 발생하는 접근의 비율을 낮췄습니다.



Long tR 비율	FIFO	연속 우선
전체 sensing 중	91.81%	10.57%

컨트롤러 CA 발행 단계에서 선택

이미 발행 가능한 요청 중 같은 Plane의
다음 물리 페이지를 먼저 읽습니다.
Short 2.00µs 또는 Mid 2.08µs의
접근을 더 많이 사용합니다.


Host의 주소 발행 순서와
Port 내부 in-order 반환은 유지합니다.

우회 한도로 오래된 요청을 보호합니다.
A1에는 오래 기다린 선두 요청의
우선 처리도 적용했습니다.

조건: A2, 32 Plane, 32MiB, QD 2,048/Port, PF ON, 8,192요청/Port의 전체 평균

2. 64 Plane과 영역별 데이터 배치

Plane 확장으로 공급 여력을 확보하고, 배치 개선으로 그 여력을 활용했습니다.



물리 자원 확대

채널당 Plane을 8개에서 16개로 늘렸습니다. 32 Plane의 공급량은 가용률 100%와 최단 주기를 가정한 낙관적 상한도 약 222.7GB/s입니다.

같은 64 Plane에서 배치 효과

A2 처리량 24.12% 증가
Long sensing 1142회에서 3회
총 sensing 8196회 기준

Plane 증가는 자원 변경입니다. 같은 Plane 수 안의 두 막대가 배치만 바꾼 비교입니다.

조건: A2, 4 Port, 32MiB, QD 2,048/Port, PF OFF, 8,192요청/Port의 전체 평균

2. 데이터 배치가 Long tR를 줄이는 원리

각 논리 영역은 4채널을 모두 쓰되, 채널 안에서 서로 다른 Plane 묶음을 사용합니다.

논리 영역	Channel 0	Channel 1	Channel 2	Channel 3
영역 0	Plane 0-3	Plane 0-3	Plane 0-3	Plane 0-3
영역 1	Plane 4-7	Plane 4-7	Plane 4-7	Plane 4-7
영역 2	Plane 8-11	Plane 8-11	Plane 8-11	Plane 8-11
영역 3	Plane 12-15	Plane 12-15	Plane 12-15	Plane 12-15


한 Plane에 서로 먼 영역의 요청이 섞이면 물리 페이지 순서가 자주 끊깁니다.
영역별 Plane 묶음을 분리하면 각 Plane에서 다음 페이지로 진행하기 쉬워집니다.

이 실험은 Port별로 다른 논리 영역을 읽습니다. Channel과 Plane 선택은 주소가 결정하며,
Port를 특정 Channel에 고정하는 구조가 아닙니다.

근거: host_ceiling의 영역별 L2P snapshot. 총 64 Plane 구성의 설명용 배치 표

3. 버퍼와 Port별 Outstanding의 공동 조정

8MiB에서는 QD 512/Port가 4개 Port의 동시 진행을 유지했습니다.



QD가 작으면 준비할 요청이 부족합니다.

QD가 너무 크면 앞선 Port가
공유 버퍼를 먼저 예약합니다.
다른 Port의 실제 outstanding이
줄면서 병렬성이 무너집니다.

아래 표: 실제 outstanding 평균 (개)

A1 설정 QD/Port	Port 0 평균	Port 1 평균	Port 2 평균	Port 3 평균
512	511.4	510.6	510.3	474.5
2,048	2026.5	1.0	1.0	1.0

조건: 64 Plane, 영역 배치, PF OFF. 초기 200µs 제외 후 200-2,200µs 고정 평균

현재 확인된 실행 기준

8MiB와 QD 512/Port의 조합으로 A1/A2가 Host IF 256GB/s에 근접했습니다.

Controller buffer	QD / Port	A1 (GB/s)	A2 (GB/s)
4MiB	256	234.48	239.90
8MiB	512	255.37	255.06
16MiB	512	255.37	255.21

공통 조건

4 Port, 4 Channel
채널당 16 Plane
영역별 L2P 배치
PF OFF
Port 내부 in-order

측정한 조합에서는 4MiB도 200GB/s를 넘었습니다.
16MiB는 8MiB와 처리량이 비슷하므로, 현재 부하에서는 8MiB가 유효한 기준점입니다.

64B 부분 읽기 B1/B2는 같은 8MiB·QD512에서 약 4GB/s입니다.
현재 모델의 전체 16KiB NAND 전송 중 유효 데이터가 256B여서, A의 수치를 그대로 적용할 수 없습니다.

관측 범위: seed 7, 지속 부하 2.2ms. 아래 처리량은 초기 200µs를 제외한 고정 2ms 평균

비교 조건과 적용 범위

각 실험 안의 전후 비교로 효과를 판단하고, 서로 다른 실험의 증가율은 합산하지 않습니다.

자료의 비교	측정 방식	구분할 조건
1. CA 스케줄링	8,192요청/Port의 전체 완료 평균	32 Plane, PF ON
2. Plane과 배치	8,192요청/Port의 전체 완료 평균	32/64 Plane, PF OFF
3. 버퍼와 QD	지속 공급 중 고정 2ms 평균	64 Plane, PF OFF, 종료 drain 제외

유지한 tR 입력값

Short 2.00µs Mid 2.08µs Long 12.16µs First / Group 20.69µs

가용률 85%와 Port 내부 순서 제약을 유지한 모델 결과입니다.
다른 주소 편향, 동적 L2P, 실제 GC 및 Die/LUN 공유 자원은 별도 검증이 필요합니다.

A·B 워크로드의 요청 크기와 접근 순서

아래 P1, P2는 각각 4KiB 논리 페이지입니다. NAND의 16KiB 물리 페이지와 구분합니다.

패턴	요청당 반환	논리 페이지 접근 순서	패턴의 의미
A1	4KiB	P1, P2, P3, P4, …	각 논리 페이지 전체를 순서대로 읽음
A2	4KiB	P1, P3, P2, P4, P6, P5, …	3개씩 순서를 바꿔 페이지 전체를 읽음
B1	64B	P1, P2, P3, P4, …	각 페이지의 시작 64B만 읽음
B2	64B	P1, P3, P2, P4, P6, P5, …	B1과 크기는 같고 접근 순서만 바꿈
B3	64B	P1, P3, P1(재방문), P2, …	P1 재방문 시 offset +64B를 읽음

B3의 재방문은 같은 논리 페이지의 다른 데이터를 읽습니다.
논리 페이지의 접근 순서와 실제 Channel·Plane·물리 페이지는 L2P 배치를 거쳐 연결됩니다.

근거: model.py의 workload(), A/B 지속 부하 생성기. A2/B2는 3개 단위의 국소 순열

A·B의 유효 데이터량과 처리량

현재 모델은 64B 요청에도 NAND에서 물리 페이지 전체 16KiB를 출력합니다.

비교 항목	A1 / A2	B1 / B2
Host 요청당 반환량	4KiB	64B
물리 16KiB당 유효 데이터	4 × 4KiB = 16KiB	4 × 64B = 256B
명목 유효 데이터 비율	100%	1/64 = 1.5625%
Host 처리량 (GB/s)	A1 255.366 / A2 255.058	B1 3.995 / B2 4.001

B1/B2는 한 페이지 안의 64B를 모두 이어 읽는 부하가 아닙니다.
B의 내부 NAND 전송은 약 257GB/s지만, Host가 사용하는 데이터는 그 일부입니다.

A1/B1은 매핑과 장치 설정이 같습니다. A2/B2는 stripe와 CA 정책이 다릅니다.
B3는 패턴 정의만 포함했으며, 이번 64 Plane 지속 부하의 성능 수치는 없습니다.

조건: 64 Plane, 영역 배치, 8MiB, QD512/Port, PF OFF. 200-2,200µs 고정 평균