
모델 구조와 주요 가변 요소

주황색은 조정 가능한 항목입니다. 현재 대표 설정을 각 블록에 함께 표시했습니다.



모든 Port가 4채널을 공유하며, L2P 결과가 읽을 Channel과 Plane을 결정합니다.

비교 고정: tR S/M/L = 2.00 / 2.08 / 12.16µs (First/Group 20.69µs) · 가용률 85%

물리 Page 16KiB · Plane당 page buffer 1개 · 현재 4 Port의 Host IF 합계 256GB/s

교차 검증 기준: 총 64 Plane, 8MiB, PF OFF. A의 QD512, B의 QD32,768/Port

zNAND의 tR 특성과 선택 조건

tR은 NAND sensing 시간입니다. 같은 Plane의 직전 sensing 주소와 다음 물리 주소로 판정합니다.

종류	tR (µs)	현재 모델의 적용 조건	예시: Plane 내부 물리 순번 q
First	20.69	해당 Plane의 이전 sensing 이력이 없음	그 Plane의 최초 sensing
Short	2.00	같은 Group의 q+1, 목적지 q가 홀수	q0→1: 같은 SSL의 E/O 0→1
Mid	2.08	같은 Group의 q+1, 목적지 q가 짝수	q1→2: SSL / q23→24: WL
Long	12.16	같은 Group에서 q+1이 아닌 주소로 이동	q0→2 또는 q3→1
Group	20.69	직전 sensing과 다른 Group으로 이동	q10103→10104: Group 0→1

연속 예: q0 (First) → q1 (Short) → q2 (Mid) → q3 (Short) → …


First / Group = 1st Long 17.52 + tRRC 3.17 = 20.69µs로 설정한 모델입니다.

Plane page buffer 적중: sensing 생략, 출력 명령·Data·ECC는 수행합니다.
Controller buffer에도 없고 page buffer가 교체되었으면, 재방문 때 tR을 다시 판정합니다.

현재 모델 입력값　성능 개선 실험에서 tR 상수는 유지　근거: model.py와 튜닝 문서

zNAND Layout과 Data Placement

4채널 병렬성은 유지하고, 논리 영역마다 각 채널의 Plane 묶음을 분리합니다.



같은 색 = 같은 논리 영역. 각 영역은 4채널 전체를 쓰고, 채널 안의 Plane 묶음을 분리합니다.

CH0의 첫 16KiB Page · 각 L = 4KiB

4KiB stripe
A1 / C1 / C2

L0	L4	L8	L12

16KiB stripe
A2

L0	L1	L2	L3

Plane 내부의 주소 계층



현재 모델의 64 Plane 영역 배치 L은 영역 내 4KiB 논리 조각 PL 번호는 각 Channel 내부 번호

전체 구조와 데이터 흐름

4개의 독립 Port가 4채널 전체를 공유하며, 읽기 주소가 Channel과 Plane을 결정합니다.

처리 구간	주요 동작	자원과 순서 규칙
1. Host IF	Port 0-3에서 독립적으로 읽기 요청	Port당 64GB/s 합계 256GB/s
2. Controller 수락	Port별 QD 확인, 공유 버퍼 예약 L2P 조회로 물리 주소 확인	대표 설정: 8MiB QD 512/Port
3. CA 스케줄링	발행 가능한 물리 페이지의 처리 순서 선택	FIFO에서도 최고 성능 우회 기능은 필수 아님
4. NAND Read	4채널 × 16Plane에서 sensing 물리 페이지 크기는 16KiB	Plane당 page buffer 1개 채널별 CA와 Data 경로
5. Data와 반환	NAND 출력과 ECC 후 Controller buffer 준비 Port별로 Host에 읽기 데이터 반환	Port 내부 in-order 연결된 마지막 응답 후 버퍼 해제

NAND page buffer는 Plane별 자원이며, Controller buffer는 여러 Port가 공유하는 임시 보관 공간입니다.

현재 모델의 자원과 데이터 흐름. 총 64 Plane, PF OFF

최대 처리량을 만드는 조건

현재 64 Plane 모델에서는 데이터 배치와 Port별 요청 공급이 핵심입니다.

항목	확인한 결과	해석
Data placement	A1 71.20에서 255.37GB/s FIFO와 QD512 고정, 배치만 변경	Channel 분산과 Plane 내부 물리 주소 연속성이 핵심
Port별 요청 공급	A1 QD2,048 유지 수락 순환으로 68.86에서 255.34GB/s	충분한 병렬 요청과 공유 버퍼의 편중 방지
CA 우회32 기능	A1 / A2 / B 모두 FIFO와 동일 기준 실행의 실제 우회 0회	현재 배치의 최고 성능에 우회 기능은 필수 아님


QD의 적정값은 요청 크기와 버퍼 수락 정책에 따라 달라집니다.

현재의 정적 배치와 네 Port의 독립 영역 읽기에서 확인한 결과입니다.

동일 조건 대조 실험. 처리량은 200-2,200µs의 고정 2ms 평균

Data placement만 바꾼 대조 실험

CA는 FIFO, QD는 512/Port로 고정했습니다. 같은 64 Plane에서 배치만 비교합니다.



균형 있는 요청 수만으로는 부족

기존 배치의 A1도 Port별로
약 509~510개를 유지했지만
처리량은 71.20GB/s였습니다.

영역별 Plane 분리가
물리 주소 점프를 줄입니다.

변경 항목은 정적 L2P 배치뿐입니다. Channel 및 페이지 내 offset 규칙은 유지했습니다.

4 Port, 8MiB, PF OFF, 기존 tR 유지. 고정 2ms 평균

CA 우회를 꺼도 최고 성능 유지

기존 우회32 설정과 FIFO를 비교했습니다. 다른 장치 조건은 모두 같습니다.

워크로드	기존 우회32 (GB/s)	FIFO (GB/s)	변화
A1	255.366	255.366	0.000%
A2	255.058	255.058	0.000%
B: 64B 페이지 전체 읽기	255.335	255.335	0.000%

기존 설정에서도 세 조건 모두 실제 우회는 0회였습니다.

시간대별 처리량과 완료 요청의 평균·p99 지연도 같았습니다.
이 결론은 현재의 개선된 배치와 워크로드에 적용합니다.

64 Plane, 8MiB, PF OFF. A1/A2 QD512, B QD32,768/Port

데이터 배치가 Long tR를 줄이는 원리

각 논리 영역은 4채널을 모두 쓰되, 채널 안에서 서로 다른 Plane 묶음을 사용합니다.

논리 영역	Channel 0	Channel 1	Channel 2	Channel 3
영역 0	Plane 0-3	Plane 0-3	Plane 0-3	Plane 0-3
영역 1	Plane 4-7	Plane 4-7	Plane 4-7	Plane 4-7
영역 2	Plane 8-11	Plane 8-11	Plane 8-11	Plane 8-11
영역 3	Plane 12-15	Plane 12-15	Plane 12-15	Plane 12-15


한 Plane에 서로 먼 영역의 요청이 섞이면 물리 페이지 순서가 자주 끊깁니다.
영역별 Plane 묶음을 분리하면 각 Plane에서 다음 페이지로 진행하기 쉬워집니다.

이 실험은 Port별로 다른 논리 영역을 읽습니다. Channel과 Plane 선택은 주소가 결정하며,
Port를 특정 Channel에 고정하는 구조가 아닙니다.

근거: host_ceiling의 영역별 L2P snapshot. 총 64 Plane 구성의 설명용 배치 표

고정 수락 순서에서의 QD와 버퍼 편중

4KiB 읽기와 Port 0부터 수락하는 현재 정책에서는 QD512/Port가 유효했습니다.



QD가 작으면 준비할 요청이 부족합니다.

고정 수락 순서에서 큰 QD는
앞선 Port의 버퍼 선점을 허용합니다.
다른 Port의 실제 요청 수가 줄어
처리량이 떨어질 수 있습니다.

아래 표: 실제 outstanding 평균 (개)

A1 설정 QD/Port	Port 0 평균	Port 1 평균	Port 2 평균	Port 3 평균
512	511.4	510.6	510.3	474.5
2,048	2026.5	1.0	1.0	1.0

조건: 64 Plane, 영역 배치, PF OFF. 초기 200µs 제외 후 200-2,200µs 고정 평균

4KiB 읽기의 버퍼와 QD 기준

8MiB와 QD 512/Port의 조합으로 A1/A2가 Host IF 256GB/s에 근접했습니다.

Controller buffer	QD / Port	A1 (GB/s)	A2 (GB/s)
4MiB	256	234.48	239.90
8MiB	512	255.37	255.06
16MiB	512	255.37	255.21

공통 조건

4 Port, 4 Channel
채널당 16 Plane
영역별 L2P 배치
PF OFF
Port 내부 in-order

측정한 조합에서는 4MiB도 200GB/s를 넘었습니다.
16MiB는 8MiB와 처리량이 비슷하므로, 현재 부하에서는 8MiB가 유효한 기준점입니다.

64B 부분 읽기 C1/C2는 같은 8MiB·QD512에서 약 4GB/s입니다.
현재 모델의 전체 16KiB NAND 전송 중 유효 데이터가 256B여서, A의 수치를 그대로 적용할 수 없습니다.

관측 범위: seed 7, 지속 부하 2.2ms. 아래 처리량은 초기 200µs를 제외한 고정 2ms 평균

비교 조건과 적용 범위

배치, CA 정책, QD, 수락 순서를 각각 분리해 비교했습니다.

대조 항목	바꾼 요소	유지한 요소
Data placement	기본 매핑 / 영역별 Plane 배치	FIFO, QD512, 64Plane, 8MiB
CA 우회	기존 우회32 정책 / FIFO	배치, QD, 버퍼, tR
큰 QD의 영향	QD512 / 2,048 또는 32,768 / 65,536	배치, FIFO, 8MiB
Port별 수락 공정성	고정 시작 Port / 순환 시작 Port	QD 상한, FIFO, 배치, 버퍼

tR: Short 2.00µs, Mid 2.08µs, Long 12.16µs, First/Group 20.69µs

4 Port 지속 공급, 가용률 85%, PF OFF, Port 내부 in-order를 유지했습니다.
실제 UCIe 경로, Die/LUN 공유 제약과 동적 L2P를 포함한 제품 실측은 아닙니다.

기존 원자료와 추가 대조 실험의 경로는 슬라이드 노트에 기록

A·B·C 워크로드의 요청 크기와 접근 순서

P는 4KiB 논리 페이지입니다. 새 B는 페이지 전체를 64B씩 읽고, 기존 B1/B2/B3는 C로 옮겼습니다.

패턴	요청당 반환	접근 순서	한 논리 페이지에서 읽는 양
A1	4KiB	P1, P2, P3, P4, …	전체 4KiB를 요청 1개로
A2	4KiB	P1, P3, P2, P4, P6, P5, …	전체 4KiB, 페이지 순서 변경
B (신규)	64B	P1: offset 0, 64, …, 4032 이후 P2, P3, …	전체 4KiB를 요청 64개로
C1	64B	P1, P2, P3, P4, …	각 페이지의 시작 64B
C2	64B	P1, P3, P2, P4, P6, P5, …	각 페이지의 시작 64B
C3	64B	P1, P3, P1(offset +64B), P2, …	P1 재방문에서 다른 64B

B는 페이지 내 연속 읽기입니다. C1/C2는 페이지마다 일부만 읽습니다.

버퍼 재사용과 tR 발생 여부는 기존 모델 상태로 결정합니다. 항상 hit을 가정하지 않습니다.

현재 이름(schema 2) 기존 원자료의 B1/B2/B3 = 현재 C1/C2/C3

A·B·C의 유효 데이터량과 측정 결과

새 B와 C는 모두 64B 요청이지만, 준비한 페이지에서 실제 소비하는 데이터량이 다릅니다.

비교 항목	A1 / A2	B (신규)	C1 / C2
Host 요청당 반환량	4KiB	64B	64B
논리 4KiB당 요청 수	1개	64개	1개
물리 16KiB당 유효 데이터	16KiB	16KiB	256B
명목 유효 데이터 비율	100%	100%	1/64 = 1.5625%
Host 평균 (GB/s)	A1 255.366 A2 255.058	31.457 (QD512) 255.335 (QD32,768)	C1 3.995 C2 4.001

같은 QD512/Port에서도 대기 payload는 A가 2MiB, B/C가 32KiB입니다.

B의 QD32,768 × 64B와 A의 QD512 × 4KiB는 모두 Port당 2MiB입니다.

C1/C2의 약4GB/s는 물리 페이지의 일부만 사용하는 조건의 결과입니다.


64 Plane, 8MiB, PF OFF, 고정 2ms 평균. 각 셀에 표시한 QD 조건을 구분

시간별 성능과 A·C의 병목

4 Port / 64 Plane / 8MiB / QD512/Port / PF OFF / 가용률 85% / 기존 tR 유지

초기 200µs 제외, 0.2-2.2ms 지속 부하. 곡선은 25µs 평균이며 종료 drain은 없습니다.

A1 / A2 · 4KiB 반환




2ms 평균 A1 255.37 / A2 255.06 GB/s

완료 124,692 / 124,541건
실제 outstanding 평균 2006.7 / 2035.9건

A는 Host 상한 256GB/s의 약 99.6-99.8%
추가 병렬성보다 남은 대기 구간 축소가 관건

C1 / C2 · 64B 반환



2ms 평균 C1 3.995 / C2 4.001 GB/s

완료 124,832 / 125,023건
실제 outstanding 평균 2030.7 / 2029.3건

C는 명목 유효 비율 1/64로 약 4GB/s
주기적 하락은 maintenance와 in-order 선두 대기

모델 결과 / 좌우 Y축 다름 / A1·C1·C2: stripe 4KiB, A2: 16KiB / 요청 수·outstanding은 4 Port 합계

큰 QD의 성능 저하는 수락 편중과 연결

QD2,048을 유지하고, 마지막 수락 다음 Port부터 순환하도록 순서만 바꿨습니다.

패턴 / 수락 방식	처리량 (GB/s)	Port 0 / 1 / 2 / 3 실제 outstanding 평균
A1 / 고정 시작	68.858	2026.5 / 1.0 / 1.0 / 1.0
A1 / 순환 시작	255.340	440.2 / 515.6 / 563.9 / 485.4
A2 / 고정 시작	71.889	2033.8 / 2.6 / 2.5 / 2.5
A2 / 순환 시작	255.265	442.5 / 530.6 / 574.8 / 491.4

같은 큰 QD에서도 버퍼 편중을 줄이면 약255GB/s를 회복합니다.

Port당 상한은 64GB/s이므로 네 Port가 모두 충분히 동작해야 합니다.
각 Port에 쌓인 요청 수가 정확히 같을 필요는 없습니다.

새 진단 실험: A1/A2, FIFO, 64 Plane, 8MiB, QD2,048/Port, 고정 2ms 평균

64B 요청의 QD는 별도로 조정

페이지 전체를 읽는 B는 A보다 요청 하나의 크기가 64배 작습니다.

QD / Port	고정 수락 (GB/s)	순환 수락 (GB/s)
512	31.457	미측정
2,048	69.468	미측정
8,192	154.680	미측정
16,384	241.611	미측정
32,768	255.335	미측정
65,536	255.043	255.350

요청 개수와 데이터량을 함께 봐야 합니다.

QD512 × 64B = 32KiB
QD32,768 × 64B = 2MiB

A의 QD512도 2MiB입니다.

QD65,536도 255.04GB/s
큰 QD의 낙폭은 보편적이지 않습니다.

QD512~32,768은 기존 우회32 결과이며, QD32,768의 FIFO 동일성을 재검증했습니다.

QD는 미완료 요청 수입니다. 요청 상태 메타데이터 비용은 8MiB 데이터 버퍼에 포함하지 않습니다.

B: 8MiB, 64 Plane, PF OFF. QD65,536은 이번 추가 실험

설계 판단과 현재의 기준점

현재 결과는 Data placement 우선, 충분한 요청 공급과 버퍼 편중 방지를 지지합니다.

설계 항목	현재 근거에 따른 판단
Data placement	각 영역이 4채널을 사용하고 Plane 내부 연속성을 유지하도록 배치
CA 스케줄러	현재 최고 성능은 FIFO로 유지. 우회32를 필수 조건에서 제외
고정 수락 정책의 QD	8MiB 기준 A는 512/Port, B는 32,768/Port에서 약255GB/s
수락 공정성	큰 QD 자체보다 버퍼 예약 편중이 문제. 순환 수락 대조에서 회복
최적화 목표	요청 수를 계속 늘리기보다 각 Port의 공급 부족과 편중을 함께 확인

기준값은 요청 크기와 수락 정책이 바뀌면 다시 측정해야 합니다.

현재 모델의 정적 배치와 지속 읽기 결과. 모든 워크로드의 전역 최적값은 아님