

Host Port 0

512bit · 1GHz · 64GB/s
AR + outstanding
Host 판단 → 조회 FIFO
2 lanes / 500 slots
포트 FIFO → R 반환

Host Port 1

512bit · 1GHz · 64GB/s
AR + outstanding
Host 판단 → 조회 FIFO
2 lanes / 500 slots
포트 FIFO → R 반환

Host Port 2

512bit · 1GHz · 64GB/s
AR + outstanding
Host 판단 → 조회 FIFO
2 lanes / 500 slots
포트 FIFO → R 반환

Host Port 3

512bit · 1GHz · 64GB/s
AR + outstanding
Host 판단 → 조회 FIFO
2 lanes / 500 slots
포트 FIFO → R 반환

공유 page 상태 · 동일 page 읽기 병합

청록: 요청·제어 주황: 데이터·ready 알림 실제 fabric 중재는 별도 가정

예측 → 선행 판단 → page 요청

speculative issue

ready 데이터

demand issue

공유 Controller Buffer

8MiB · page credit 선점
page 전체 burst 반환 후 공간 해제

공유 NAND Scheduler

128 chips × 6 planes / 128 channels
command → sense → transfer → ECC