

Bitácora de Diseño, Reducción e Implementación
Proyecto Individual — Lógica Combinacional: Puerta con Contraseña
CE 1107 — Fundamentos de Arquitectura de Computadores

[Nombre del estudiante]

Curso: CE 1107 — Fundamentos de Arquitectura de Computadores
Profesor: Luis Chavarría Zamora
Institución: Instituto Tecnológico de Costa Rica
Repositorio: [enlace al repositorio Git]

Contents

1	Introducción	1
2	Resumen de decisiones de diseño y reducción	2
3	Registro cronológico	2
3.1	Jueves 3 de septiembre de 2026	2
3.1.1	9:00 a.m. – 11:00 a.m. — Investigación y decisiones de diseño	2
3.1.2	2:00 p.m. – 4:00 p.m. — Diseño de los esquemáticos por módulo	3
3.2	Sábado 5 de septiembre de 2026	4
3.2.1	9:00 a.m. – 1:00 p.m. — Implementación en TinkerCAD	4
3.2.2	Simulación funcional en Logisim Evolution	5
3.3	Lunes 7 de septiembre de 2026	5
3.3.1	9:00 a.m. – 12:00 p.m. — Armado físico: cableado de compuertas e incidente de disponibilidad de componentes	5
3.4	Martes 8 de septiembre de 2026	6
3.4.1	Aproximadamente 2:00 p.m. — Solución: fuente de 5 V desde una Raspberry Pi Pico W	6
3.5	Miércoles 9 de septiembre de 2026	6
3.5.1	8:00 a.m. – 12:00 p.m. — Finalización del armado, integración del flip-flop D y display, y corrección de resistencias pull-down	6
4	Conclusión y estado actual del sistema	7

1 Introducción

Este documento recopila el proceso de diseño, reducción e implementación seguido para el avance del proyecto individual de lógica combinacional "Puerta con contraseña". El sistema completo recibe una contraseña de 3 dígitos en base 5 mediante switches, verifica su validez con lógica combinacional

pura, y comunica el resultado mediante un display de 7 segmentos y un par de LEDs indicadores del estado de la puerta.

Para este avance en particular, el profesor simplificó el alcance del sistema a dos módulos probados por separado: (1) la lectura estática de la contraseña con verificación mediante compuertas, mostrando los mensajes de estado en el display de 7 segmentos, y (2) un decodificador de abrir/cerrar puerta indicado mediante dos LEDs (verde/rojo) en lugar del display, conectado en cascada desde el primer módulo. Todo el sistema se construyó únicamente con compuertas lógicas discretas, sin microcontroladores ni lógica programada.

El documento se organiza de la siguiente manera: la Sección 2 resume las decisiones de diseño y reducción más relevantes tomadas a lo largo del proyecto; la Sección 3 presenta el registro cronológico completo, día por día, incluyendo el diseño booleano, la simulación y el armado físico con sus respectivos incidentes y soluciones; y la Sección 4 resume el estado actual del sistema y los pendientes hacia la entrega final.

2 Resumen de decisiones de diseño y reducción

Antes de entrar en el detalle cronológico, se resumen aquí las decisiones de mayor impacto sobre la arquitectura final del sistema, para que puedan ubicarse rápidamente sin necesidad de leer el registro completo.

3 Registro cronológico

3.1 Jueves 3 de septiembre de 2026

3.1.1 9:00 a.m. – 11:00 a.m. — Investigación y decisiones de diseño

Se dedicó este bloque a investigación preliminar y a la toma de decisiones fundamentales de diseño antes de iniciar cualquier esquemático.

Decisión de tecnología: se optó por trabajar con compuertas **CMOS** (familia 4000), en lugar de TTL, dado que CMOS ofrece mayor accesibilidad y comodidad de uso en aplicaciones de baja potencia, además de mayor inmunidad al ruido y menor consumo estático en comparación con TTL. Esta decisión condiciona todo el diseño posterior, ya que fija los niveles de tensión de operación (0V–5V) y los circuitos integrados específicos a utilizar. (Esta decisión se revisaría más adelante — ver 7 de septiembre.)

Se investigaron los siguientes temas para sustentar el diseño:

- Funcionamiento interno y patrones de excitación de un display de 7 segmentos (configuración cátodo común vs. ánodo común y su efecto sobre la lógica de manejo de cada segmento).
- Comportamiento de compuertas lógicas básicas en tecnología CMOS (inversor, AND, OR, XNOR) y sus equivalentes disponibles en la serie 4000 (CD4069, CD4081, CD4073).
- Funcionamiento del flip-flop tipo D, con énfasis en su configuración como *toggle* (realimentando Q' hacia D) para lograr una salida que cambia de estado en cada pulso de reloj, sin necesidad de lógica de detección de flanco adicional.

Esta investigación fue la base conceptual utilizada en el bloque de trabajo de la tarde para plantear los esquemáticos.

Decisión	Motivo	Efecto sobre el diseño
Reducción del display de 4 a 2 estados	El estado de apertura/cierre de la puerta ya se comunica mediante los LEDs del módulo 2; mostrarlo también en el display sería redundante.	El decodificador de anuncios se reduce a una sola señal (S_0), y 5 de los 7 segmentos quedan cableados fijos a Vcc/GND sin compuertas adicionales.
Tecnología CMOS (decisión inicial, 3 de septiembre)	Mayor accesibilidad y comodidad en aplicaciones de baja potencia, mejor inmunidad al ruido frente a TTL.	Define niveles 0–5 V y la familia de circuitos integrados planeada (serie 4000).
Cambio forzado CMOS $\rightarrow$ TTL (7 de septiembre)	El distribuidor solo tenía compuertas TTL disponibles al momento de la compra.	Requiere fuente estable de 5 V y resistencias de pull-down recalculadas para la impedancia de entrada de TTL ($330\ \Omega$ en vez de $10\ \text{k}\Omega$).
Fuente de alimentación: Raspberry Pi Pico W (pin VBUS)	Presupuesto insuficiente para un regulador de 9 V a 5 V tras cubrir los circuitos integrados adicionales necesarios por no encontrar compuertas de 3 entradas en TTL.	Fuente estable de 5 V sin costo adicional, aprovechando hardware ya disponible.

Table 1: Decisiones de diseño y reducción de mayor impacto en el proyecto.

3.1.2 2:00 p.m. – 4:00 p.m. — Diseño de los esquemáticos por módulo

Con base en la investigación de la mañana, se definió la arquitectura del sistema en tres módulos independientes, cada uno con su propia lógica booleana:

1. **Ingreso y verificación de contraseña.** Recibe la contraseña de 3 dígitos en base 5 (código elegido: 1-4-3), representada mediante 9 líneas de entrada (3 bits por dígito), y produce una señal **Correcto** que indica si la combinación ingresada coincide con la contraseña definida.
2. **Cambio de estado de la puerta.** Un flip-flop tipo D configurado como *toggle*, que cambia el estado de la puerta (abierta/cerrada) cada vez que se confirma una contraseña correcta. El estado se indica mediante dos LEDs (verde = abierta, rojo = cerrada).
3. **Anuncio en el display.** Un decodificador simplificado que muestra en un display de 7 segmentos si el sistema está *leyendo* (símbolo “L”) o si la contraseña ingresada fue *inválida* (símbolo “E”).

Ecuaciones del módulo 1 — Comparador de contraseña. Para la contraseña 1-4-3 en base 5, cada dígito se compara contra su valor binario fijo mediante una simplificación: dado que el valor

de referencia de cada bit (B_i) es constante, la compuerta XNOR de comparación se reduce a una línea directa (si $B_i = 1$) o a un inversor (si $B_i = 0$).

$$\text{Dígito 1 (valor 1, código 001)} : \quad Eq_1 = A'_2 \cdot A'_1 \cdot A_0$$

$$\text{Dígito 2 (valor 4, código 100)} : \quad Eq_2 = A_2 \cdot A'_1 \cdot A'_0$$

$$\text{Dígito 3 (valor 3, código 011)} : \quad Eq_3 = A'_2 \cdot A_1 \cdot A_0$$

$$\text{Señal de contraseña correcta} : \quad \textit{Correcto} = Eq_1 \cdot Eq_2 \cdot Eq_3$$

Ecuaciones del módulo 2 — Disparo del toggle.

$$\textit{Trigger} = P \cdot \textit{Correcto}$$

donde P es la señal del botón de confirmar. Esta señal alimenta la entrada de reloj (CLK) de un flip-flop D en modo *toggle* ($D = Q'$), de forma que el estado de la puerta conmuta con cada confirmación correcta, sin requerir lógica adicional de detección de flanco.

Ecuaciones del módulo 3 — Anuncio en display.

$$S_0 = P \cdot \textit{Correcto}'$$

$$a = g = S_0$$

$$b = c = 0 \text{ (GND fijo)}$$

$$d = e = f = 1 \text{ (Vcc fijo)}$$

Decisión de diseño y reducción: originalmente el enunciado contemplaba cuatro estados de anuncio (leyendo, inválida, abriendo, cerrando), lo que requeriría 2 bits de estado. Sin embargo, dado que el estado de apertura/cierre de la puerta ya se comunica mediante los LEDs del módulo 2, se decidió no duplicar esa información en el display, reduciendo el sistema a solo 2 estados (leyendo/inválida) representables con 1 bit (S_0). Esto permite que los segmentos b , c , d , e y f queden cableados de forma fija a Vcc/GND, sin necesidad de compuertas adicionales, simplificando considerablemente el circuito sin pérdida de funcionalidad requerida para este avance.

3.2 Sábado 5 de septiembre de 2026

3.2.1 9:00 a.m. – 1:00 p.m. — Implementación en TinkerCAD

Se implementó el diseño de los tres módulos en el simulador TinkerCAD, elegido por su simplicidad de uso y por ofrecer una experiencia de armado relativamente cercana a la de un circuito físico real en protoboard.

Circuitos integrados utilizados:

- CD4069 (hexa inversor) — para los inversores del comparador de contraseña.
- CD4081 (AND doble de 2 entradas) / CD4073 (AND triple de 3 entradas) — para las compuertas AND del comparador y de las señales *Trigger* y S_0 .
- 74HC74 (flip-flop D doble) — para el módulo de cambio de estado.

Incidencias resueltas durante el armado:

1. *Compuertas quemadas durante el cableado de switches.* Se detectó un cableado diagonal que puenteaba columnas no relacionadas de la protoboard, generando una ruta de baja impedancia

entre Vdd y GND. Se corrigió verificando el trayecto exacto de cada conexión y asegurando que cada entrada tuviera su resistencia de *pull-down* (10 k Ω) hacia GND, evitando entradas flotantes.

2. *Ambos LEDs permanecían encendidos simultáneamente.* Se identificó que los pines PRE y CLR del 74HC74 son activos en bajo (a diferencia del CD4013, cuyos pines equivalentes SET y RESET son activos en alto). Al conectar PRE y CLR a GND — replicando la lógica del CD4013 — se forzaba una condición inválida de preset y clear simultáneos, obligando ambas salidas (Q y Q') a estado alto al mismo tiempo. La corrección consistió en conectar ambos pines a Vcc para desactivarlos correctamente.

Al finalizar el bloque, los tres módulos (comparador de contraseña, toggle de estado de puerta y anuncio en display) fueron verificados de forma independiente en la simulación, confirmando el comportamiento esperado según las ecuaciones booleanas derivadas el 3 de septiembre.

3.2.2 Simulación funcional en Logisim Evolution

Se simuló el módulo de comparación de contraseña en Logisim Evolution, verificando el comportamiento esperado de las señales Eq_1 , Eq_2 , Eq_3 , *Correcto* (etiquetada C en el esquema), S_0 , S_1 y las salidas hacia los LEDs verde y rojo del flip-flop D. La simulación confirmó que el circuito funciona correctamente según las ecuaciones booleanas derivadas el 3 de septiembre. El archivo de proyecto (.circ) se incluye en el .zip de la entrega.




Figure 1: Esquemático simulado en Logisim Evolution: comparador de contraseña (Eq_1 – Eq_3 y *Correcto*), decodificador de anuncios (S_0) y disparo del flip-flop D hacia los LEDs de estado de la puerta.

3.3 Lunes 7 de septiembre de 2026

3.3.1 9:00 a.m. – 12:00 p.m. — Armado físico: cableado de compuertas e incidente de disponibilidad de componentes

Se inició el armado físico en protoboard, comenzando por el cableado de las compuertas lógicas del comparador de contraseña. Este bloque de tiempo incluye la adquisición de componentes en el

distribuidor local.

Incidente — cambio forzado de tecnología (CMOS $\rightarrow$ TTL): el distribuidor únicamente contaba con circuitos integrados de compuertas basadas en BJT (familia TTL), no con la familia CMOS 4000 planeada originalmente el 3 de septiembre. Esto invalidó dos supuestos del diseño:

- **Nivel de alimentación.** TTL requiere una fuente estable cercana a 5 V. El arreglo de baterías preparado (3 baterías de 1.5 V en serie, 4.5 V) hacía operar las compuertas de forma subóptima.
- **Disponibilidad de compuertas de 3 entradas.** El distribuidor tampoco tenía compuertas AND de 3 entradas en TTL. Esto es resoluble por álgebra booleana (cascada de compuertas de 2 entradas), pero implica un circuito integrado adicional no contemplado en el presupuesto.

Se evaluó usar una batería de 9 V con un regulador de tensión a 5 V, pero el presupuesto restante no alcanzaba para cubrir tanto el regulador como el circuito integrado adicional necesario para sustituir las compuertas de 3 entradas. El problema de alimentación quedó sin resolver al cierre de este bloque de trabajo.

3.4 Martes 8 de septiembre de 2026

3.4.1 Aproximadamente 2:00 p.m. — Solución: fuente de 5 V desde una Raspberry Pi Pico W

Surgió la solución al problema de alimentación dejado pendiente el día anterior: se contaba con una Raspberry Pi Pico W disponible de un proyecto previo. Al revisar su *datasheet*, se identificó que el pin 39 (VBUS) entrega 5 V de forma pasiva — es decir, sin necesidad de programar ni energizar el microcontrolador de la placa — simplemente al alimentar la Pico W por su puerto USB.

Esta solución resolvió el problema de tensión sin costo adicional, evitando la compra de un regulador de tensión y sin comprometer el presupuesto restante, el cual pudo destinarse en su lugar a los circuitos integrados de 2 entradas necesarios para reconstruir las compuertas de 3 entradas por cascada.

3.5 Miércoles 9 de septiembre de 2026

3.5.1 8:00 a.m. – 12:00 p.m. — Finalización del armado, integración del flip-flop D y display, y corrección de resistencias pull-down

Con la fuente de alimentación resuelta, se completó el resto del armado físico tomando como referencia la simulación hecha en TinkerCAD. La parte más laboriosa del cableado ya se había hecho el 7 de septiembre, pero no había podido probarse por falta de una fuente funcional. En este bloque se conectó además el flip-flop D y el display de 7 segmentos cátodo común, que aún quedaban pendientes de integrar.

Incidente — resistencias pull-down incompatibles con TTL: durante las pruebas de los switches se detectó que las compuertas siempre entregaban un “1” lógico en la salida, sin importar la posición de los switches. Tras revisar el circuito, se determinó que las resistencias de *pull-down* de 10 k Ω (dimensionadas originalmente para la alta impedancia de entrada de CMOS) resultaban demasiado altas para TTL: con la baja impedancia de entrada característica de TTL, un pull-down de 10 k Ω equivale eléctricamente a no tener conexión a tierra, dejando la entrada flotando en alto. La corrección consistió en reemplazar las resistencias de pull-down por unas de 330 Ω , apropiadas para la impedancia de entrada de TTL. Tras el cambio, el circuito funcionó correctamente. El resto del bloque se dedicó a pruebas de verificación general del sistema completo.

Resultado: el circuito completo fue armado y probado físicamente, confirmando el funcionamiento esperado de los tres módulos (comparador de contraseña, toggle de estado de puerta con LEDs, y

anuncio en display de 7 segmentos).

4 Conclusión y estado actual del sistema

A la fecha del 9 de septiembre de 2026, el sistema correspondiente a este avance está completo y verificado tanto en simulación (TinkerCAD y Logisim Evolution) como en armado físico sobre protoboard: el módulo de comparación de contraseña, el módulo de cambio de estado de la puerta (flip-flop D en modo toggle con LEDs verde/rojo) y el módulo de anuncio en display de 7 segmentos funcionan de forma independiente y en conjunto según lo especificado.

El proceso completo ilustra dos tipos de reducción distintos: una reducción intencional de diseño (de 4 a 2 estados en el display, al detectar información redundante con los LEDs) y una reducción forzada por disponibilidad de mercado (de CMOS a TTL, con sus consecuencias en alimentación y resistencias de polarización). Ambas se documentaron con su justificación técnica al momento de tomarse, siguiendo el registro cronológico de la Sección 3.