

Quelques exemples de circuits combinatoires usuels



Additionneur



Additionneur

	a	b	cin	S	cout
Γ	0	0	0	0	0
	0	0	1	1	0
İ	0	1	0	1	0
ĺ	0	1	1	0	1
l	1	0	0	1	0
l	1	0	1	0	1
l	1	1	0	0	1
	1	1	1	1	1

Rappel. On a:

$$\overline{a\otimes b}=\overline{a.\bar{b}+\bar{a}.b}=(\bar{a}+b).(a+\bar{b})=\bar{a}.\bar{b}+a.b$$


On a:

$$S = \bar{a}.\bar{b}.c_i + \bar{a}.b.\bar{c}_i + a.\bar{b}.\bar{c}_i + a.b.c = \bar{a}.(a \otimes c_i) + a.(b \otimes \bar{c}_i)$$
$$S = a \otimes b \otimes c_i$$

De même, on trouve:

$$c_o = a.b + (a \otimes b).c_i$$


On peut donc utiliser judicieusement le demi additionneur précédent de la manière suivante.



Soustracteur

+
$$A_3 A_2 A_1 A_0$$

 $D_3 D_2 D_1 D_0$ \leftarrow 2's complement of $B_3 B_2 B_1 B_0$
 $C_4 S_3 S_2 S_1 S_0$ \leftarrow carry is ignored




Soustracteur

par la table de vérité

0		0	=	0	
0	_	1	=	1	and borrow 1
1	-	0	=	1	
1	-	1	=	0	


A	В	Difference	Borrow	
0	0	0	0	
0	1	1	1	
1	0	1	0	
1	1	0	0	
A -	- B	Di	Во	



Additionneur-soustracteur

When DCBA = 1011 and C.I. = 0, then, PQRS = 1011 When DCBA = 1011 and C.I. = 1, then, PQRS = 0100, which is the 1's complement of 1011.


1



Signal de contrôle permettant la configuration du composant en additionneur Ou en additionneur

application





2

Multiplieur

```
multiplicand 1101 (13)


multiplier * \frac{1011}{1101} (11)

1101


0000

\frac{1101}{10001111} (143)

128 + 8 + 4 + 2 + 1 = 143
```




Multiplieur



Multiplieur


version plus évoluée : topologie <u>régulière</u>



Diviseur


- Un peu plus complexe, mais on repart de la division classique
- Lors du calcul de A / B, on soustrait le divieur B de manière répétitive aux bits du dividende A, après l'avoir multiplié par '1' ou '0'. Ce bit de multiplication ('1' or '0') est sélectionnée pour chaque étape de soustraction de telle manière que le résultat de soustraction n'est jamais négatif.

• Le résultat est composé des bits de multiplication successifs, alors que le reste est le résultat de la dernière soustraction.




Shifter


Décaler d'un rang fixe ne nécessite aucune porte logique !!!!





Multiplexeur

un routeur miniature











ALU

centre du processeur

Opérateur arithmétique et logique






Décodeur

Circuit permettant d'envoyer un signal à une sortie choisie. Il dispose de n lignes d'entrées et 2^n lignes de sortie. La table de vérité d'un décodeur "2 vers 4" (n = 2) est la suivante :

e1	e0	s0	s1	s2	s3
0	0	1	0	0	0
0	1	0	1	0	0
1	0	0	0	1	0
1	1	0	0	0	1


Et voici la réalisation d'un tel décodeur :



Décodeur

BCD vers 7-segments






Bi	nary	Inpu	ıts	Decoder Outputs						7-Segment Display Outputs	
D	С	В	Α	а	b	С	d	ę	f	g	
0	0	0	0	1	1	1	1	1	1	0	0
0	0	0	1	0	1	1	0	0	0	0	1
0	0	1	0	1	1	0	1	1	0	1	2
0	0	1	1	1	1	1	1	0	0	1	3
0	1	0	0	0	1	1	0	0	1	1	4
0	1	0	1	1	0	1	1	0	1	1	5
0	1	1	0	1	0	1	1	1	1	1	6
0	1	1	1	1	1	1	0	0	0	0	7
1	0	0	0	1	1	1	1	1	1	1	8
1	0	0	1	1	1	1	1	0	1	1	9



7 fonctions binaires (a...g) des entrées (A,B,C,D)


Vote majoritaire

M = f(A, B, C)											
Α	ω	O	М								
0	O	O	0								
0	O	T	O								
0	+	0	0								
0	7	7	\bigcirc								
1	O	O	0								
1	0	•	\odot								
1	1	O	\odot								
1	1	1	\odot								



$$M = \overline{ABC} + \overline{ABC} + \overline{ABC} + \overline{ABC}$$

Comparateurs



1 bit

