
Electronique numérique Logique séquentielle

Tous les exercices ne seront pas forcément résolus en TE.

1 Découverte de la bascule D


Le symbole de la bascule D, ainsi que sa table de vérité sont rappelés ici.



La bascule D a pour fonction de recopier l'entrée D sur sa sortie Q, lors d'un court temps d'échantillonnage : il s'agit généralement du front montant de l'horloge. Cette horloge est supposée périodique. Pour que l'échantillonnage se passe correctement, le signal d'entrée doit respecter deux contraintes : il doit être parfaitement stable avant et après le front montant. Ces instants s'appellent temps de setup et temps de hold. La donnée est électriquement recopiée après un instant également très court appelé "clock to Q". Tous ces temps sont très inférieurs à la période d'horloge. La bascule D permet ainsi de travailler sur un signal stable, pendant toute une période : le temps est désormais discrétisé. Il n'y a plus à se soucier des temps de propagation caractéristiques – et parfois fluctuants – des différentes portes logiques réalisant les calculs! Il suffit d'attendre une période d'horloge suffisamment longue pour observer un résultat combinatoire correct, échantillonné dans une bascule. L'écoulement du temps ne se fait que par

'quantum' de temps : celui des 'tops' (ou 'ticks') de cette horloge périodique. Il est même possible d'abstraire le fonctionnement du circuit encore plus en supposant que seuls ces instants d'échantillonnage sont significatifs et que les calculs s'effectuent instantanément sur ces 'tops' (on parle de calcul en "temps zéro"), et que rien ne se passe entre ces 'tops'! Mais cela reste 'une vue de l'esprit'.

Compléter le chronogramme suivant où un signal S_1 sur 4 bits, extérieur au système, est fourni comme entrée (sous sa forme entière).




On précise ici que :

- nous ne tenons pas compte de la notion de temps de setup et temps de hold, ni du temps $t_{clk-2-Q}$
- les zones de transistion des 4 bits se présentent ici comme des 'X'.
- pour les signaux internes au système, on ne représentera pas ces transitions, supposées idéales : seuls des rectangles suffiront.
- on suppose que les sorties Q sont initialisées à 0.

2 Du circuit au chronogramme

Soit le circuit logique suivant.



Sachant que la bascule D est initialisée à 0, trouver le chronogramme de la sortie out correspondante, lorsque les valeurs d'entrée sont (respectivement, à chaque coup d'horloge) :

e1 : 0 1 0 1 1 0 1 e2 : 1 1 1 0 1 0 0

3 Du chronogramme au circuit

Nous proposons ici un exercice plus rare, uniquement par jeu : il s'agit de retrouver le circuit qui a généré les chronogrammes suivants. Il y a probablement plusieurs solutions! Soyez perspicaces! Les signaux e_i représentent des entrées, les signaux s_i des sorties, et les signaux n_i des signaux internes.

4 Suite de Fibonacci en circuit

La suite de Fibonacci est bien connue : $u_{n+2} = u_{n+1} + u_n$, où $u_1 = 1$ et $u_0 = 0$. Elle date de 1202 et décrit la croissance d'une population de lapins, à partir d'un seul couple. Pour la petite histoire, cette suite a par ailleurs

un lien étonnant avec le nombre d'or $\phi=\frac{1+\sqrt{5}}{2}\approx 1.628$. En effet, Euler a démontré que pour un n donné (un "step"), on a :

$$u_n = \frac{1}{\sqrt{5}}(\phi^n - \phi'^n)$$
, où $\phi' = -\frac{1}{\phi}$

- 1. Dessiner le circuit numérique émettant la suite de Fibonacci. Un changement d'indice simple, au préalable, est conseillé.
- 2. Chaque bascule D possède un reset actif haut, et un set actif bas. Compléter le schéma précédent, de manière à initialiser correctement les bascules. On dispose d'un bouton poussoir d'initialisation qui fournit un signal de *reset* actif *haut*: lorsqu'on appuie sur ce bouton pour initialiser le circuit, ce signal vaut '1'.