

Introduction à VHDL

Flot de conception général



Importance des testbenchs



Histoire

- Le VHSIC Hardware Description Language (VHSIC = Very High Speed Integrated Circuit)
- normalisé en 1987 par l'IEEE,
- Modification en 1993 IEEE 1076-93.
 - version du langage qui est majoritairement supportée par les outils du marché.
- Evolutions « mineures », et pas forcement supportés par les logiciels.

Histoire

- Le VHDL est un langage de description matériel, qui ne peut pas être considéré comme un langage « software » comme le C ou le Java.
- A partir de ce langage, on peut définir un système comme une structure hiérarchique matérielle, et préciser son comportement temporel


VHDL: un langage riche!

Différents niveaux d'abstraction possibles

- 1) Abstraction très élevée, algorithme distribué.
- 2) RTL : register transfer level. Définir le système par une architecture de type machine de Moore ou Mealy et des éléments de calculs (datapath).
- 3) Abstraction basse : un niveau proche du matériel, où l'on décrit le système par un ensemble de porte logique et d'interconnexion (« gate level »).
- etc
- C'est le niveau RTL que l'on utilise le plus quand on fait de la synthèse.
 - niveau algorithmique n'est pas forcement synthétisable, il est plutôt utilisé pour faire des bancs de tests ou de la simulation.
 - Le niveau « gate level » est souvent lourd à décrire quand le système devient un tant soit peu complexe…
- L'avantage du code RTL est qu'il est **indépendant des technologies utilisées** dans la cible à programmer, alors qu'au niveau « gate », il faut prendre en compte la techno du circuit cible, car tout n'est pas permis.


Flot de conception VHDL

le plus fréquent



FPGA SOC


A quoi ça ressemble ?



Notion de testbench

- « Banc de test »
 - Allusion aux expérimentations sur table
- But :
 - Alimenter le circuit « sous test » (under test) en :
 - Générateurs classiques : clk, reset
 - Données significatives du point de vue de l'application
 - Vérifier les données sorties
- Normalement un testbench évite de regarder les chronogrammes, assez difficiles à analyser...

Testbench: suite



Avant goût du TE3


- Application de la technique classique de synthèse logique d'une FSM
 - Enumérer les entrées et les états
 - Calculer les sorties possibles
 - Déduire les équations logiques
 - des entrées D des bascules D
 - Des sorties
 - K-map si nécessaires
- Codage en VHDL!
 - Puis simulation avec GHDL

GHDL

- Permet la simulation (pas la synthèse!) de circuits numériques
- A partir de fichiers VHDL :
 - Analyse de tous les fichiers (y compris tb)
 - détecte des erreurs
 - génère un binaire
 - ghdl -a toto.vhd
 - Elaboration du testbench
 - ghdl -e toto_tb
 - Sans le .vhd
 - Lancement du simulateur
 - ghdl -r toto_tb - wave=toto.ghw

Analyse des waveforms gtkwave

Gtkwave wave.ghw =>




Du VHDL au circuit

Passage en revue de quelques exemples


Exemple 1 : équations et bascule D

```
library ieee;
use ieee.std logic 1164.all;
entity example 1 is
  port (
    reset n : in std logic;
    clk : in std logic;
   a, b, c : in std logic;
    f : out std logic
    );
end entity;
architecture logic of example 1 is
  signal tmp1, tmp2 : std logic;
  signal reg : std logic;
begin
  tmp1 <= a or b;
  tmp2 <= tmp1 and c;
  dff : process(reset n, clk)
  begin
   if reset n = '0' then
      reg <= '0';
    elsif rising edge(clk) then
      req <= tmp2;
    end if:
  end process;
  f <= reg xor c;
end logic;
```

Synthèse automatique (Altera QUARTUS)




Exemple 2 : bit vector et bascules D



Exemple 3: multiplexeur


```
library ieee;
use ieee.std logic 1164.all;
entity example 3 is
 port(
   reset n : in std logic;
            : in std logic;
        clk
       a,b
            : in std logic:
            : in std logic:
        cmd
             : out std logic
);
end entity;
architecture logic of example 3 is
signal tmp : std logic;
 signal reg : std logic;
begin
  --multiplexer
  tmp <= a when cmd='1' else b;</pre>
  process(reset n,clk)
 begin
   if reset n='0' then
           reg <= '0';
        elsif rising edge(clk) then
           reg <= tmp;
        end if:
  end process;
  f <= req;
end logic;
```




Operator	Description	Data type of operand a	Data type of operand b	Data type of result
a ** b	exponentiation	integer	integer	integer
abs a	absolute value	integer		integer
not a	negation	boolean, bit,		boolean, bit,
		bit_vector		bit_vector
a * b a / b a mod b a rem b	multiplication division modulo remainder	integer	integer	integer
+ a - a	identity negation	integer		integer
a + b a - b	addition subtraction concatenation	integer	integer	integer
a & b		1-D array, element	1-D array, element	1-D array
a sli b a srl b a sla b a srl b a rol b a ror b	shift-left logical shift-right logical shift-left arithmetic shift-right arithmetic rotate left rotate right	bit_vector	integer	bit_vector
a = b a /= b	equal to not equal to less than less than or equal to greater than greater than or equal to	any	same as a	boolean
a < b a <= b a > b a >= b		scalar or 1-D array	same as a	boolean
a and b a or b a xor b a nand b a nor b a xnor b	and or xor nand nor xnor	boolean, bit, bit_vector	same as a	same as a

Descriptions flot de données

```
signal a,b,r: unsigned(7 downto 0);
signal x,y: unsigned(3 downto 0);
. . .
r <= a+b when x+y>1 else
    a-b-1 when x>y and y!=0 else
    a+1;
```



Registre avec enable



Registre avec enable

```
library ieee;
 use ieee.std_logic_1164.all;
 entity d_ff_en is
     port (
        clk, reset: in std_logic;
        en: in std_logic;
        d: in std_logic;
                                                                  q_reg
        q: out std_logic
     );
o end d_ff_en;
                                            reset
 architecture arch of d_ff_en is
 begin
     process (clk, reset)
     begin
15
        if (reset='1') then
           a <= '0';
        elsif (clk'event and clk='1') then
            if (en='1') then
               q \leq d:
20
           end if:
        end if;
                                     Une seule bascule D
     end process;
                                        (avec enable)!
 end arch;
```

Boucle combinatoire?

```
process(a,b,tmp)
begin
   tmp <= tmp or b;
   y <= tmp;
end process;</pre>
```

Autorisée dans le langage, mais à proscrire en conception!

