Introduction au langage VHDL

Jean-Christophe Le Lann


ENSTA Bretagne

4 juillet 2019

HDL: Hardware description language

- Les HDL permettent de décrire des systèmes.
- Ils sont donc très différents des langages de programmation classiques.

A titre d'exemple, nous donnons ici un code d'un HDL très important en Electronique analogique : Spice. Spice permet de décrire comment les composants usuels (résistance, capacité, inductance) sont interconnectés. Le simulateur Spice permet de rendre compte du comportement du circuit. Nous allons procéder de même avec VHDL, mais à plus haut niveau



```
Example netlist
v1 1 0 dc 15
r1 1 0 2.2k
r2 1 2 3.3k
r3 2 0 150
```

Historique de VHDL

- VHDL est l'acronyme de : VHSIC Hardware Description Language.
- ► VHDL a été commandé par le Département à la Défense Américaine (DoD).
- Sa syntaxe s'inspire fortement d'ADA, très utilisé dans les années 80.
- VHDL est fortement et explicitement typé.
- Il permet notamment aux acteurs de la Silicon Valley d'échanger des informations/designs de manière cohérente.
- Son concurrent direct est le langage Verilog.
- VHDL parle de signaux, structures qui opèrent en parallèle, et temps : c'est un langage difficile.


Ces langages sont standardisés par l'IEEE. Plusieurs versions pour VHDL : 87,**93**,08 notamment.

VHDL : Simulation & Synthèse

VHDL est utilisé pour deux activités différentes :

- La **simulation**: vérification fonctionnelle sur PC, du bon fonctionnement du système décrit.
- La synthèse : la génération automatique du système à partir des descriptions.
 - Ces descriptions sont de plus en plus abstraites.
 - On se limitera pour l'essentiel ici à décrire le circuit en terme d'équations logiques.
 - Le niveau directement plus abstrait est le niveau RTL.

Flot général




Survol de la Simulation VHDL

La simulation, réalisée sur PC :

- ▶ Repose sur un **mécanisme d'échéancier** : to-do list.
- Le temps est incrémenté petit-à-petit :
 - Temps physique
 - ► Temps causal : delta delay. Pas infinitésimaux de propagation.
- Le simulateur préserve la *causalité* entre signaux.
- C'est une tâche non-triviale pour un programme (simulateur) qui s'exécute sur un ordinateur séquentiel.

Survol de la Synthèse VHDL

- ▶ La synthèse, réalisée sur PC, permet d'obtenir un circuit (optimisé) à partir d'une description.
- Seul un sous-ensemble du langage est "synthétisable", mais il est très large.
- ► Le résultat est fourni sous un format de graphe précisant toutes les interconnexions : "netlist"
- Dans le cas de la synthèse sur FPGA, cette netlist est ensuite transformée en bitstream.



Structure globale d'une description VHDL

En première approche, on peut proposer la structure de fichier suivante :

- Déclaration des bibliothèques et packages utilisés : library..., use...
- Déclaration des entrées-sorties du circuit : entity
- Déclaration de l'intérieur du circuit : architecture

Structure globale d'une description VHDL (UE 1.2!)

```
library IEEE;
use IEEE.std logic 1164.all;
use IEEE.numeric std.all:
entity circuit fsm is
  port (
   reset n : in std logic;
    clk : in std_logic;
el : in std_logic;
    e2 : in std_logic;
o1 : out std_logic
end circuit fsm:
architecture solution of circuit fsm is
  signal D, Q : std logic vector(1 downto 0); -- 2 bits d'états
begin
  -- equations logiques d'etat suivant :
  D(1) \le not O(1) and O(0) and e1 and e2:
  D(\theta) \leftarrow (\text{not } Q(1) \text{ and } \text{not } Q(\theta) \text{ and } e1) \text{ or } (\text{not } Q(1) \text{ and } Q(\theta) \text{ and not } e2);
  -- equations logiques des sorties :
  o1 <= (not Q(1) and not Q(\theta) and e1) or (not Q(1) and Q(\theta) and e2) or (Q(1) and not Q(\theta));
  -- registres d'état (bascules D)
  regs etat : process(reset n, clk)
  begin
   if reset n = '0' then
    0 <= "00":
                                                     --etat S0
    elsif rising edge(clk) then
       0 \le D:
    end if:
  end process:
end solution:
```

Netlist : après synthèse

end SYN solution:

```
library IEEE;
use IEEE.std logic 1164.all;
entity circuit fsm is
 port(reset n, clk : in std logic;
       e1, e2
                    : in std logic;
                    : out std logic);
       01
end circuit fsm;
architecture SYN solution of circuit fsm is
  component NAND2X1
    port(IN1, IN2 : in std logic; QN : out std logic);
  end component:
  -- code supprimé...
  component DFFARX1
    port(D, CLK, RSTB : in std logic: 0, ON : out std logic):
  end component:
  signal O. D : std logic vector(1 downto 0):
  signal n1, n2, n3, n4, n5, n6 : std logic:
beain
 0 reg 0 inst : DFFARX1 port map(D => D(0), CLK => clk, RSTB => reset n. 0
                                  => 0(0). ON => n2):
  0 reg 1 inst : DFFARX1 port map(D => D(1), CLK => clk, RSTB => reset n. 0
                                   => 0(1). ON => n1):
 U7 : A021X1 port map(IN1 => n3. IN2 => n1. IN3 => O(0). 0 => n5):
 U8 : NAND3X0 port map(IN1 => 0(0). IN2 => n1. IN3 => e2. 0N => n4):
 U9 : 0A22X1 port map(IN1 => 0(0), IN2 => n3, IN3 => e^2, IN4 => n^2, 0 => n^6):
 U10 : NOR2X0 port map(IN1 => n4. IN2 => n3. ON => D(1)):
 U11 : NOR2X0 port map(IN1 \Rightarrow O(1). IN2 \Rightarrow n6. ON \Rightarrow D(0)):
                port map(INP => e1. ZN => n3):
  U12 : INVX0
 U13 : NAND2X1 port map(IN1 => n4, IN2 => n5, QN => o1);
```

Notion d'entité

L'entity est la vue extérieure d'un composant.

- ► Nom du composant
- Liste de ports :
 - ► Entrées : nom : in type;
 - ► Sorties : nom : **out** type;
 - ► Il est possible de déclarer plusieurs ports comme ceci :

n1, n2, n3: **out** type;

Type en VHDL

On dispose de type de base, inclus dans le langage (bit par exemple), mais on repose plutôt sur des librairies complémentaires :

- std_logic_1164 : type std_logic, std_logic_vector
- std_logic : '1','0', mais aussi 'Z','X','U','L','H'
 - ▶ '0','1' : logique booléenne traditionnelle
 - 'U': signal 'Undefined' (non connecté)
 - 'X': signal en conflit. Plusieurs connexions cherchent à affecter le signal.
 - 'Z' : haute impédance.
 - L','H': signal à peu près à '0' et '1' (peu usités)

Notion d'architecture

- L'architecture : la vue interne d'un composant.
- Partie déclaration suivie d'un corps de l'architecture.
- Le corps contient des **éléments qui fonctionnent en** parallèle!
 - L'ordre dans lesquels ils sont écrits est indifférent!
 - On parle plutôt de concurrence (en simulation ces éléments partagent le processeur qui simule...)

Notion d'architecture : éléments concurrents


- Assignations de signaux : comme des équations.
 - les assignations peuvent être conditionnelles ou non.
- Instanciations de composants : assemblage hiérarchique.
- Processus : codes séquentiels isolés les uns des autres.

Nous allons les passer en revue ici.


Assignations concurrentes

```
library ieee;
use ieee.std_logic_1164.all;
entity half_adder is
port(
    a, b : in std_logic;
    s, cout : out std_logic;
    );
end entity;
architecture logic of half_adder is
begin

s <= a xor b;
cout <= a and b;
end logic;</pre>
```



Instanciation de composants




Processus concurrents

- Un processus est un petit programme séquentiel.
- Les processus fonctionnent en parallèle (concurrence).
- ▶ Ils communiquent par signaux.
- Une liste de sensibilité explicite permet au simulateur de savoir quand (i.e sur quel changement de valeur) il doit ré-évaluer le processus.
- Du point de vue du simulateur, les processus s'exécutent jusqu'à rencontrer un éventuel wait. Sinon, ils rendent la main, avant de se ré-executer.
- ▶ Du point de vue de la synthèse, les processus nous permettront notamment de décrire les bascules D.

Processus concurrents : exemple

```
library ieee;
use ieee.std logic 1164.all:
use ieee.numeric std.all;
entity B is
  port(
    reset n : in std logic;
   clock : in std logic;
   b1, b2 : in std logic;
        : out std logic
    );
end entity;
architecture simple of B is
begin
  process(reset n, clock)
    if reset n = '0' then
     s <= '0';
   elsif rising edge(clock) then
      s <= b1 xor b2:
   end if;
  end process:
end simple;
```




Décrire des automates : en équations

```
library IEEE;
use IEEE.std logic 1164.all;
use IEEE.numeric std.all:
entity circuit fsm is
  port (
   reset n : in std logic;
    clk : in std_logic;
el : in std_logic;
    e2 : in std_logic;
o1 : out std_logic
end circuit fsm;
architecture solution of circuit fsm is
  signal D, Q : std logic vector(1 downto 0); -- 2 bits d'états
begin
  -- equations logiques d'etat suivant :
  D(1) \le not Q(1) and Q(0) and e1 and e2;
  D(\theta) \leftarrow (\text{not } Q(1) \text{ and } \text{not } Q(\theta) \text{ and } e1) \text{ or } (\text{not } Q(1) \text{ and } Q(\theta) \text{ and not } e2);
  -- equations logiques des sorties :
  o1 <= (not Q(1) and not Q(\theta) and e1) or (not Q(1) and Q(\theta) and e2) or (Q(1) and not Q(\theta));
  -- registres d'état (bascules D)
  regs etat : process(reset n, clk)
  begin
   if reset n = '0' then
    0 <= "00":
                                                     --etat S0
    elsif rising edge(clk) then
       0 \le D:
    end if:
  end process:
end solution:
```

Décrire des automates : en RTL

```
library ieee:
use ieee.std logic 1164.all:
entity_ping_pong is
    reset n : in std logic:
    clk : in std_logic;
ball : in std_logic;
    spy
          : out std logic
end entity:
architecture rtl of ping_pong is
  -- creation d'un type enumeré pour les états symboliques
  type state t is (IDLE, PING, PONG):
  signal state, next_state : state_t;
  bascules_d : process(reset_n, clk)
    if reset n = '0' then
     state <= next state;
    elsif rising edge(clk) then
     state <= next_state;
    end if;
  end process;
  next_state_func : process(ball, state)
  begin
    --pas defaut, reste dans le meme etat
    next state <= state:
    case state is
      when PING =>
        if ball = '1' then
         next state <= PONG:
        end if;
      when PONG =>
       if ball = '1' then
         next state <= PING:
        end if:
      when others =>
       null;
    end case:
  end process;
  spy <= '1' when state = PING else '8':
end rtl.
```



Décrire des automates : en RTL

- Les états sont représentés par un type énumeré.
- Deux signaux state, next _ state codent l'état courant et l'état futur.
- Un processus combinatoire permet d'expliciter le signal next_state, à l'aide de différents cas présents dans le case...when du langage.
- Un processus séquentiel réalise l'échantillonnage et l'affectation de next state dans state

Décrire des automates : en RTL

- A ce stade, le synthétiseur a suffisamment d'informations, pour inférer les équations logiques.
- Il a au préalable choisi un encodage de l'état. Cet encodage peut être forcé dans VHDL par des attributs ou guidés par des scripts.
- Le synthétiseur est capable d'explorer plusieurs solutions, notamment en fonction de l'encodage.
- Les sorties peuvent être encodées dans un troisème processus, mais généralement on les retrouvent dans le même processus que le calcul de l'état suivant.

Bancs de tests

Les *testbenchs* représentent un **laboratoire virtuel**, où l'on retrouve :

- ▶ le circuit à tester (DUT)
- des générateurs de signaux : horloge, reset, flux de données complexes.
- des instruments d'observations : loggers, comparateurs, etc
- la simulation elle-même fournit un oscilloscope, capable d'observer :
 - la totalité des signaux
 - sur une durée limitée par la seule mémoire de l'ordinateur


A noter:

- seul un testbench est simulable.
- les bancs de test sont également décrits par un couple entité-architecture.
- il est logique que cette entité ne présente aucun port : laboratoire portes closes!


Bancs de tests

- ▶ Les *testbenchs* VHDL sont le seul moyen de tester si un circuit fonctionne correctement : un circuit seul ne fonctionne pas.
- Les testbenchs peuvent être de différente nature et représentent l'essentiel du travail de conception.
 - Testbenchs qui stimulent seulement les entrées, à partir de stimuli internes.
 - Testbenchs qui stimulent seulement les entrées, à partir de stimuli externes (matlab, python, ruby, c, c++).
 - Testbenchs qui vérifient les sorties, en calculant en interne les sorties attendues.
 - ► Testbenchs qui vérifient les sorties, en les comparant à des valeurs calculées par un modèle externe : le **golden model**.
 - Testbenchs qui "randomisent" la vérification, afin d'assurer une couverture de code.

Banc de test et Golden model



Banc de test VHDL : "I love Paris" (TD)




Banc de test VHDL : exemple

```
library ieee:
use ieee.std logic 1164.all:
use ieee.numeric std.all:
entity i love paris tb is
end entity;
architecture bhy of i love paris tb is
 constant HALF PERIOD : time := 5 ns:
  signal clk : std logic := '0':
 signal reset n : std logic := '0':
 signal sreset : std logic := '0';
 signal running : boolean := true;
 procedure wait cycles(n : natural) is
 begin
   for i in 1 to n loop
     wait until rising_edge(clk);
    end loop:
 end procedure;
 signal reveil
                      : std logic;
 signal panne
                      : std logic;
 signal greve
                      : std logic:
 signal bug
                      : std logic:
 signal up and running : std logic:
 -- clock and reset
 reset n <= '0', '1' after 33 ns;
 clk <= not(clk) after HALF PERIOD when running else clk:
```


```
dut : entity work.i_love_paris(rtl)
   port map (
     reset n
                    => reset n.
     clk
                    => clk.
                    => reveil.
     reveil
                    => panne,
                    => greve,
                    => bug,
     up and running => up and running
  -- sequential stimuli
 begin
   reveil <= '0':
   panne <= 'θ':
   greve <= '0':
   bug <= '0':
   report "running testbench for i_love_paris(rtl)":
   report "waiting for asynchronous reset":
   wait until reset n = '1';
   wait cycles(5);
   report "applying stimuli...";
   wait until rising edge(clk);
   report "REVEIL !";
   reveil <= '1';
   wait until rising edge(clk);
   report "PANNE du METRO!";
   reveil <= 'θ';
   panne <= '1';
   wait until rising edge(clk):
   report "GREVE !":
   panne <= '0':
   greve <= '1':
   wait until rising edge(clk):
   report "BUG !";
   greve <= 'θ';
   bug <= '1':
   wait cycles(10);
   wait until rising edge(clk);
   report "BUG résolu";
   bug <= 'θ';
   wait cycles(10);
   report "end of simulation";
   running <= false;
   wait:
  end process:
end bhy:
```

Banc de test VHDL : exemple




Pour la petite histoire...

Les *timing diagrams* ont été crées avec une syntaxe textuelle! Le compilateur transforme ces *timing diagrams* en graphique SVG dans html5.



Banc de test VHDL : exemple

Chronogrammes issus de la chaîne de compilation-simulation-visualisation autour de GHDL+Gtkwave.



Simulation avec GHDL

GHDL est un simulateur open source développé par un français : Tristan Gingold.

- Il est open source. Développé en ADA.
- ▶ Il supporte les évolutions récentes du langage.
- ▶ Il est scrupuleux sur le respect de la norme.
- Il présente encore quelques bugs.
- Ce n'est pas le simulateur le plus utilisé au Monde : il s'agit de Modelsim.

Simulation avec GHDL

Pour simuler un testbench, il faut passer par 3 phases :

- Analyse : ghdl -a circuit.vhd
- Analyse : ghdl -a circuit_tb.vhd
- Elaboration : ghdl -e circuit_tb (sans .vhd).
 - cette phase réunit les fichiers binaires produits par l'analyse
 - ...adjoint un runtime (le coeur du simulateur)
 - ...et produit un exécutable : le simulateur
- Run : ghdl -r circuit tb -wave=waves.ghw.
 - Le simulateur s'exécute et enregistre les signaux dans le fichier waves.
- Un viewer externe est alors utilisé pour visualiser les signaux : gtkwave waves.ghw.
- La disposition des signaux est enregistrable dans un fichier spécifique à gtkwave (.sav).
- ► Il faut scripter l'ensemble.

Visualisation avec Gtkwave

gtkwave wave.ghw chrono.sav Le fichier chrono.sav correspond à la mise en forme des chronogrammes, sauvée dans ce fichier.

		GTKWave - multseq.ghw - +
File Edit Search Time Mari		From: 0 sec To(265 ns • Marker: 155 ns Cursor: 54400 ps
▼ SST	Signals	Waves
⊕ g top ⊕ g multseq_tb ⊕ g dut - ## res	Time running=true	100 ns 200 ns
	reset n=1 clk=1 ready=0	
a a	req_b=1 req_a=1	
Signals	start =0 a[3:0] =D b[3:0] =5	5 5 S
[] res[7:0]	res[7:0]=05	85 (19)41
iter:		
Append Insert Replace		

Un mot sur les prochains TP VHDL

- 1. Création d'un design hiérarchique : additionneur 8 bits. Compilation et simulation d'un banc de test.
- Design séquentiel en VHDL. Design logique vs RTL dans le cas des Automates.
- 3. Synthèse sur FPGA : moyenne mobile *ou* coeur de processeur *ou* serrure numérique.