Electronique numérique

Initiation à VHDL (2/3)

Circuits séquentiels. Automates.

CORRECTIONS

1 Descriptions de chemin de données séquentiel

Questions

- Coder en VHDL au moins deux architectures numériques qui réalisent un compteur, qui compte de 0 à 255, en respectant l'entité donnée ci-dessous. On note que les opérandes sont codés en unsigned(7 downto 0) (octets non-signés); On prendra soin de dessiner le circuit avant de coder l'architecture.
- 2. Tester le circuit à l'aide du testbench fourni.

Solutions On présente 2 architecture, in fine identiques, mais codées différemment. L'architecture 2 semble plus naturelle; l'architecture 1 sépare explicitement partie combinatoire et partie séquentielle.

```
library ieee;
    use ieee.std_logic_1164.all;
    use ieee.numeric_std.all;
    entity compteur is
      port(
6
        reset_n : in std_logic;
7
        clk: in std_logic;
        value : out unsigned(7 downto 0)
9
10
    end compteur;
11
12
    architecture arch1 of compteur is
      signal counter : unsigned(7 downto 0);
14
      signal counter_comb : unsigned(7 downto 0);
15
    begin
16
^{17}
      counter_p : process(reset_n,clk)
18
      begin
19
```




FIGURE 1 – Architecture du compteur, deux organisations de code possibles : soit 1 seul processus, soit 2 processus (1 processus + 1 assignation concurrente)

```
if reset_n='0' then
20
           counter <= "00000000";
21
        elsif rising_edge(clk) then
22
           counter <= counter_comb;</pre>
23
        end if;
24
      end process;
25
26
      counter\_comb \le counter + 1;
27
28
      value <= counter;</pre>
29
    end arch1;
30
31
    architecture arch2 of compteur is
32
      signal counter : unsigned(7 downto 0);
33
    begin
34
      counter_p : process(reset_n,clk)
35
      begin
36
        if reset_n='0' then
37
           counter <= "00000000";
38
        elsif rising_edge(clk) then
39
           counter <= counter + 1;
40
        end if;
41
      end process;
42
43
      value <= counter;
44
    end arch2;
45
```




Figure 2 – Diagramme états-transitions de l'automate "I love Paris"

2 Descriptions d'automates au niveau logique

Soit un automate bien connu des informaticiens parisiens, sur la figure

 $2. \ \ \overline{Questions}$

- 1. Vérifier que, dans le cas d'un encodage one-hot, les équations d'état suivant sont bien données par : $\begin{cases} D_0 &= Q_0.\overline{reveil} + Q_2.\overline{bug} \\ D_1 &= Q_0.\overline{reveil} + Q_1.(greve+panne) \\ D_2 &= Q_1.\overline{greve}.\overline{panne} + Q_2.bug \end{cases}$
- 2. Coder l'automate "Llove_Paris" en VHDL, au niveau logique, en prenant soin de bien coder les bascules D à l'aide de processus. Respectez l'entité fournie ici. On utilisera une assignation conditionnelle (when) pour coder le signal de sortie "up_and_running".

```
library ieee;
    use ieee.std_logic_1164.all;
    use ieee.numeric_std.all;
    entity i_love_paris is
      port(
6
         reset_n : in std_logic;
         clk: in std_logic;
         reveil: in std_logic;
         panne : in std_logic;
10
         greve : in std_logic;
11
         bug: in std_logic;
         up_and_running : out std_logic
13
      );
14
    end i_love_paris;
15
```

3. Utilisez le testbench donné sous Moodle pour tester votre automate. Observez le résultat.

Solutions

```
library ieee;
     use ieee.std_logic_1164.all;
     use ieee.numeric_std.all;
     entity i_love_paris is
 5
 6
          reset_n : in std_logic;
 7
          clk: in std_logic;
          reveil: in std_logic;
          panne: in std_logic;
10
          greve : in std_logic;
11
          bug: in std_logic;
12
          up_and_running : out std_logic
13
       );
14
     end i_love_paris;
15
     architecture logic of i_love_paris is
17
       signal state, next_state : std_logic_vector(2 downto 0);
18
       —preferable to :
19
       --signal d, q : std_logic_vector(2 downto 0);
20
21
       process(reset_n,clk)
22
       begin
23
          if reset_n='0' then
            state <= "001";--dodo
25
          elsif rising_edge(clk) then
26
            state <= next_state;</pre>
27
          end if;
28
       end process;
29
30
       next\_state(0) \le (state(0) \text{ and } not(reveil)) \text{ or } (state(2) \text{ and } not(bug));
31
       next\_state(1) \le (state(0) \text{ and } reveil) \text{ or } (state(1) \text{ and } (greve \text{ or } panne));
32
       next_state(2) \le (state(2) \text{ and bug}) \text{ or } (state(1) \text{ and } (not(greve) \text{ and } not(panne));
33
34
     end logic;
35
```

3 Descriptions d'automates au niveau RTL

Ce niveau d'abstraction RTL est le plus couramment utilisé, car il permet de s'affranchir des détails des équations logiques, et décrire des automates (et micro-architectures) de manière plus naturelle. Le niveau RTL repose sur la notion d'inférence matérielle : l'Electronicien doit connaître certains motifs

de conception¹, afin de permettre à l'outil de synthèse d'établir automatiquement les équations logiques sous-jacentes. Le cas des automates d'états finis est instructif en ce sens. Voici un exemple de codage VHDL, qui décrit un automate, sans expliciter les équations logiques sous-jacentes, ni l'encodage des états. Pour information, le synthétiseur peut choisir de lui-même un encodage qui maximise la fréquence de fonctionnement du circuit (encodage one-hot généralement), ou tout autre type de contraintes imposées par le concepteur.

Exemple d'automate de niveau RTL Nous donnons ici à titre d'exemple un diagramme états-transitions, ainsi que son code VHDL de niveau RTL. Notez que nous avons séparé le processus ici appelé "next_state_p", qui code la fonction de transition (calcul de l'état suivant), et la sortie de l'automate.


^{1. &}quot;Design patterns", en anglais.

```
library ieee;
    use ieee.std_logic_1164.all;
    use ieee.numeric_std.all;
    entity automate is
      port(
6
         reset_n : in std_logic;
        clk: in std_logic;
         evenement : in std_logic;
9
         sortie : out std_logic
10
      );
11
    end automate;
12
13
    architecture rtl of automate is
14
15
      type state_type is (PING,PONG);
16
      signal state, next_state : state_type;
17
18
    begin
19
       process(reset_n,clk)
20
       begin
21
        if reset_n='0' then
22
           state <= PING;
23
         elsif rising_edge(clk) then
24
           state <= next_state;</pre>
25
         end if;
26
       end process;
27
28
       — logique d'etat suivant
29
       next_state_p: process(state,evenement)
30
       begin
31
         \mathsf{next\_state} <= \mathsf{state}; --\mathit{default}
32
         case state is
33
           when PING =>
34
            if evenement='1' then
35
              next\_state <= PONG;
36
            end if:
37
           when PONG =>
38
            if evenement='1' then
39
              next\_state <= PING;
40
            end if;
41
           when others =>
42
             null;
43
         end case;
44
       end process;
45
46
       — logique de sortie
47
      sortie <='1' when state=PONG else '0';
48
49
```

6

end rtl;

50



Questions

- 1. Prenez le temps de comprendre le codage utilisé ici.
- 2. Coder l'automate "Llove_Paris" en VHDL, au niveau RTL, en vous inspirant de l'exemple donné.
- 3. Utilisez le même testbench que précédemment pour tester votre automate. Modifier uniquement le nom de l'architecture associée à l'entité instanciée.

Solutions

```
library ieee;
    use ieee.std_logic_1164.all;
    use ieee.numeric_std.all;
    entity i_love_paris is
       port(
6
         reset_n : in std_logic;
7
         clk: in std_logic;
         reveil: in std_logic;
         panne : in std_logic;
10
         greve : in std_logic;
11
         bug: in std_logic;
12
         up_and_running : out std_logic
13
       );
14
    end i_love_paris;
15
16
    architecture rtl of i_love_paris is
17
18
      type state_type is (DODO,METRO,BOULOT);
19
20
      signal state, next_state : state_type;
21
    begin
22
       process(reset_n,clk)
23
       begin
^{24}
         if reset_n='0' then
25
           state <= DODO;
26
         elsif rising_edge(clk) then
27
           state <= next_state;</pre>
28
         end if:
29
       end process;
30
       next_state_p: process(state,reveil,greve,panne,bug)
32
33
         next_state <= state; --default
34
         case state is
35
36
           when DODO =>
            if reveil='1' then
37
              next_state <= METRO;</pre>
38
            end if;
39
```

```
when METRO =>
40
            if greve='0' and panne='0' then
41
              \mathsf{next\_state} \mathrel{<=} \mathsf{BOULOT};
42
            end if;
43
           when BOULOT =>
44
             if bug='0' then
^{45}
               next_state <= DODO;</pre>
46
             end if;
47
           when others =>
48
             null;
49
        end case;
50
      end process;
51
52
      -- output logic :
53
      up_and_running <= '0' when state=DODO else '1';
55
    end rtl;
56
```

