TD 3 – Électronique Numérique


Logique Séquentielle

Notes et Conseils

Remarque : Tous les exercices ne seront pas forcément résolus en séance de TD. Il est conseillé de les travailler en amont pour maximiser l'efficacité des corrections.

1 Découverte de la bascule D

Le symbole de la bascule D, ainsi que sa table de vérité, sont rappelés ci-dessous.




D	clk	Q_{n+1}
0	⎍	0
1	⎍	1
X	0 / 1	Q_n

La bascule D a pour fonction de recopier l'entrée D sur sa sortie Q, lors d'un court temps d'échantillonnage : il s'agit généralement du **front montant** de l'horloge. Cette horloge est supposée périodique. Pour que l'échantillonnage se passe correctement, le signal d'entrée doit respecter deux contraintes : il doit être parfaitement stable *avant* et *après* le front montant. Ces instants s'appellent temps de *setup* et temps de *hold*. La donnée est électriquement recopiée après un instant également très court appelé "clock to Q". Tous ces temps sont très inférieurs à la période d'horloge.

La bascule D permet ainsi de travailler sur un signal stable, pendant toute une période : le temps est désormais **discrétisé**. Il n'y a plus à se soucier des temps de propagation caractéristiques – et parfois fluctuants – des différentes portes logiques réalisant les calculs ! Il suffit d'attendre une période d'horloge suffisamment longue pour observer un résultat combinatoire correct, échantillonné dans une bascule. L'écoulement du temps ne se fait que par "quantum" de temps : celui des "tops" (ou "ticks") de cette horloge périodique.

Il est même possible d'abstraire le fonctionnement du circuit encore plus en supposant que seuls ces instants d'échantillonnage sont significatifs et que les calculs s'effectuent instantanément sur ces "tops" (on parle de calcul en "temps zéro"), et que rien ne se passe entre ces "tops" ! Mais cela reste "une vue de l'esprit".

Exercice : Compléter le chronogramme suivant où un signal S_1 sur 4 bits, extérieur au système et asynchrone, est fourni comme entrée (sous sa forme entière).



On précise ici que :

— nous ne tenons pas compte de la notion de temps de *setup* et temps de *hold*, ni du temps $t_{clk \to Q}$;

— les zones de transition des 4 bits se présentent ici comme des “X” ;

— pour les signaux internes au système, on ne représentera pas ces transitions, supposées idéales : seuls des rectangles suffiront ;

— on suppose que les sorties Q sont initialisées à 0.

Solution




FIGURE 1 – Chronogramme complété

Les plus observateurs noteront que le signal S_5 possède deux valeurs 16 et 21 qui ne peuvent pas être encodées sur 4 bits (il en faut 5). Toutefois, dans cet exercice, rien ne stipule que tous les signaux doivent forcément être encodés sur 4 bits. Malgré tout, si on impose cette contrainte de 4 bits sur tous les signaux, ces deux valeurs seront tronquées : 16 sera tronqué à 0 et 21 sera tronqué à 5. Dans les deux cas, le MSB à 1 en position 5 est perdu.

Une autre question récurrente sur cet exercice est la suivante : on a expliqué que l'échantillonnage de S_1 ne peut pas bien se passer sur la valeur incertaine entre 8 et 5. Le déclenchement de la recopie, par la bascule, sur front montant intervient sur un signal instable et dont la valeur ne peut être connue avec certitude. Pourtant, la solution proposée à l'exercice conduit à dessiner de tels cas, partout dans le tableau : les transitions entre les valeurs sont inscrites sur le front lui-même, ce qui a de quoi perturber…

En réalité, la bascule D possède deux fonctions :

— vis-à-vis d'un signal externe (comme S_1), non synchronisé sur l'horloge, la bascule permettra de filtrer le signal, en ne conservant que les valeurs se prêtant à un échantillonnage correct (respect des temps de setup et de hold) ;


— ensuite, en interne, la bascule D réalise la simple recopie de l'entrée, décalée d'un cycle d'horloge.

Une autre manière de voir les choses, et qui permet d'éviter de considérer deux fonctions distinctes à la bascule, est d'insérer des temps δt_i infinitésimaux entre l'instant précis du front montant et l'apparition de la valeur sur Q_i. Physiquement, ces temps existent (clk-to-Q). Toutefois, il est préférable de ne plus les considérer (on les fait tendre vers 0) : cela permet de simplifier les raisonnements, en retombant dans le monde des suites numériques, plutôt que de conserver ces grandeurs temporelles physiques, par ailleurs compliquées à dessiner !

Il s'agit d'une abstraction, qui fonctionne très bien dans le cas des circuits numériques synchrones. Pour rappel, une abstraction cherche à gommer les détails inutiles (ici le temps physique), tout en conservant les propriétés essentielles (ici la recopie) de l'objet considéré (la bascule).

2 Du circuit au chronogramme

Soit le circuit logique suivant.



Sachant que la bascule D est initialisée à 0, trouver le chronogramme de la sortie *out* correspondante, lorsque les valeurs d'entrée sont (respectivement, à chaque coup d'horloge) :

```
e1 : 0 1 0 1 1 0 1
e2 : 1 1 1 0 1 0 0
```

Solution

On commence par le cycle 1 : on connaît la valeur de $e_1 = 0$ à ce cycle, ainsi que la valeur $Q = 0$ (comme indiqué dans l'énoncé). On en déduit : la sortie du ET vaut 0. D'où, connaissant $e_2 = 1$, on trouve la sortie du OU égale à 1. Cette sortie du OU est également l'entrée D de la bascule. Enfin, pour ce premier cycle, on détermine la sortie OUT, qui vaut 0.
On peut donc passer au cycle 2 : pour cela il faut commencer par répercuter la valeur précédente (1) sur D vers la sortie Q courante de la bascule. Ainsi, Q, au cycle 2, vaut 1. À partir de là, on peut continuer à propager les calculs, de proche en proche.
Un calcul combinatoire impose de rester dans l'instant courant, alors qu'un élément séquentiel (bascule D) impose de se déplacer dans le temps, discrétisé.
On trouve le chronogramme complet :

Cycle	1	2	3	4	5	6	7
e_1	0	1	0	1	1	0	1
e_2	1	1	1	0	1	0	0
AND	0	1	0	1	1	0	0
OR	1	1	1	1	1	0	0
D	1	1	1	1	1	0	0
Q	0	1	1	1	1	1	0
OUT	0	1	1	0	1	0	0

3 Du chronogramme au circuit

Nous proposons ici un exercice plus rare, uniquement par jeu : il s'agit de retrouver le circuit qui a généré les chronogrammes suivants. Il y a probablement plusieurs solutions ! Soyez perspicaces ! Les signaux e_i représentent des entrées, les signaux s_i des sorties, et les signaux n_i des signaux internes.

```
e1 : 0 0 1 1 0 0 0 0 1 1 0 0 1 0 0 0 0
e2 : 0 0 0 0 1 0 0 1 0 1 1 0 1 1 0 0 0
n1 : 0 0 1 1 1 0 0 1 1 1 1 0 1 1 0 0 0
s1 : 0 0 1 0 0 0 0 1 0 0 0 0 1 0 0 0 0
s2 : 1 1 0 1 1 1 1 0 1 1 1 1 0 1 1 1 1
s3 : ? 1 1 0 1 1 1 1 0 1 1 1 1 0 1 1 1
```

Solution

On voit que :

- n_1 est le OU entre e_1 et e_2 ;
- s_1 marque le début de la séquence des 1 de n_1 : $s_1 = n_{1,t} \cdot \overline{n_{1,t-1}}$ (front montant) ;
- $s_{2,t}$ est l'inverse de $s_{1,t}$;
- s_3 est égal au signal s_2, décalé d'un cycle : $s_{3,t} = s_{2,t-1}$.

Un circuit possible est alors :




FIGURE 2 – Circuit proposé pour reproduire les chronogrammes

4 Suite de Fibonacci en circuit

La suite de Fibonacci est bien connue : $u_{n+2} = u_{n+1} + u_n$, où $u_1 = 1$ et $u_0 = 0$. Elle date de 1202 et décrit la croissance d'une population de lapins, à partir d'un seul couple. Pour la petite histoire, cette suite a par ailleurs un lien étonnant avec le nombre d'or $\phi = \frac{1+\sqrt{5}}{2} \approx 1{,}618$. En effet, Euler a démontré que pour un n donné (un "step"), on a :

$$u_n = \frac{1}{\sqrt{5}} \left(\phi^n - \phi'^n\right) \quad \text{où} \quad \phi' = -\frac{1}{\phi}$$

1. Dessiner le circuit numérique émettant la suite de Fibonacci. Un changement d'indice simple, au préalable, est conseillé.
2. Chaque bascule D possède un reset actif haut, et un set actif bas. Compléter le schéma précédent, de manière à initialiser correctement les bascules. On dispose d'un bouton poussoir d'initialisation qui fournit un signal de *reset* actif *haut* : lorsqu'on appuie sur ce bouton pour initialiser le circuit, ce signal vaut "1".

Solution

1. On fait le changement d'indice suggéré : $u_n = u_{n-1} + u_{n-2}$. Le décalage temporel correspond à une bascule D. On a donc le schéma ci-dessous. On a omis le signal d'horloge, supposé présent de manière implicite.




FIGURE 3 – Circuit générateur de la suite de Fibonacci

2. L'initialisation se fait comme présenté sur le schéma ci-dessous.




FIGURE 4 – Circuit avec initialisation par reset/set