

Aulas 6 e 7

Standard cells e netlist

Autores

Gabriel A. F. Souza, Gustavo D. Colletta, Leonardo B. Zoccal, Odilon O. Dutra

Unifei

Histórico de Revisões

7 de novembro de 2025	1.0	Primeira versão do documento.
-----------------------	-----	-------------------------------

Tópicos

- Introdução
- Exemplo
- Fluxo Gráfico (GUI) do Cadence Genus
- Atividades Hands-on

Introdução

Objetivos

- Verificar a netlist estrutural gerada pela síntese
- Verificar a interface gráfica do Genus e esquemático

Exemplo

Circuito em Pipeline

Considere um circuito em Verilog que implementa uma **potenciação cúbica com pipeline de 3 estágios**

Circuito em Pipeline

```
1  module x3_curto(  
2      output reg [7:0] XPower,  
3      input [7:0] X,  
4      input clk  
5  );  
6      reg [7:0] XPower1, XPower2;  
7      reg [7:0] X1, X2;  
8  
9      always @(posedge clk) begin  
10         // Estágio 1  
11         X1 <= X;  
12         XPower1 <= X;  
13  
14         // Estágio 2  
15         X2 <= X1;  
16         XPower2 <= XPower1 * X1;  
17  
18         // Estágio 3  
19         XPower <= XPower2 * X2;  
20     end  
21 endmodule
```

Contexto do Projeto

O módulo **x3_curto** implementa um cálculo de X^3 com três estágios de pipeline.

Após a síntese no Cadence Genus, o resultado principal é uma **netlist estrutural**, isto é, uma descrição do circuito usando **portas lógicas e flip-flops reais da biblioteca de células padrão (standard cells)**.

O Que é uma Netlist Estrutural

A **netlist estrutural** representa o circuito **mapeado para a tecnologia física**, substituindo as operações abstratas de Verilog (como *, +, etc.) por **instâncias reais de células da biblioteca**.

Estrutura típica de uma netlist pós-síntese

```
1 // Generated by Cadence Genus(TM) Synthesis Solution
   22.16-s078_1
3
4 // Verification Directory fv/x3_curto
5
6 module x3_curto(XPower, X, clk);
7     input [7:0] X;
8     input clk;
9     output [7:0] XPower;
10    wire [7:0] X;
11    wire clk;
12    wire [7:0] XPower;
13    wire [7:0] XPower2;
14    wire [7:0] X1;
15    wire [7:0] X2;
```

Estrutura típica de uma netlist pós-síntese

```
44  XNOR2X1 g530__2398(.A (n_30), .B (n_33), .Y (n_35));
45  DFFHGX1 \XPower2_reg[6] (.CK (clk), .D (n_34), .Q
      (XPower2[6]));
46  ADDFHXL g532__5107(.A (n_16), .B (n_27), .CI (n_31), .CO
      (n_33), .S
      (n_34));
47
48  DFFHGX1 \XPower2_reg[5] (.CK (clk), .D (n_32), .Q
      (XPower2[5]));
49  ADDFX1 g534__6260(.A (n_0), .B (n_17), .CI (n_20), .CO
      (n_31), .S
      (n_32));
50
51  DFFHGX1 \XPower2_reg[4] (.CK (clk), .D (n_29), .Q
      (XPower2[4]));
52  XNOR2X1 g536__4319(.A (n_26), .B (n_25), .Y (n_30));
53  XOR2XL g537__8428(.A (n_15), .B (n_28), .Y (n_29));
54  XOR2XL g538__5526(.A (n_0), .B (n_21), .Y (n_28));
```

Observação

- Os nomes das células vêm da biblioteca `.lib` usada (`slow_vdd1v0_basicCells.lib`).
- Cada célula possui **características elétricas e físicas** específicas — área, atraso, potência, e conectividade.

Estrutura da Netlist Gerada

Após o comando:

```
write_hdl > outputs/x3_netlist.v
```

- O Genus gera o arquivo `x3_netlist.v` contendo:
 - Interconexões entre os blocos lógicos;
 - Instâncias diretas das standard cells;
 - Nenhuma lógica comportamental — apenas **estrutura**.

Fluxo Gráfico (GUI) do Cadence Genus

Iniciando a interface gráfica

- O **Cadence Genus GUI** permite interagir visualmente com o design em todas as etapas do fluxo de síntese.

`genus -gui`

- Também é possível iniciar a interface gráfica a qualquer momento digitando no Console:

`gui_show`


Execução do script

- No terminal interativo (Console), você pode executar o mesmo script .tcl:

```
source genus_script.tcl
```

Visualização do Esquemático

- Abra a visualização do circuito:



Atividades Hands-on

Atividade

- Abra o arquivo verilog gerado na pasta **outputs** e inspecione a descrição estrutural gerada.
- Abra a interface gráfica da ferramenta Genus e inspecione o esquemático correspondente.
- Execute o fluxo com DFT apresentado anteriormente, porém para o circuito **x3_curto**
- Realize o mesmo procedimento de antes e inspecione o arquivo verilog gerado e o esquemático apresentado na interface gráfica para a síntese com DFT.
- Documentar os resultados obtidos em ambos os casos e comentar as diferenças.