

PRÁCTICA #6

Flip-Flops



**Departamento de
Sistemas Electrónicos**

Asignatura:

"Lógica Digital"

Maestro:

José de Jesús Palos García

Alumnos:

- ▶ Luis Pablo Esparza Terrones
- ▶ Luis Manuel Flores García
- ▶ Juan Francisco Gallo Ramírez

**Ingeniería en Computación
Inteligente
2do Semestre**

Introducción

El estado de un latch o flip-flop se conmuta con un cambio en la entrada de control. Este cambio momentáneo se denomina disparo y decimos que la transición que causa dispara el flipflop.

Los circuitos de flip-flop se construyen de tal manera que funcionan correctamente cuando forman parte de un circuito secuencial que utiliza un solo reloj.

La clave para que el flipflop funcione correctamente es dispararlo únicamente durante una transición de la señal. Un pulso de reloj sufre dos transiciones: de 0 a 1 y de 1 a 0 al regresar.

Así pues, el objetivo de la práctica es conocer, investigar e interpretar la hoja de datos de un circuito integrado (flip-flop) además de trabajar con el circuito integrado 74LS74 y comprobar su funcionamiento de acuerdo con la teoría.

Los materiales son otorgados por la institución, y para ello es necesario contar con los conocimientos previos del uso del material de laboratorio.

Materiales

Cantidad	Componente	Propósito
1	Protoboard	Interconexión de componentes
1	Entrenador	Alimentar y probar los circuitos lógicos, por medio del switch como entradas y leds como salidas.
1	Circuito Integrado 74LS74	Flip Flop Tipo D TTL DIP-14
1	Pinzas de Corte	Cortar y pelar cable

Además, se utilizaron simuladores de circuitos como apoyo para la práctica.


Procedimiento

Instrucciones:

1. Realice correctamente cada paso en la sección de desarrollo, documente la práctica mostrando cada paso realizado y los resultados obtenidos.
2. De ser necesario tome fotografías e inclúyalas en su reporte.

Desarrollo:

1. Investigue la hoja de datos de los CI 74LS74.
2. Realice la conexión del circuito de la siguiente manera:



3. Compruebe el funcionamiento de la tabla de verdad del flip-flop tipo D, utilizando los switches conectados según el diagrama anterior.

Inputs				Outputs	
PR	CLR	CLK	D	Q	\bar{Q}
L	H	X	X	H	L
H	L	X	X	L	H
L	L	X	X	H (Note 1)	H (Note 1)
H	H	\uparrow	H	H	L
H	H	\uparrow	L	L	H
H	H	L	X	Q_0	\bar{Q}_0

H = HIGH Logic Level

X = Either LOW or HIGH Logic Level

L = LOW Logic Level

\uparrow = Positive-going Transition


Q_0 = The output logic level of Q before the indicated input conditions were established.

Note 1: This configuration is nonstable; that is, it will not persist when either the preset and/or clear inputs return to their inactive (HIGH) level.


- a) Ponga el flip-flop en estado Preset y compruebe la salida de Q.
 - b) Ponga el flip-flop en estado Clear y compruebe la salida de Q.
 - c) Deshabilite tanto el Preset como el Clear, para variar únicamente la señal de entrada de D, observe la salida de Q y documente.
 - d) De forma similar varíe la señal de reloj, observe la salida Q y documente.
 - e) Finalmente modifique en conjunto la señal de entrada D y el reloj, documente el resultado observado en Q.
4. Realice un reporte que detalle los resultados obtenidos.

Resultados

► Conexión del circuito realizado.




► Comprobación de tabla de verdad.




Inputs				Outputs		Imagen
PR	CLR	CLK	D	Q	\bar{Q}	
L	H	X	X	H	L	
H	L	X	X	L	H	


L	L	X	X	H	H
---	---	---	---	---	---




H	H	↑	H	H	L
---	---	---	---	---	---



H	H	↑	L	L	H
---	---	---	---	---	---



H	H	L	X	Q_0	\bar{Q}_0
---	---	---	---	-------	-------------



El circuito realizado cumple con la tablade verdad.

Resultados del proceso encomendado:

a) Ponga el flip-flop en estado Preset y compruebe la salida de Q.

La salida de Q es HIGH.

b) Ponga el flip-flop en estado Clear y compruebe la salida de Q.

La salida de Q es LOW.

c) Deshabilite tanto el Preset como el Clear, para variar únicamente la señal de entrada de D, observe la salida de Q y documente.

La salida de Q es LOW en cualquier valor que tome D.

d) De forma similar varíe la señal de reloj, observe la salida Q y documente.

La salida de Q es LOW en cualquier valor que tome CLK.

e) Finalmente modifique en conjunto la señal de entrada D y el reloj, documente el resultado observado en Q.

La salida de Q va a tomar el valor de D que se haya tenido antes de que CLK cambie a HIGH.

Conclusión

Se cumplió con el objetivo encomendado de conocer, investigar e interpretar la hoja de datos de un circuito integrado (flip-flop) además de trabajar con el circuito integrado 74LS74 y comprobar su funcionamiento de acuerdo con la teoría.

Se pudo observar los casos que desencadenaban cada estado de las estradas y las salidas, de esa forma se pudo observar el funcionamiento lógico de un Flip-Flop tipo D, y como es que guarda el estado anterior.

Así es que nos damos cuenta de la importancia de esos circuitos en la electrónica digital, así como sus aplicaciones en la misma.

Con ello nos llevamos los aprendizajes del uso del material de laboratorio, así como las conexiones de este, además de los conocimientos teóricos para realizar tablas de verdad y diagramas de compuertas lógicas.