

UCIe Standard Package Module & PHY 结构 笔记

Shuao Jia

December 2025

1 UCIe Standard Package Module

1.1 数据速率：4, 8, 12, 16, 24, 32 GT/s

GT/s (Giga-Transfers per second) 是“每秒传输次数”，而不是“每秒比特数”。UCIe 这一代 PHY 在标准封装 (Standard Package) 下支持这些离散速率。

定义：若符号速率为 R_s transfers/s, 则单位间隔 (UI, Unit Interval) 为

$$T_{\text{UI}} = \frac{1}{R_s}.$$

例如 16 GT/s:

$$R_s = 16 \times 10^9 \text{ transfers/s}, \quad T_{\text{UI}} = 62.5 \text{ ps}.$$

如果采用 PAM2 (二电平 NRZ), 则 $1 \text{ transfer} = 1 \text{ bit}$; 若用 PAM4, 则 $1 \text{ transfer} = 2 \text{ bits}$ (不过这几页明显是 NRZ 语境)。

在做研究时, 通常把 UI 当成离散时间系统的采样周期, 因为所有时序规范都用“多少 UI”表述 (后面 clock gating、valid 信号、de-emphasis 全是 UI 作为时间单位)。

1.2 Advanced / Standard package interconnects

这里区分两类封装:

- **Standard Package:** 有机封装基板 (organic substrate), 走线长、损耗和串扰都相对大;
- **Advanced Package:** 例如 2.5D interposer、Si-bridge、fan-out 等, 走线短、损耗小。

在 UCIe 的电规格里, advanced 与 standard 的主要差异在链路损耗 budget 和接收端终端方式:

- Advanced 可用未终止 RX (unterminated Rx) + 较高速率;
- Standard 要求按信道损耗配置 Rx termination (channel-reach-dependent termination)。

可以把封装当成一个分布参数传输线, S 参数 $|S_{21}(f)|$ 的衰减在 standard package 里更大, 所以需要不同的等效负载, 从系统级满足眼图、jitter、BER 指标。

1.3 Clock and power gating

Clock gating: 数字逻辑层面, 通过对时钟加门控 (如 AND/OR gating 或 clock enable) 来停用某块逻辑, 从而省功耗。

Power gating: 物理电源域层面, 通过 power switch (一般是 header PMOS 或 footer NMOS 阵列) 把某个区域的电源断开。对于 PHY, 尤其 TX driver 和 PLL, 进入低功耗状态时可能需要 power gate。

这里只是列出 “支持 clock/power gating 机制”, 后面在 “PHY layer – Clock gating” 那页, 会有时间序列约束。

1.4 Single-ended unidirectional signaling & DC-coupled point-to-point

Single-ended: 每条数据线都是相对于一个参考 (通常是地或局部参考电平) 传输信号, 而不是差分对。在 standard package UCIe, 这一点很关键: 它不是典型的差分 SerDes, 而是单端高速 I/O, 成本更低, 但对噪声与串扰更敏感。

Unidirectional: 每条 lane 只负责一个方向 ($Tx \rightarrow Rx$); 反方向靠另一条独立 lane 或另一组模块。

DC-coupled point-to-point:

- DC-coupled: 没有串联隔直电容。这意味着 DC 分量是可见的, 接收端的输入偏置、电平检测和参考必须保证在电压规范内;
- point-to-point: 一条链路只连接一个 Tx 和一个 Rx, 没有多点总线结构。这保证了传输线的阻抗匹配和反射行为可精确建模为两端负载 + 中间传输线。

在建模时采用的等效电路中, 需要考虑反射系数

$$\Gamma = \frac{Z_L - Z_0}{Z_L + Z_0},$$

针对单端线考虑, 且 DC 工作点不可忽略。

1.5 Forwarded clock & jitter tracking

UCIe 是**源同步** (source-synchronous) 接口: 发送端不仅发送数据, 也发送转发时钟 (forwarded clock)。

Tx 端发出:

- 多条数据线: Data[0..N-1];
- 一条或多条 Clock 线。

Rx 端用这个 forwarded clock 做采样基准, 与传统 SerDes 的嵌入式时钟 + CDR (Clock and Data Recovery) 不同。

“Forwarded clock for transmit jitter tracking” 可以理解为:

- Tx 发送的 forwarded clock 携带了 Tx 的相位噪声与抖动;
- Rx 通过比较 data 相位和 clock 相位, 进行相位调整 (phase interpolation 等), 从而把共同的抖动 (*common-mode jitter*) 滤除, 只对相对抖动敏感;
- 链路训练阶段会不断更新这些相位调整参数。

从信号理论上, Rx 侧实际上在做“时钟相位估计”问题:

$$\phi_c(t) = \phi_0 + \phi_{\text{jitter}}(t),$$

$$\phi_d(t) = \phi_c(t) + \Delta\phi(t).$$

训练的目标是让采样相位对齐在眼图中心, 即把 $\Delta\phi(t)$ 调到一个常值或其统计平均值。

1.6 Matched length interconnect

由于是源同步，clock 与一组 data lanes 的走线长度必须匹配，否则传播延迟差导致采样点偏离最优位置。

在传输线理论中，一段长度 l 的互连的传播延迟 t_d 为

$$t_d = \frac{l}{v_p} = \frac{l}{c/\varepsilon_{\text{eff}}},$$

其中 v_p 为相速度， c 为光速， ε_{eff} 为等效介电常数。

若 clock 与 data 的走线长度差为 Δl ，对应延迟差

$$\Delta t_d = \frac{\Delta l}{v_p}.$$

在 16 GT/s 时，一 UI 约 62.5 ps；你可以把允许的走线长度 mismatch 转化为

$$\Delta l_{\text{max}} = v_p \cdot \Delta t_{\text{max}}.$$

封装设计时会给定一个以 ps 或 UI 为单位的 skew budget，再折算成 mm 量级的等长约束。

1.7 Tx strength control & Rx termination

Tx driver strength control: 通过可编程电阻或可并联的 driver slices，调节输出等效电阻 R_{out} ，使其与通道特性阻抗 Z_0 匹配，并补偿 PVT (Process, Voltage, Temperature) 漂移。总结为：

$$R_{\text{out}} \approx Z_0.$$

Rx termination: 对于 standard package，其终端阻抗需要根据通道长度、损耗特性等进行配置，以便在反射与串扰、功耗之间 trade-off。Rx termination 可以是固定电阻，也可以是开关控制的可变电阻阵列，以支持链路训练期自动校准。

1.8 Sideband bus

文中写：

Low speed sideband bus for initialization, link training & configuration reads/writes.

Sideband consists of a single-ended sideband data lane and single-ended sideband clock lane in both directions.

这里的 sideband 是一条低速控制通道，典型速率（后面给出）：data：800 MT/s，clock：800 MHz。

作用：

- 上电后，在高速主链路可用之前，用 sideband 完成：
 - 枚举/发现对端；
 - 协商 lane 数量、速率、编码方式等；
 - 下载 training pattern 配置。
- 链路训练完成以后，仍可用来发送管理命令，例如请求 TX 发送“Track signal”或其它诊断模式。

这条 sideband 也是 source-synchronous：有自己的 clock + data。

2 UCle Interface Partitioning

这个结构图在抽象层次上把 UCle 分成几层：

2.1 Protocol Layer

举例：CXL 2.0 / CXL 3.0、PCIe Gen6、Streaming 自定义协议等。对 PHY 来说，只看到“flit / packet + credits / sideband 控制”，与具体协议无关。

2.2 Die-to-Die Adapter

这是“适配层”，完成：

- 协议包到 UCle flit 的映射；
- ARB/MUX（仲裁与复用）；
- CRC/重传（若启用）；
- Link state management（LTSSM 类似逻辑）；

- Parameter negotiation (协商 lane 数、速率、模式等)。

图里把它与下层的连接叫 FDI: Flit-aware D2D interface。也就是说这个接口仍是“按 flit”计的逻辑接口。

2.3 Physical Layer Logical

这层开始是 PHY 逻辑，包括：

- link training state machine;
- byte-to-lane mapping (logical lane $\rightarrow$ physical lane 的映射: striping, deskew alignment);
- sideband 训练 / sideband transfer 逻辑。

该层与真正的模拟前端之间的接口称为 Raw D2D interface (RDI): 这里已经变成“按 lane 的 bit/byte stream”，没有 flit 语义了。

2.4 Sideband / Global & Electrical/AFE (k slices)

- Electrical/AFE: 模拟前端，每个 slice 是一条 lane，对应后面那些 TX/RX、PLL/DLL、de-skew、phase generator 等；
- Sideband/Global: 与所有 lanes 共享的全局控制——时钟产生 (PLL)、供电监控、PVT 校准、sideband。

这一层次划分有点像 PCIe 里 MAC / PCS / PMA，只不过名字换成 UCIe 自己的一套。

3 Multi-Module Configurations

3.1 “Module” 的概念

图里 “Example 4-module interface configuration” 可以理解为：

一条 UCIe 接口通过多个**物理模块 (module)** 实现，每个 module 包含若干 data lanes + clock/valid/track。

例如图上是 4 个 module，每个 module 有：

- 1 对 forwarded clock (FW-CLK);
- 16 条数据线 (标注 $\times 16$);
- 1 条 valid;
- 1 条 track;
- 旁边还有 sideband 信号。

这样整条接口一共有 $4 \times 16 = 64$ 条数据 lanes。规范里允许 1、2、4 modules per interface, 对应 16 / 32 / 64 lanes (在图中假设每 module = 16 lanes 的配置)。

这么做的原因是分组源同步:

- 每个 module 有自己的一组 clock+valid+track, 内部做 deskew;
- 多个 module 再在上级的 PHY Logical & Die-to-Die Adapter 做跨模块对齐与 striping。

在建模 / 仿真时, 一般以 module 为基本单元, 定义 skew/jitter budget 和 PVT 约束。

4 Transmitter 体系结构 (不含 driver)

4.1 数据路径

FIFO:

- 用于跨时钟域 (protocol / adapter 时钟 $\rightarrow$ PHY 时钟);
- 吸收链路训练/暂停带来的 backpressure;
- 逻辑上可以认为是一个队列缓冲, 其深度与最大链路延迟相关。

Serializer:

- 把宽度为 W 的并行数据在 PHY 时钟 (一般更高) 下序列化为 1 bit stream;

- 若上层以 N bit/clock 送入，而物理速率为 R_{bit} ，则内部关系

$$f_{\text{SerClk}} = \frac{R_{\text{bit}}}{N}.$$

Valid signal path:

- 与 Data 一起发出（图上 “Data + Valid”）；
- 用于告诉 Rx：当前周期这些 lane 上的数据是否为有效 payload，还是 training、idle 等；
- UCIE 中 valid 也是一条单独线，逻辑发送方式与 data 类似，只是编码不同。

4.2 时钟路径

PLL (Phase-Locked Loop): 从较低频参考时钟 f_{ref} 合成高速时钟 f_{pll} :

$$f_{\text{pll}} = N \cdot f_{\text{ref}}.$$

PLL 的 jitter 直接影响 UI 边界不确定度，是整个系统的底噪之一。

DLL (Delay-Locked Loop): DLL 不倍频，只调整相位。它把一个参考时钟输入，通过多级 delay line 产生多相位时钟，配合相位检测器，把延迟锁定在一个周期内。对 UCIE 来说，DLL 用于：

- 产生用于相位插值的基础相位；
- Clock gating / phase rotation 所需的精细相位控制。

PI + DCC:

- PI (Phase Interpolator): 从有限个基准相位 $\phi_0, \phi_1, \dots$ 中插值得到任意目标相位 ϕ_{target} ；
- DCC (Duty Cycle Correction): 把占空比从近似 60/40、55/45 等校正到 50/50，减小采样点偏移。

因此，Tx 的 forwarded clock TCK/TCKB 是通过 $\text{PLL} \rightarrow \text{DLL} \rightarrow \text{PI} \rightarrow \text{DCC}$ 链路生成，并且其相位可以通过链路训练来调整。

De-Skew block:

- 用于对 clock 和 data 路径的延迟不一致进行数字补偿；
- 比如 data path 里 FIFO + serializer 延迟是 t_d , clock path 是 t_c , 要通过插入 delay element 或调整相位, 使得 forwarded clock 的边沿对齐在 data UI 的中心。

Track Tx:

“Track signal” 的发射端, 从 Tx 时钟路径分出专门一条线, 当 Rx 请求时发送“相位参考”信息, 以便 Rx 对自己的采样相位进行慢变化跟踪 (补偿温度、供电、老化变化)。

5 Valid & Track 信号含义 (严格一点讲)

5.1 Valid 信号

规范中的 bullet:

- 用来 gate clock distribution to all data lanes;
- 用来做 valid framing。

这里的“gate clock”不是指物理停钟, 而是指用 valid 作为“是否需要采样”的 gating 信号。Rx 端只有在 valid=1 时, 才真正把对应 UI 的数据写入 FIFO/elastic buffer。

在数学模型里, 可以把 valid 看作乘在数据上的一个 0/1 序列 $v[n]$:

$$d_{\text{eff}}[n] = v[n] \cdot d[n].$$

当 $v[n] = 0$ 时, $d[n]$ 虽然在线路上仍然 toggling (可能是 training pattern), 但在协议意义上被“屏蔽”。

5.2 Track 信号

作用: 用来对付 PVT 慢变化 (例如温度缓慢升高导致延迟增加)。

机制: Rx 通过 sideband 请求 Tx 发送“Track pattern”——通常是某种固定频率/相位的时钟或特定比特序列; Rx 用这个模式重新提取/校准相位。

Track 也是单向的“bit-like”信号, 可以形式化为:

$$t[n] = \text{pattern}(n),$$

Rx 通过相关运算或锁相检测估计时序偏移 $\Delta\phi$ ，然后更新内部 PI 控制字。

6 Transmitter Driver & De-emphasis 公式推导

这一页有几个重要点：

- 分段 driver (segmented driver)；
- 发送端去加重 (Transmit de-emphasis)；
- 两抽头 FIR 模型。

6.1 Segmented driver

图里 M1/M2 + R_s 是一个分段电阻阵列：

- 多个并联支路，每一支路由 MOSFET (M1/M2) + 串联电阻 R_s 组成；
- 通过开关不同支路改变等效输出电阻 R_{out} 与输出摆幅；

如果有 N 个相同支路（电阻为 R_s ），全部开启时等效电阻：

$$R_{\text{out},\min} = \frac{R_s}{N}.$$

只开 k 个支路时：

$$R_{\text{out}} = \frac{R_s}{k}.$$

利用这种架构可以实现数字可编程阻抗匹配和多级 de-emphasis tap。

6.2 两抽头发射滤波器模型

把 TX driver 看成一个线性时不变系统，对离散时间输入 $v_{\text{in}}[n]$ 输出：

$$v_{\text{out}}[n] = C_0 v_{\text{in}}[n] + C_{-1} v_{\text{in}}[n-1],$$

其中 C_0, C_{-1} 为 2-tap FIR 的系数，常见约束为

$$|C_0| + |C_{-1}| = 1,$$

且在很多设计里还会用更严格的

$$C_0 + C_{-1} = 1, \quad C_0 > 0, \quad C_{-1} < 0.$$

这样可以实现前加重 / 预加重 (pre/de-emphasis): 当前符号的幅度减小一点, 前一个符号的反号成分叠加, 从而在通道高频受损时补偿边沿。

6.2.1 Va/Vb 关系的推导

令输入 PAM2 序列

$$v_{\text{in}}[n] \in \{+1, -1\}.$$

情况 A: 连续 “1” 序列 当 $v_{\text{in}}[n] = 1$ 对所有 n 时,

$$v_{\text{out}}[n] = C_0 \cdot 1 + C_{-1} \cdot 1 = C_0 + C_{-1}.$$

这是无转变 UI 里的输出电平, 记为 V_a :

$$V_a = C_0 + C_{-1}.$$

情况 B: 孤立 “1” 考虑 $\dots 0 \ 0 \ 1 \ 0 \ 0 \dots$ 的中心 UI:

$$v_{\text{in}}[n-1] = -1, \quad v_{\text{in}}[n] = +1,$$

则

$$v_{\text{out}}[n] = C_0 \cdot (+1) + C_{-1} \cdot (-1) = C_0 - C_{-1}.$$

这是有极性翻转 UI 中间的幅度, 记为 V_b :

$$V_b = C_0 - C_{-1}.$$

于是有

$$\frac{V_b}{V_a} = \frac{C_0 - C_{-1}}{C_0 + C_{-1}}.$$

如果某些幻灯片上写成

$$\frac{V_b}{V_a} = \frac{C_0 + C_{-1}}{C_0 - C_{-1}},$$

那只是对 V_a 和 V_b 命名反过来, 本质关系就是上面这两个线性方程。

6.2.2 反推 tap 系数

反之，如果规范给出期望的 de-emphasis 比例 $\rho = V_b/V_a$ ，以及约束

$$C_0 + C_{-1} = 1,$$

可以解出 C_0, C_{-1} 。令

$$V_a = 1, \quad V_b = \rho.$$

联立

$$V_a = C_0 + C_{-1} = 1, \quad V_b = C_0 - C_{-1} = \rho,$$

得到

$$C_0 = \frac{V_a + V_b}{2} = \frac{1 + \rho}{2}, \quad C_{-1} = \frac{V_a - V_b}{2} = \frac{1 - \rho}{2}.$$

例如希望 $\rho = 0.5$ ：

$$C_0 = 0.75, \quad C_{-1} = 0.25,$$

再根据实现需要决定符号（若前一符号用负权，则取 $C_{-1} = -0.25$ ，同时对应调整 V_a/V_b 的定义）。

7 Receiver 结构

7.1 接收时钟与数据采样

Rx 有三类主要输入：

- Data；
- Clock Phase-1；
- Clock Phase-2；
- 以及 Track。

“Received clock is used to sample incoming data” 可以描述为离散时间采样过程：

连续时间数据信号 $x(t)$ ，对应时钟边沿序列

$$t_n = nT_{\text{UI}} + \phi,$$

采样得到

$$x[n] = x(t_n).$$

要保证 BER 足够低, 需要 ϕ 落在眼图水平开口的中心附近, 链路训练就是在优化这一相位。

7.2 De-Skew, Phase Gen, Track

De-Skew (RXD):

- 调整 data path 延迟, 使其和 clock path delay 匹配;
- 结合 FIFO, 可看作一个 elastic buffer, 吸收 lane 间 skew。

Phase Gen:

- 类似 Tx 的 DLL/PI, 在 Rx 内部生成多相位时钟, 提供采样点;
- 图中 “2/4 Phases” 说明最多可生成 2 或 4 个相位, 用于主数据采样、边沿检测、Track 校准等。

Track:

- Rx 的 track block 利用 Track 信号估计相位偏移, 向 Phase Gen/PI 反馈更新;
- “Data Receivers implemented as 2-way or 4-way interleaved”: 2-way interleaving: 一个 UI 内使用两个子采样时钟交错, 比如 0° 和 180° ; 4-way interleaving: $0^\circ/90^\circ/180^\circ/270^\circ$ 四路交错, 有助于更高的等效采样率或时钟相位分辨率。

从离散时间角度看, 4 路交错相当于把采样周期减为 $T_{UI}/4$, 但每一路仍是 T_{UI} 。这允许在时间轴上更细粒度地选择最优采样点。

8 UCle Electrical PHY – putting it all together

这一页把前面的 Tx/Rx 拼成一个端到端链路, 并强调几点:

- Phase adjustment at Tx based on link training info from Rx;
- Matched lengths (封装走线长度匹配);
- 闭环训练。

Rx 在训练过程中计算最佳采样相位 ϕ^* ，把相应的相位偏移通过 side-band 或 in-band training pattern 反馈给 Tx；Tx 内的 Phase Control 调整 forwarded clock 的相位，使得 Rx 的基准采样相位接近最优。

可以用简单的离散时间控制模型表示：

$$\phi_{k+1} = \phi_k + \alpha \cdot e_k,$$

其中 e_k 是某种“偏离最优采样点”的估计。

9 Standard Package Bump Map 与 P_x / P_y 公式

9.1 符号含义

通常在这种 context：

- D ：bump 直径；
- L ：走线宽度 (line width)；
- S ：走线间距 (space/spacing)；
- P_x ：水平方向 (x 方向) 重复周期；
- P_y ：竖直方向 (y 方向) 重复周期，也就是 bump pitch。

图右侧写：

$$P_x = D + L + 2S, \quad P_y = D + 3L + 4S.$$

推导 (x 方向)：

center $\rightarrow$ pad edge: $D/2$ ；pad edge $\rightarrow$ 线间空隙: S ；线宽: L ；再一个空隙 S ；再下一个 pad 的半径 $D/2$ ；相加得到：

$$P_x = \frac{D}{2} + S + L + S + \frac{D}{2} = D + L + 2S.$$

y 方向类似: center $\rightarrow$ pad edge: $D/2$; 然后三组 $(L + S)$ 结构, 再加最底一个 pad 半径 $D/2$, 得到

$$P_y = \frac{D}{2} + (L + S) + (L + S) + (L + S) + \frac{D}{2} = D + 3L + 3S + S = D + 3L + 4S.$$

9.2 参考设计参数验证

幻灯片给了两个 “reference design”:

设计 1:

$$P = 110 \mu\text{m}, \quad P_x = 110 \mu\text{m}, \quad P_y = 190.5 \mu\text{m};$$

设计 2:

$$P = 130 \mu\text{m}, \quad P_x = 177 \mu\text{m}, \quad P_y = 190.5 \mu\text{m}.$$

并给出:

$$3P_y = 571.5 \mu\text{m}.$$

验证:

$$3 \times 190.5 \mu\text{m} = 571.5 \mu\text{m},$$

完全一致。说明在两个参考设计下, 纵向 3 个 pitch 的总宽度被规范成相同 ($571.5 \mu\text{m}$), 以便不同 pitch 的 die 在同一个封装规则下兼容对齐。

10 PHY Layer – Clock Gating (时钟门控时序)

这一页给的是 “Entry/Exit” 条件, 用 UI 为单位定义时序要求。

10.1 Entry (进入 gated 状态)

- **TxData must send the last UI for at least 1 UI and up to 8 UIs and then Hi-Z:** 设某个时间 index n_0 是即将进入 clock gated 的边界, 则在 $n_0, \dots, n_0 + k - 1$ (其中 $1 \leq k \leq 8$) 期间,

$$\text{TxData}[n] = \text{LastUI},$$

即最后一个有效 UI 的电平保持不变; 到 $n_0 + k$ 后, 驱动进入 Hi-Z (高阻态)。

- **Valid lane must be held low:** 在 clock gating entry 的整个过程, valid=0, 表示这些 UI 不包含新的有效数据, 只是“尾巴”或 idle。
- **Clock idle state level must alternate between differential high and differential low during consecutive clock gating events:** 如果使用差分 forwarded clock, clock 在 gated 状态下仍要保持某种“交替高低电平”模式, 以避免 DC 偏置、EMI 或某些偏置信号积累。

10.2 Exit (退出 gated 状态)

- **TxData must precondition the data lanes to a 0 or 1 (1 UI to 8 UI) before normal transmission:** 从 Hi-Z 状态恢复驱动时, 不能直接开始发送高频 toggling 数据, 而要先发送 1-8 UI 的固定电平 (0 或 1), 给 Rx 端恢复 bias / reference 的时间。
- **Clock must drive a differential low (1 UI to 8 UI) before normal transmission:** 同理, 上电后 forwarded clock 先驱动一定时间的固定“低电平”, 然后才恢复正常时钟波形。

本质上都是在给 RC 链路足够的时间常数 $\tau = RC$ 去整定, 对应时间轴上这些 1-8 UI 的保留期。

11 PHY Layer – Electrical Idle & Sideband Signaling

11.1 Electrical Idle

这一页写:

Some training states need electrical idle when Transmitters and Receivers are waiting for generate and receive patterns.

Tx and Rx are enabled.

Data, Valid and Track held low.

Clock is at high and low.

Electrical Idle: 指 Tx/Rx 物理电路是上电的 (Tx driver 和 Rx front-end bias 打开), 但数据路径不发送有意义的比特。

- Data/Valid/Track 线路上保持某种 “静态低电平”;
- Clock 可能仍然 toggling (以供 CDR/PLL 稳定) 或保持一定 idle pattern。

这个状态用于:

- 训练状态之间的间隙 (例如在发送某种训练 pattern 之前等待对端 ready);
- 低功耗空闲期。

11.2 Sideband Signaling 具体参数

规范中给出:

- Sideband data: 800 MT/s;
- Sideband clock: 800 MHz。

因为 sideband 是 source-synchronous:

$$f_{\text{SB_clk}} = 800 \text{ MHz},$$

若每个时钟周期传一比特, 则 data 速率 $800 \text{ Mbps} = 800 \text{ MT/s}$; UI 为

$$T_{\text{UI,SB}} = \frac{1}{800 \text{ MHz}} = 1.25 \text{ ns}.$$

比主数据链路慢了将近两个数量级, 这样对信号完整性和模拟电路要求就大大降低, 但足以满足配置/训练带宽。

11.3 Sampling Edge

波形图底部标 “Sampling edge”。Source-synchronous 的 sideband 采样机制一般是:

- 在 clock 上升沿或下降沿采样 SB Message;

- 采样点必须避开 SB Message 的转换边沿；
- 规范会指定 setup time t_{su} 、hold time t_h ，采样边沿位置必须满足

$$t_{\text{edge}} - t_{\text{data_transition}} \geq t_{\text{su}}, \quad t_{\text{data_hold}} \geq t_h.$$

在研究时通常把它简化为“采样在 UI 中 50% 的位置”，并在 jitter 模型里加入 margin。

12 小结：把这些东西放回“科研视角”

从科研角度再抽象一层，可以把 UCLe PHY 看成一个端到端时间离散线性系统 + 时间变化控制环路：

12.1 离散时间信号链

$$d[n] \rightarrow \text{FIR TX}(C_0, C_{-1}, \dots) \rightarrow h_{\text{chan}}(t) \xrightarrow{\text{sample at } t_n} \hat{d}[n].$$

- FIR TX：就是前面推导的 2-tap 或 multi-tap 前置均衡；
- $h_{\text{chan}}(t)$ ：standard/advanced 封装的传输函数，用 S 参数或分布 RC 模型；
- $t_n = nT_{\text{UI}} + \phi$ ：由 forwarded clock + Phase Gen 决定的采样时刻。

12.2 控制环路

- 观测量：误码率、eye margin、phase margin 等；
- 控制量：tap 系数 C_i 、phase code、deskew 延迟；
- 训练算法：可以是简单的线性扫描搜索，也可以是基于梯度的优化算法。

离散时间控制模型示意：

$$\phi_{k+1} = \phi_k + \alpha e_k,$$

其中 e_k 是“偏离最优采样点”的估计。

12.3 约束视角

- 封装几何 $\rightarrow$ bump map、 P_x/P_y 公式 $\rightarrow$ WLCSP/organic substrate 工艺限制；
- UI 级时序约束 $\rightarrow$ clock gating / electrical idle 行为；
- PVT 变化 $\rightarrow$ valid/track/sideband 等辅助信号用于长期跟踪。

从这个视角看，de-emphasis、deskew、track、clock gating 等都可以抽象为模型里的参数或约束条件，后续可以继续往理论方向推（最优控制、容量分析、新的 equalization / timing recovery 算法等）。