64-040 Modul IP7: Rechnerstrukturen

http://tams.informatik.uni-hamburg.de/ lectures/2011ws/vorlesung/rs Kapitel 12

Andreas Mäder



Universität Hamburg Fakultät für Mathematik, Informatik und Naturwissenschaften Fachbereich Informatik

Technische Aspekte Multimodaler Systeme

卣

Wintersemester 2011/2012

Kapitel 12

Schaltnetze

Definition

Schaltsymbole und Schaltpläne

Hades: Editor und Simulator

Logische Gatter

Inverter, AND, OR

XOR und Parität

Multiplexer

Einfache Schaltnetze

Siebensegmentanzeige

Schaltnetze für Logische und Arithmetische Operationen

Addierer

Multiplizierer

Prioritätsencoder

<u>Sc</u>haltnetze

Kapitel 12 (cont.)

Barrel-Shifter ALU (Arithmetisch-Logische Einheit) Literatur

Schaltnetze: Definition

▶ Schaltnetz oder auch kombinatorische Schaltung (combinational logic circuit): ein digitales System mit n-Eingängen (b₁, b₂, ..., bn) und m-Ausgängen (y₁, y₂, ..., ym), dessen Ausgangsvariablen zu jedem Zeitpunkt nur von den aktuellen Werten der Eingangsvariablen abhängen

Beschreibung als Vektorfunktion $\vec{y} = F(\vec{b})$

- ► Hinweis: ein Schaltnetz darf keine Rückkopplungen enthalten
- in der Praxis können Schaltnetze nicht statisch betrachtet werden: Gatterlaufzeiten spielen eine Rolle

Schaltnetze - Schaltsymbole und Schaltpläne

Elementare digitale Schaltungen

- Schaltsymbole
- ► Grundgatter (Inverter, AND, OR, usw.)
- ► Kombinationen aus mehreren Gattern
- ► Schaltnetze (mehrere Ausgänge)
- Beispiele
- Arithmetisch/Logische Operationen

Schaltpläne (schematics)

- standardisierte Methode zur Darstellung von Schaltungen
- genormte Symbole für Komponenten
 - Spannungs- und Stromquellen, Messgeräte
 - Schalter und Relais
 - Widerstände, Kondensatoren, Spulen
 - Dioden, Transistoren (bipolar, MOS)
 - logische Grundoperationen (UND, ODER, usw.)
 - ► Flipflops: Speicherglieder
- Verbindungen
 - Linien für Drähte (Verbindungen)
 - Lötpunkte für Drahtverbindungen
 - dicke Linien für n-bit Busse, Anzapfungen, usw.
- komplexe Bausteine ggf. hierarchisch

Schaltsymbole

DIN 40700	Schaltzeichen		Benennung
(ab 1976)	Früher	in USA	
_ &_	$\equiv \bigcirc -$		UND - Glied (AND)
≥1	—	\Rightarrow	ODER - Glied (OR)
	-	->-	NICHT - Glied (NOT)
=1	====		Exklusiv-Oder - Glied (Exclusive-OR, XOR)
=-			Äquivalenz - Glied (Logic identity)
d >-	\equiv	=	UND - Glied mit negier- tem Ausgang (NAND)
≥1 0-	—		ODER - Glied mit negier- tem Ausgang (NOR)
− a	-		Negation eines Eingangs
o –	 	þ—	Negation eines Ausgangs
			3.83







Logische Gatter

- ► Logisches Gatter (logic gate): die Bezeichnung für die Realisierung einer logischen Grundfunktion als gekapselte Komponente (in einer gegebenen Technologie)
- ▶ 1 Eingang: Treiberstufe/Verstärker und Inverter (Negation)
- ▶ 2 Eingänge: AND/OR, NAND/NOR, XOR, XNOR
- ▶ 3 und mehr Eingänge: AND/OR, NAND/NOR, Parität
- Multiplexer
- mindestens Gatter für eine vollständige Basismenge erforderlich
- ▶ in Halbleitertechnologie sind NAND/NOR besonders effizient

Schaltplan-Editor und -Simulator

Spielerischer Zugang zu digitalen Schaltungen:


- mit Experimentierkasten oder im Logiksimulator
- ▶ interaktive Simulation erlaubt direktes Ausprobieren
- Animation und Visualisierung der logischen Werte
- ..entdeckendes Lernen"
- Diglog: www.cs.berkeley.edu/~lazzaro/chipmunk
- ► Hades: tams.informatik.uni-hamburg.de/applets/hades/webdemos
 - Demos laufen im Browser (Java erforderlich)
 - Grundschaltungen, Gate-Level Circuits...

tams.informatik.uni-hamburg.de/applets/hades/webdemos/toc.html

Hades: Grundkomponenten

- Vorführung des Simulators
- ► Eingang: Schalter + Anzeige ("Ipin")
- Ausgang: Anzeige
- Taktgenerator
- PowerOnReset
- ► Anzeige / Leuchtdiode
- ► Siebensegmentanzeige

. . .







Hades: *glow-mode* Visualisierung

- ► Farbe einer Leitung codiert den logischen Wert
- ► Einstellungen sind vom Benutzer konfigurierbar

Defaultwerte

blau glow-mode ausgeschaltet

hellgrau logisch-0

rot logisch-1

orange tri-state- $Z \Rightarrow keine Treiber$

magenta undefined- $X \Rightarrow Kurzschluss$, ungültiger Wert

cyan unknown-U \Rightarrow nicht initialisiert

Hades: Bedienung

- ► Menü: Anzeigeoptionen, Edit-Befehle, usw.
- ► Editorfenster mit Popup-Menü für häufige Aktionen
- ► Rechtsklick auf Komponenten öffnet Eigenschaften/Parameter (property-sheets)
- optional "tooltips" (enable im Layer-Menü)
- Simulationssteuerung: run, pause, rewind
- Anzeige der aktuellen Simulationszeit
- Details siehe Hades-Webseite: Kurzreferenz. Tutorial tams.informatik.uni-hamburg.de/applets/hades/webdemos/docs.html

Schaltnetze - Logische Gatter - Inverter, AND, OR

Gatter: Verstärker, Inverter, AND, OR














NAND (2 inputs)




NOR (2 inputs)



卣




Grundschaltungen: De'Morgan Regel






Gatter: AND/NAND mit zwei, drei, vier Eingängen








Gatter: AND mit zwölf Eingängen



AND3-AND4




NAND3-NOR4 (de-Morgan)

▶ in der Regel max. 4-Eingänge pro Gatter Grund: elektrotechnische Nachteile



Gatter: OR/NOR mit zwei, drei, vier Eingängen











Komplexgatter


AOI21 (And-Or-Invert)




AOI33 (And-Or-Invert)



OAI21 (Or-And-Invert)



OAI32 (Or-And-Invert)



 in CMOS-Technologie besonders günstig realisierbar entsprechen vom Aufwand einem Gatter



Gatter: XOR und XNOR







OR (2 inputs)



INVERTER



XOR (2 inputs)



XNOR (2 inputs)



卣




XOR und drei Varianten der Realisierung

Symbol

► AND-OR

NAND-NAND

▶ mit Multiplexer










XOR zur Berechnung der Parität


- ► Parität, siehe "Codierung Fehlererkennende Codes"
- ▶ 4-bit Parität





XOR zur Berechnung der Parität (cont.)

▶ 8-bit, bzw. 10-bit: Umschaltung odd/even Kaskadierung über c-Eingang



2:1-Multiplexer

Umschalter zwischen zwei Dateneingängen ("Wechselschalter")

- ein Steuereingang: s zwei Dateneingänge: a_1 und a_0 ein Datenausgang: y
- wenn s = 1 wird a_1 zum Ausgang y durchgeschaltet wenn s = 0 wird a_0

s	a_1	a_0	у
0	0	0	0
0	0	1	1
0	1	0	0
0	1	1	1
1	0	0	0
1	0	1	0
1	1	0	1
1	1	1	1



2:1-Multiplexer (cont.)

kompaktere Darstellung der Funktionstabelle durch Verwendung von * (don't care) Termen

5	a_1	a_0	y
0	*	0	0
0	*	1	1
1	0	*	0
1	1	*	1

5	a_1	a 0	y
0	*	a_0	a ₀
1	a_1	*	a ₁


n:1-Multiplexer

Umschalten zwischen mehreren Dateneingängen

▶ $\lceil \log_2(n) \rceil$ Steuereingänge: s_m, \ldots, s_0 *n* Dateneingänge: a_{n-1}, \ldots, a_0 ein Datenausgang: y

s1 s0 a3 a2 a1 a0 y 0 0 * * * 0 0 0 0 * * * 1 1 1 0 1 * * 1 * * 0 0 1 * * 1 * * 0 1 0 * 1 * * * 1 1 1 0 * * * * 0 1 1 1 * * * * 1							
0 0 * * * 1 1 0 1 * * 0 * 0 0 1 * 1 1 1 0 * 0 * * 0 1 0 * 1 * * 1 1 1 0 * 0	s ₁	s 0	a 3	a 2	a_1	a 0	у
0 1 * * 0 * 0 0 1 * 1 1 1 0 * 0 * 0 1 0 * 1 * * 1 1 1 0 * 0	0	0	*	*	*	0	0
0 1 * * 1 * 1 1 0 * 0 * * 0 1 0 * 1 * * 1 1 1 0 * * * * 0	0	0	*	*	*	1	1
1 0 * 0 * * 0 1 0 * 1 * * 1 1 1 0 * * * * 0	0	1	*	*	0	*	0
1 0 * 1 * * 1 1 1 0 * * * * 0	0	1	*	*	1	*	1
1 1 0 * * * 0	1	0	*	0	*	*	0
	1	0	*	1	*	*	1
1 1 1 * * * 1	1	1	0	*	*	*	0
	1	1	1	*	*	*	1

2:1 und 4:1 Multiplexer




keine einheitliche Anordnung der Dateneingänge in Schaltplänen: höchstwertigster Eingang manchmal oben, manchmal unten








Multiplexer und Demultiplexer




句


8-bit Multiplexer: Integrierte Schaltung 74151



16-bit Demultiplexer: Integrierte Schaltung 74154



16-bit Demultiplexer: 74154 als Adressdecoder



Beispiele für Schaltnetze

- ► Schaltungen mit mehreren Ausgängen
- ▶ Bündelminimierung der einzelnen Funktionen

ausgewählte typische Beispiele

- "Würfel"-Decoder
- Umwandlung vom Dual-Code in den Gray-Code
- ▶ (7,4)-Hamming-Code: Encoder und Decoder
- ► Siebensegmentanzeige



Beispiel: "Würfel"-Decoder

Visualisierung eines Würfels mit sieben LEDs
















- ► Eingabewert von 0...6
- ▶ Anzeige als ein bis sechs Augen, bzw. ausgeschaltet

Wert	b_2	b_1	b_0	<i>X</i> ₁	x_2	<i>X</i> 3	X4	<i>X</i> 5	<i>X</i> ₆	X7
0	0	0	0	0	0	0	0	0	0	0
1	0	0	1	0	0	0	1	0	0	0
2	0	1	0	1	0	0	0	0	0	1
3	0	1	1	1	0	0	1	0	0	1
4	1	0	0	1	0	1	0	1	0	1
5	1	0	1	1	0	1	1	1	0	1
6	1	1	0	1	1	1	0	1	1	1

Schaltnetze - Einfache Schaltnetze

Beispiel: "Würfel"-Decoder (cont.)



- Anzeige wie beim Würfel: ein bis sechs Augen
- Minimierung ergibt:

$$x_1 = x_7 = b_2 \vee b_1$$


$$x_2 = x_6 = b_0 \wedge b_1$$

$$x_3 = x_5 = b_2$$

$$x_4 = b_0$$

links oben, rechts unten mitte oben, mitte unten rechts oben, links unten Zentrum


Beispiel: Umwandlung vom Dualcode in den Graycode XOR benachbarter Bits







Beispiel: Umwandlung vom Graycode in den Dualcode XOR-Kette



(7,4)-Hamming-Code: Encoder und Decoder

- Encoder
 - vier Eingabebits
 - ► Hamming-Encoder erzeugt drei Paritätsbits
- Übertragungskanal
 - ▶ Übertragung von sieben Codebits
 - Einfügen von Übertragungsfehlern durch Invertieren von Codebits mit XOR-Gattern
- Dedoder und Fehlerkorrektur
 - ▶ Decoder liest die empfangenen sieben Bits
 - Syndrom-Berechnung mit XOR-Gattern und Anzeige erkannter Fehler
 - Korrektur gekippter Bits

linke Seite

Mitte


rechte Seite

rechts oben

Schaltnetze - Einfache Schaltnetze

64-040 Rechnerstrukturen

(7,4)-Hamming-Code: Encoder und Decoder (cont.)



Siebensegmentanzeige

- ▶ sieben einzelne Leuchtsegmente (z.B. Leuchtdioden)
- ► Anzeige stilisierter Ziffern von 0 bis 9
- ▶ auch für Hex-Ziffern: A, b, C, d E, F



- ▶ sieben Schaltfunktionen, je eine pro Ausgang
- ▶ Umcodierung von 4-bit Dualwerten in geeignete Ausgangswerte
- Segmente im Uhrzeigersinn: A (oben) bis F, G innen
- eingeschränkt auch als alphanumerische Anzeige für Ziffern und (einige) Buchstaben
 - gemischt Groß- und Kleinbuchstaben
 - Probleme mit M, N, usw.

Siebensegmentanzeige: Funktionen

► Funktionen für Hex-Anzeige, 0...F

0123456889AbCdEF

 $\overline{A} = 10110111111100011$

 $\mathsf{B} = 111111001111100100$

C = 11011111111110100

 $\mathsf{D} = 1011011011011110$

 $\mathsf{E} = 10100010101111111$

 $\mathsf{F} = 10001111111110011$

G = 001111110111111111



B = usw.









Siebensegmentanzeige: Bündelminimierung

- ▶ zum Beispiel mit sieben KV-Diagrammen...
- ▶ dabei versuchen, gemeinsame Terme zu finden und zu nutzen


Minimierung als Übungsaufgabe?

- ▶ nächste Folie zeigt Lösung aus Schiffmann, Schmitz
- als mehrstufige Schaltung ist günstigere Lösung möglich siehe Knuth: AoCP, Volume 4, Fascicle 0, 7.1.2 (Seite 112ff)





Siebensegmentdecoder: Ziffern 0..9




Schiffmann, Schmitz, Technische Informatik I

句

Universität Hamburg

64-040 Rechnerstrukturen


Siebensegmentdecoder: Integrierte Schaltung 7449



- Beispiel für eine integrierte Schaltung (IC)
- ► Anzeige von 0..9, Zufallsmuster für A..F, "Dunkeltastung"



Siebensegmentanzeige: Hades-Beispiele




▶ Buchstaben A...P







Siebensegmentanzeige: Hades-Beispiele (cont.)



Siebensegmentanzeige: mehrstufige Realisierung

Minimale Anzahl der Gatter für die Schaltung?

- ▶ Problem vermutlich nicht optimal lösbar (nicht *tractable*)
- Heuristik basierend auf "häufig" verwendeten Teilfunktionen
- \triangleright Eingänge x_1, x_2, x_3, x_4 , Ausgänge a, \ldots, g

Knuth, AoCP, Volume 4, Fascicle 0, Kap 7.1.2, Seite 113

- Halb- und Volladdierer
- Addierertypen
 - Ripple-Carry
 - Carry-Lookahead
- Multiplizierer
- Quadratwurzel
- Barrel-Shifter
- ALU









Schaltnetze - Schaltnetze für Logische und Arithmetische Operationen - Addierer

Halbaddierer

Halbaddierer: berechnet 1-bit Summe s und Übertrag c_0 (carry-out) von zwei Eingangsbits a und b

a	Ь	Co	5
0	0	0	0
0	1	0	1
1	0	0	1
1	1	1	0

$$c_o = a \wedge b$$

$$s = a \oplus b$$

Volladdierer

Volladdierer: berechnet 1-bit Summe s und Übertrag c_o (carry-out) von zwei Eingangsbits a, b sowie Eingangsübertrag c; (carry-in)


а	Ь	Ci	Co	s
0	0	0	0	0
0	0	1	0	1
0	1	0	0	1
0	1	1	1	0
1	0	0	0	1
1	0	1	1	0
1	1	0	1	0
1	1	1	1	1

$$c_o = ab \lor ac_i \lor bc_i = (ab) \lor (a \lor b)c_i$$


 $s = a \oplus b \oplus c_i$

Schaltbilder für Halb- und Volladdierer

1-bit half-adder: (COUT,S) = (A+B)



1-bit full-adder: (COUT,S) = (A+B+Cin)



n-bit Addierer

- ► Summe: $s_n = a_n \oplus b_n \oplus c_n$
 - $s_0 = a_0 \oplus b_0$
 - $s_1 = a_1 \oplus b_1 \oplus c_1$
 - $s_2 = a_2 \oplus b_2 \oplus c_2$

. . .

$$s_n = a_n \oplus b_n \oplus c_n$$

- ightharpoonup Übertrag: $c_{n+1}=(a_nb_n)\vee(a_n\vee b_n)c_n$
 - $c_1 = (a_0b_0)$
 - $c_2 = (a_1b_1) \vee (a_1 \vee b_1)c_1$
 - $c_3 = (a_2b_2) \vee (a_2 \vee b_2)c_2$

. . .

$$c_{n+1} = (a_n b_n) \vee (a_n \vee b_n) c_n$$





n-bit Addierer (cont.)

Universität Hamburg

- ▶ *n*-bit Addierer theoretisch als zweistufige Schaltung realisierbar
- direkte und negierte Eingänge, dann AND-OR Netzwerk
- ▶ Aufwand steigt exponentiell mit *n* an, für Ausgang n sind $2^{(2n-1)}$ Minterme erforderlich
- ⇒ nicht praktikabel
 - ► Problem: Übertrag (*carry*) $c_{n+1} = (a_n b_n) \vee (a_n \vee b_n) c_n$ rekursiv definiert

n-bit Addierer (cont.)

Diverse gängige Alternativen für Addierer


- Ripple-Carry
 - lineare Struktur
 - + klein, einfach zu implementieren
 - langsam, Laufzeit O(n)
- Carry-Lookahead (CLA)
 - Baumstruktur
 - + schnell
 - teuer (Flächenbedarf der Hardware)
- ▶ Mischformen: Ripple-block CLA, Block CLA, Parallel Prefix
- andere Ideen: Carry Select, Conditional Sum, Carry Skip

Ripple-Carry Adder

Universität Hamburg

- Kaskade aus n einzelnen Volladdierern
- ► Carry-out von Stufe *i* treibt Carry-in von Stufe *i* + 1
- Gesamtverzögerung wächst mit der Anzahl der Stufen als O(n)
- ▶ Addierer in Prozessoren häufig im kritischen Pfad
- möglichst hohe Performance ist essentiell
- ripple-carry in CMOS-Technologie bis ca. 10-bit geeignet
- bei größerer Wortbreite gibt es effizientere Schaltungen


Ripple-Carry Adder: 4-bit



Schaltnetze - Schaltnetze für Logische und Arithmetische Operationen - Addierer

Ripple-Carry Adder: Hades-Beispiel mit Verzögerungen

Kaskade aus acht einzelnen Volladdierern



- Gatterlaufzeiten in der Simulation bewusst groß gewählt
- Ablauf der Berechnung kann interaktiv beobachtet werden
- alle Addierer arbeiten parallel
- aber Summe erst fertig, wenn alle Stufen durchlaufen sind

Subtrahierer

Universität Hamburg

Zweierkomplement

- \triangleright (A-B) ersetzt durch Addition des 2-Komplements von B
- ▶ 2-Komplement: Invertieren aller Bits und Addition von Eins
- Carry-in Eingang des Addierers bisher nicht benutzt

Subtraktion quasi "gratis" realisierbar

- normalen Addierer verwenden.
- ▶ Invertieren der Bits von B
- Carry-in Eingang auf 1 setzen
- ▶ Resultat ist $A + (\neg B) + 1 = A B$


(1-Komplement)

(Addition von 1)





Subtrahierer: Beispiel (7483 – 4-bit Addierer)




Schnelle Addierer

- ▶ Addierer in Prozessoren häufig im kritischen Pfad
- möglichst hohe Performance ist essentiell
- ⇒ bestimmt Taktfrequenz
 - Carry-Select Adder: Gruppen von Ripple-carry
 - Carry-Lookahead Adder: Baumstruktur zur Carry-Berechnung
- ▶ über 10 Addierer "Typen" (für 2 Operanden)
- Addition mehrerer Operanden
- Typen teilweise technologieabhängig

- ▶ Aufteilen des *n*-bit Addierers in mehrere Gruppen mit je *m_i*-bits
- für jede Gruppe
 - ▶ jeweils zwei *m_i*-bit Addierer
 - einer rechnet mit $c_i = 0$ (a+b), der andere mit $c_i = 1$ (a+b+1)
 - ▶ 2:1-Multiplexer mit m_i-bit wählt die korrekte Summe aus
- ▶ Sobald der Wert von c; bekannt ist (Ripple-Carry), wird über den Multiplexer die benötigte Zwischensumme ausgewählt
- ▶ Das berechnete Carry-out co der Gruppe ist das Carry-in ci der folgenden Gruppe
- ⇒ Verzögerung reduziert sich auf die Verzögerung eines m-bit Addierers plus die Verzögerungen der Multiplexer

Carry-Select Adder: Beispiel


8-Bit Carry-Select Adder (4 + 3 + 1 bit blocks)



- ▶ drei Gruppen: 1-bit, 3-bit, 4-bit
- ▶ Gruppengrößen so wählen, dass Gesamtverzögerung minimal



Carry-Select Adder: Beispiel ARM v6



Carry-Lookahead Adder: Prinzip

- $c_{n+1} = (a_n b_n) \vee (a_n \vee b_n) c_n$
- ► Einführung von Hilfsfunktionen

$$g_n = (a_n b_n)$$


$$p_n = (a_n \lor b_n)$$

$$c_{n+1} = g_n + p_n c_n$$

"generate carry" "propagate carry"


- generate: Carry out erzeugen, unabhängig von Carry-in propagate: Carry out weiterleiten / Carry-in maskieren
- ▶ Berechnung der g_n und p_n in einer Baumstruktur Tiefe des Baums ist $\log_2 N$ ⇒ entsprechend schnell

Carry-Lookahead Adder: SUM-Funktionsblock



- ▶ 1-bit Addierer, $s = a_i \oplus b_i \oplus c_i$
- ▶ keine Berechnung des Carry-Out
- ▶ Ausgang $g_i = a_i \land b_i$ liefert generate-carry Signal
- ▶ Ausgang $p_i = a_i \lor b_i$ liefert propagate-carry Signal

Carry-Lookahead Adder: CLA-Funktionsblock











Carry-Lookahead Adder: CLA-Funktionsblock (cont.)



- ▶ Eingänge
 - propagate/generate Signale von zwei Stufen
 - carry-in Signal
- Ausgänge
 - propagate/generate Signale zur nächsthöheren Stufe
 - ▶ carry-out Signale: Durchleiten und zur nächsthöheren Stufe



Carry-Lookahead Adder: 16-bit Addierer










Addition mehrerer Operanden



Addierer: Zusammenfassung


- ▶ Halbaddierer $(a \oplus b)$
- ▶ Volladdierer $(a \oplus b \oplus c_i)$
- Ripple-carry
 - Kaskade aus Volladdierern, einfach und billig
 - \triangleright aber manchmal zu langsam, Verzögerung: O(n)
- ► Carry-select Prinzip
 - ▶ Verzögerung $O(\sqrt{n})$
- Carry-lookahead Prinzip
 - ► Verzögerung *O*(ln *n*)
- Subtraktion durch Zweierkomplementbildung erlaubt auch Inkrement (A++) und Dekrement (A--)

Multiplizierer


- ► Teilprodukte als UND-Verknüfung des Multiplikators mit je einem Bit des Multiplikanden
- Aufaddiereren der Teilprodukte mit Addierern
- ▶ Realisierung als Schaltnetz erfordert: n^2 UND-Gatter (bitweise eigentliche Multiplikation) n² Volladdierer (Aufaddieren der Teilprodukte)
- ▶ abschließend ein *n*-bit Addierer für die Überträge
- in heutiger CMOS-Technologie kein Problem
- alternativ: Schaltwerke (Automaten) mit sukzessiver Berechnung des Produkts in mehreren Takten durch Addition and Schieben

2x2-bit Multiplizierer – als zweistufiges Schaltnetz


句



4x4-bit Multiplizierer – Array



4x4-bit Quadratwurzel



Multiplizierer

weitere wichtige Themen aus Zeitgründen nicht behandelt

- ► Booth-Codierung
- Carry-Save Adder zur Summation der Teilprodukte
- ► Multiplikation von Zweierkomplementzahlen
- Multiplikation von Gleitkommazahlen
- CORDIC-Algorithmen
- ▶ bei Interesse: Literatur anschauen

Priority Encoder


Universität Hamburg

- ► Anwendung u.a. für Interrupt-Priorisierung
- ► Schaltung konvertiert *n*-bit Eingabe in eine Dualcodierung
- ▶ Wenn Bit *n* aktiv ist, werden alle niedrigeren Bits $(n-1),\ldots,0$ ignoriert

<i>X</i> 3	x_2	x_1	<i>x</i> ₀	<i>y</i> ₁	<i>y</i> ₀
1	*	*	*	1	1
0	1	*	*	1	0
0	0	1	*	0	1
0	0	0	*	0	0

 \triangleright unabhängig von niederwertigstem Bit, x_0 kann entfallen

4:2 Prioritätsencoder




- ► zweistufige Realisierung
- ▶ aktive höhere Stufe blockiert alle niedrigeren Stufen








4:2 Prioritätsencoder: Kaskadierung








Shifter: zweistufig, shift-left um 0...3 Bits

- \triangleright *n*-Dateneingänge D_i n-Datenausgänge Q_i
- ► 2:1 Multiplexer Kaskade
 - Stufe 0: benachbarte Bits
 - Stufe 1: übernächste Bits
 - usw.
- von rechts 0 nachschieben










8-bit Barrel-Shifter





Shift-Right, Rotate etc.

Universität Hamburg

- ▶ Prinzip der oben vorgestellten Schaltungen gilt auch für alle übrigen Shift- und Rotate-Operationen
- Logic shift right: von links Nullen nachschieben Arithmetic shift right: oberstes Bit nachschieben
- ▶ Rotate left / right: außen herausgeschobene Bits auf der anderen Seite wieder hereinschieben
- + alle Operationen typischerweise in einem Takt realisierbar
- Problem: Hardwareaufwand bei großen Wortbreiten und beliebigem Schiebe-/Rotate-Argument

Arithmetisch-Logische Einheit (ALU)

Arithmetisch-logische Einheit ALU (*Arithmetic Logic Unit*)

- kombiniertes Schaltnetz für arithmetische und logische Operationen
- das zentrale Rechenwerk in Prozessoren

Funktionsumfang variiert von Typ zu Typ

Addition und Subtraktion

2-Komplement

bitweise logische Operationen

Negation, UND, ODER, XOR

Schiebeoperationen


shift, rotate

- evtl. Multiplikation
- Integer-Division selten verfügbar (separates Rechenwerk)


ALU: Addierer und Subtrahierer

- ▶ Addition (A + B) mit normalem Addierer
- ► XOR-Gatter zum Invertieren von Operand B
- ▶ Steuerleitung sub aktiviert das Invertieren und den Carry-in ci
- wenn aktiv, Subtraktion als $(A B) = A + \neg B + 1$
- ▶ ggf. auch Inkrement (A+1) und Dekrement (A-1)
- ▶ folgende Folien: 7483 ist IC mit 4-bit Addierer

ALU: Addierer und Subtrahierer



ALU: Addierer und bitweise Operationen



句

ALU: Prinzip

vorige Folie zeigt die "triviale" Realisierung einer ALU


- ▶ mehrere parallele Rechenwerke für die *m* einzelnen Operationen *n*-bit Addierer, *n*-bit Komplement, *n*-bit OR, usw.
- ▶ Auswahl des Resultats über *n*-bit *m*:1-Multiplexer

nächste Folie: Realisierung in der Praxis (IC 74181)

- erste Stufe für bitweise logische Operationen und Komplement
- zweite Stufe als Carry-lookahead Addierer
- weniger Gatter und schneller


Schaltnetze - ALU (Arithmetisch-Logische Einheit)

ALU: 74181 - Aufbau



selection		1	logic functions	arithmetic functions		
S3	S2	S1	S0	M – H	M = L, Cn=H (no carry)	
L	L	L	L	F = IA	F = A	
L	L	L	Н	F = !(A or B)	F = A or B	
L	L	н	L	F = !A * B	F = A or !B	
L	L	Н	Н	F = !A * B	F = MINUS 1	
L	н	L	L	F = 0	F = A PLUS (A*IB)	
L	н	L	н	F = IB	F = (A or B) PLUS (A * IB	
L	н	н	L	F = A xor B	F = A MINUS B MINUS	
L	н	н	н	F = A * !B	F = (A * IB) MINUS 1	
н	L	L	L	F = !A or B	F = A PLUS (A*B)	
н	L	L	н	F = A xnor B	F = A PLUS B	
Н	L	н	L	F=B	F = (A or !B) PLUS (A*B)	
н	L	н	н	F = A * B	F = (A*B) MINUS 1	
н	н	L	L	F-1	F = A PLUS A	
Н	н	L	н	F = A or !B	F = (A or B) PLUS A	
н	н	н	L	F = A or B	F = (A or !B) PLUS A	
н	н	н	н	F = A	F = A MINUS 1	

ALU: 74181 - Funktionstabelle




selection			1	logic functions	arithmetic functions	
S3 :	S2	S1	S0	M = H	M = L, Cn=H (no carry)	
L	L	L	L	F = !A	F = A	
L	L	L	Н	F = !(A or B)	F = A or B	
L	L	Н	L	F = !A * B	F = A or !B	
L	L	Н	Н	F = !A * B	F = MINUS 1	
L	Н	L	L	F = 0	F = A PLUS (A*!B)	
L	Н	L	н	F = !B	F = (A or B) PLUS (A * !B)	
L	Н	Н	L	F = A xor B	F = A MINUS B MINUS 1	
L	Н	Н	Н	F = A * !B	F = (A * !B) MINUS 1	
Н	L	L	L	F = !A or B	F = A PLUS (A*B)	
Н	L	L	Н	F = A xnor B	F = A PLUS B	
Н	L	Н	L	F = B	F = (A or !B) PLUS (A*B)	
Н	L	Н	н	F = A * B	F = (A*B) MINUS 1	
Н	Н	L	L	F = 1	F = A PLUS A	
Н	Н	L	н	F = A or !B	F = (A or B) PLUS A	
Н	Н	Н	L	F = A or B	F = (A or !B) PLUS A	
Н	Н	Н	н	F = A	F = A MINUS 1	

句



12-bit ALU mit Carry-Lookahead Generator 74182



Schaltnetze - Literatur

Literatur: Vertiefung

- ▶ Donald E. Knuth, *The Art of Computer Programming, Volume* 4, Fascicle 0: Introduction to Combinatorial Algorithms and Boolean Functions, Addison-Wesley, 2008
- Donald E. Knuth, The Art of Computer Programming, Volume 4, Fascicle 1: Bitwise Tricks & Techniques, Binary Decision Diagrams, Addison-Wesley, 2009
- ► Ingo Wegener, *The Complexity of Boolean Functions*, Wiley, 1987 1s2-www.cs.uni-dortmund.de/monographs/bluebook
- Bernd Becker, Rolf Drechsler, Paul Molitor, Technische Informatik: Eine Einführung, Pearson Studium, 2005
 Besonderheit: Einführung von BDDs/ROBDDs

Schaltnetze - Literatur

Interaktives Lehrmaterial

- ► Klaus von der Heide, Vorlesung: Technische Informatik 1 — interaktives Skript tams.informatik.uni-hamburg.de/lectures/2004ws/vorlesung/t1
- ► Norman Hendrich, HADES — HAmburg DEsign System tams.informatik.uni-hamburg.de/applets/hades KV-Diagram Simulation tams.informatik.uni-hamburg.de/applets/kvd
- ► John Lazarro, Chipmunk design tools (AnaLog, DigLog) www.cs.berkeley.edu/~lazzaro/chipmunk