Praktikum Rechnerstrukturen (WS 11/12) Bogen 2

Mikroprogrammierung

Speicheransteuerung

Name:

Department Informatik, AB TAMS MIN Fakultät, Universität Hamburg Vogt-Kölln-Str. 30 D22527 Hamburg

Bogen erfolgreich bearbeitet:




Abbildung 1: Blockschaltbild des D-CORE Prozessors

1 Mikroprogrammierung

Auf Dauer ist die Steuerung von "Hand" natürlich unbefriedigend, so dass sich die Frage stellt, ob sich diese Abläufe nicht auch automatisieren lassen. Eine solche Möglichkeit zu schaffen, ist das Thema dieses Abschnitts.

Die Zeitabläufe in einem Computersystem lassen sich bequem als sog. endliche Automaten darstellen und spezifizieren. Beim Versuch, einen Rechner wirklich zu bauen, muss diese abstrakte Beschreibung aber in eine *Implementierung* der Spezifikation aus Logikgattern und Zeitgliedern umgesetzt werden. Dazu gibt es mehrere Möglichkeiten.

In Vorlesung und den Übungen haben Sie vielleicht bereits Verfahren kennengelernt, um einfache Automaten als Schaltwerke mit Flipflops und (zweistufiger) Logik für das δ -Schaltnetz (für die Zustandsübergänge) und das λ -Schaltnetz (für die Ausgabe) zu realisieren, z.B. per Hand mittels KV-Diagrammen oder mit Softwareunterstützung.

In diesem Praktikum werden wir statt dessen die Technik der *Mikroprogrammierung* einsetzen, mit der komplexe Schaltwerke mit vielen Ausgängen sehr bequem realisiert werden können. Das grundlegende Prinzip eines mikroprogrammierten Schaltwerks ist in Abbildung 2 zusammen mit dem zugehörigen endlichen Automaten skizziert (Kreise für die Zustände und ihre Ausgabe und Pfeile für die Zustandsübergänge). Das entsprechende Schaltwerk besteht aus drei Komponenten:

- einem n-bit Register, genannt Mikroprogrammzähler (μ PC, micro program counter).
- einem ROM mit 2^n Adressen und m Ausgangsbits. Letztere werden oft in logisch zusammenhängende Felder eingeteilt, z.B. eine Gruppe von n bits als Eingabewert für den μ PC.
- etwas Logik zur Auswahl der Eingabedaten für den μPC.

Jeder Zustand des Automaten wird dabei durch den Zustand des Mikroprogrammzählers repräsentiert, der das zugehörige Speicherwort im Mikroprogrammspeicher adressiert. Die Ausgangswerte des Mikroprogrammspeichers liefern dann die Ausgangssignale (das λ -Schaltnetz des Automaten).

Zur Auswahl des Nachfolgezustands muss ein neuer Wert in den Mikroprogrammzähler geladen werden. Hierzu (also für das δ -Schaltnetz) sind viele Varianten möglich. Abbildung 2 zeigt die einfachste davon: hier wird der μ PC bei jedem Taktimpuls mit dem Wert von μ ROM. next geladen; dieser Automat kann also nur lineare Zustandsfolgen ohne Verzweigungen realisieren. (Das letzte Feld μ ROM. comment dient nur der Veranschaulichung und wird in der Hardware natürlich nicht realisiert.)

Realistischer ist das in Abbildung 3 dargestellte Steuerwerk, wie es sich erweitert um das Register IR auch in unserem Prozessor finden lässt. Es verfügt über vier Möglichkeiten, einen Folgezustand auszuwählen. Die Auswahl erfolgt durch Ansteuerung des 4:1-Multiplexers μ MUX über zwei Steuerleitungen aus dem Mikroprogramm. Für μ MUX.s=00 ergibt sich der Folgezustand direkt aus dem Feld uROM.nextA des Mikroprogrammspeichers; bei 01 ergibt sich der Folgezustand direkt aus dem Feld uROM.nextB des Mikroprogrammspeichers; bei 10 wird abhängig vom externen Steuersignal xs entweder uROM.nextA oder uROM.nextB in der μ PC geladen. Für 11 schließlich wird der μ PC mit dem externen Wert XA geladen.




Abbildung 2: Prinzip der Mikroprogrammierung: einfacher Automat (links) und Realisierung mit linearem Mikroprogramm




Abbildung 3: Mikroprogrammiertes Steuerwerk mit zwei externen Eingängen xs und XA und vierfacher Auswahl des Folgezustands (siehe Text).

Aufgabe 1.1: μ PC Geben Sie jeweils den Wert an, der als nächster in den μ PC geladen wir:

nextA	nextB	μ MUX	xs	XA	neuer μPC
01	0a	00	0	02	
01	0a	01	1	ff	
01	0a	10	0	00	
10	0a	10	0	01	
10	0b	10	1	11	
aa	bb	11	0	сс	

Aufgabe gelöst:	

Aufgabe 1.2: Ampelschaltung Laden Sie die Beispieldatei sequencer.hds. Diese enthält den Mikroprogrammspeicher μROM mit zugehörigem Mikroprogrammzähler μPC gemäß Abbildung 3 und einige LEDs für die Ausgabe des mikroprogrammierten Automaten. Selektieren Sie den Eintrag *Edit* aus dem Kontextmenü des Mikroprogrammspeichers, um den Mikroprogramm-Editor zu öffnen. Dort können Sie jetzt die Speicherinhalte direkt modifizieren (die Einzelbits lassen sich auch durch Doppelklicken umschalten). Alternativ können Sie auch eine Textdatei mit den gewünschten Speicherinhalten erstellen und dann in den Mikroprogrammspeicher laden.

Schreiben Sie ein Mikroprogramm zur Ansteuerung einiger LEDs als Ampelschaltung an einer Kreuzung. Den Dioden D0, D1, D2 bzw. D4, D5, D6 sollten bereits die richtigen Farben rot, gelb, grün haben.

Für den externen Eingang xs= 0 soll dabei zyklisch die Folge

Ampel1	Ampel2							
rot	rot							
rot/gelb	rot							
grün	rot							
grün	rot							
gelb	rot							
rot	rot							
rot	rot/gelb							
rot	grün							
rot	grün							
rot	gelb							

ausgegeben werden.

Für den externen Eingang xs= 1 sollen beide Ampel gelb blinken, also das gelbe Licht an und aus gehen.

Hinweis: Eventuell müssen Sie die laufende Simulation anhalten (M-Button) und neu starten (M-Button), damit der Simulator ein geändertes Mikroprogramm korrekt übernimmt. Speichern Sie Ihr Mikroprogramm (z.B. als lauflicht.mic) und tragen Sie die Daten auch in die folgende Tabelle ein:

			MUX	LED
addr	nextA	nextB	4:1	7 6 5 4 3 2 1 0 label
00				0 0 0 1 0 0 0 1
01				
02				
03				
04				
05				
06				
07				
08				
09				
0a				
0b				

Aufgabe gelöst:	

Jetzt haben wir auch eine Möglichkeit, die ALU-Operationen aus Bogen 1, Aufgabe 4.8 zu automatisieren. Laden Sie dazu die Datei datapathMR.hds in HADES, in dem Registerbank und ALU mit einem mikroprogrammierten Steuerwerk verbunden sind. Über das Mikroprogramm steuern lassen sich dabei der ALU-Opcode, SELY, SELX und das Enable-Signal der Registerbank. Im Prinzip hätte man auch noch das Enable des Tristate-Treibers am Ausgang der ALU und das Enable des Carry-Registers mit in das Mikroprogramm aufnehmen können. Darauf wurde aber verzichtet, weil sie für unsere Zwecke immer 1 bleiben können.

Man beachte, dass der Ausgang des Carry-Registers auf den Select-Eingang des 2-1-Multiplexers geführt ist, sodass sich auch bedingte Sprünge realisieren lassen, wenn man wie bei der Ampelschaltung aus der letzten Aufgabe den geeigneten Eingang des 4-1-Multiplexers auswählt. Man beachte dabei, dass das Ergebnis eines Vergleichs erst einen Takt später wirklich abgeprüft werden kann, weil es durch das Carry-Flipflop verzögert wird. Ein Vergleich und seine Auswertung dauern also immer zwei Takte bzw. zwei Zeilen im Mikroprogramm.

Die Tabelle Bogen 1, Aufgabe 4.8 sollte sich z.B. direkt als Mikroprogramm übernehmen und abarbeiten lassen, wenn man noch in jedem Schritt das Enable-Signal der Registerbank auf **0** setzt.

Aufgabe 1.3: Ein Testprogramm

Schreiben Sie ein Mikroprogramm, das folgenden Ablauf realisiert, und testen Sie es aus.

```
R0= 3
R1= 0
R2= 0
while ( R2 != R0) do
{ R1= R1 + R2
    R1= R1 + R2
    R2= R2 + 1
}
R1= R1 + R0
stop /* Totschleife */
```

			MUX				nRegs	
addr	nextA	nextB	4:1	ALUOP	SelY	SelX	Ena	label
00								
01								
02								
03								
04								
05								
06								
07								
08								
09								
0a								
0ъ								

Als Ergebnis sollten Sie 9 erhalten. Lassen Sie Ihr Programm auch mit anderen kleinen Startwerten für R0 laufen und stellen Sie eine Vermutung auf, was das Programm berechnet.

Aufgabe gelöst:	

2 Speicheransteuerung




Abbildung 4: Gesamtsystem mit Prozessor, RAM, ROM und I/O Komponenten. Der Bus besteht aus Adress- und Datenbus sowie den Steuerleitungen nWE und nOE.

Kernstück des von-Neumann-Rechners ist der gemeinsame, einheitliche Speicher für Daten und Befehle. Praktisch realisiert wird dieses Konzept aber meistens durch Standardkomponenten für RAM (random access memory) und ROM (read only memory), die vom Prozessor über einen gemeinsamen *Bus* angesteuert werden. Häufig werden Bereiche des Speichers auch zur Ansteuerung von I/O-Komponenten verwendet (memory-mapped I/O). Damit diese Komponenten nicht für jeden Rechner vollständig neu entwickelt werden müssen, hat sich eine einheitliche Ansteuerung durchgesetzt. Neben den eigentlichen Daten- und Adressleitungen gibt es dazu noch zwei Steuerleitungen für *Read-Enable* und *Write-Enable*. Dieses Bussystem ist in Abbildung 4 skizziert.

Da die Speicher- und I/O-Bausteine alle gemeinsam an den Bus angeschlossen sind, gibt es zusätzliche, üblicherweise low-aktive *Chip-Select* Leitungen (nCS), über die sich die einzelnen Komponenten auswählen lassen. Diese werden von einem *Adressdekoder* angesteuert, der abhängig von der vom Prozessor angelegten Adresse genau (maximal) eine Komponente aktiviert. Beachten Sie, dass zumindest die Kaltstart-Programme des Prozessors (etwa das PC-BIOS) im ROM liegen müssen.

Eigentlich ist ein ROM nur ein einfaches Schaltnetz, das nach Anlegen einer Adresse nach einer gewissen Verzögerung den zugehörigen Datenwert liefert. Für das Auslesen aus dem ROM würde es also zunächst ausreichen, eine Adresse auf den Adressbus zu legen, und einige Zeit später den auf dem Datenbus vorhandenen Wert in das Befehlsregister IR zu speichern.

Leider funktioniert diese einfache Ansteuerung aber nicht mit allen erhältlichen Speicher-ICs und I/O-Bausteinen. Statt dessen ist eine kompliziertere Ansteuerung nötig, die in Abbildung 5 gezeigt ist. Aus den Datenblättern der ICs ergibt sich, welche Mindestzeiten zwischen den einzelnen Signaländerungen eingehalten werden müssen. Da alle Zeiten in einem getakteten System immer Vielfache der Taktperiode sind, muss der Prozessor gegebenenfalls n Wartezyklen einlegen, bis die Bedingung $n \cdot t_{\text{clk}} > t_{\text{access}}$ erfüllt ist. Zum Beispiel beträgt die typische Zugriffzeit eines normalen RAMs oder eines I/O-Bausteins 200 ns. Falls der Prozessor mit 50 MHz Takt (Taktperiode also 20 ns) betrieben werden soll, sind also für jeden Zugriff mindestens 10 Wartezyklen notwendig, bei 1 GHz Takt bereits 200 Wartezyklen.




Abbildung 5: Zeitabläufe beim Speicherzugriff (Lesen und Schreiben). Der Lesezugriff wird über die not Leitung gesteuert, der Schreibzugriff über nwe. Nach Aktivieren des Steuersignals sind Wartezyklen notwendig, um die Zugriffszeit des Speichers einzuhalten.

Aufgabe 2.1: Speicheransteuerung Laden Sie die Datei memoryMR.hds, um sich mit der Speicheransteuerung vertraut zu machen. Sie sollten folgendes Bild zu sehen bekommen:




Abbildung 6: Hades-Modell

Das Design enthält je eine RAM- und ROM-Komponente und ein Mikroprogramm-ROM zur Ansteuerung der Adress-, Daten- und Steuerleitungen. Der *Adressdekoder* wertet nur das oberste Bit 15 der Adresse aus und aktiviert das ROM für die Adressen von 0x0000..0x7fff und das RAM für 0x8000..0xffff.

Bei fast allen Mikroprozessoren ist es üblich, Adressen als Byte-Adressen zu interpretieren. Andererseits ist der Speicher meistens wortweise organisiert, hier also mit 16-bit (2 Byte) Wortbreite. Also

befinden sich die D·CORE-Adressen 0000 und 0001 im ersten Wort eines Speichers, die Adressen 0002 und 0003 im zweiten Wort, usw. Entsprechend muss die Adresse zum Zugriff auf das nächste Speicherwort immer um 2 inkrementiert werden. In der Hardware wird das einfach dadurch realisiert, dass das unterste Bit des Adressbusses nicht an die Speicherbausteine angeschlossen wird.

Typisch ist auch, dass die Speicher mehrfach in den Adressraum eingeblendet werden. Obwohl das ROM in memoryMR.hds nur 1K Worte aufweist, wird es nicht nur im Bereich 0x0000..0x07ff (Wortadressen!) aktiviert, sondern von 0x0000..0x7fff. Zugriffe auf die Adresse 0x0002 sind in diesem Fall also äquivalent zu Zugriffen auf 0x0802, 0x1002, 0x2002, usw.

Die zusätzlichen Register MAR (Memory-Address-Register), MDR (Memory-Data-Register), MRR (Memory-Read-Register), nOE (not-Output-Enable) und nWE (not-Write-Enable) stellen das Speicherinterface des Prozessors dar. Solche Register sind an allen I/O Leitungen notwendig, um *Hazards* zu vermeiden und Störimpulse vom Prozessor und Speicher fernzuhalten. Das MAR puffert dabei die Adresse, das MDR die vom Prozessor ausgegebenen Daten, die in den Speicher geschrieben werden sollen, und das MRR die Daten, die aus dem Speicher ausgelesen wurden. Die nOE (output enable) und nWE (write enable) Register sorgen für saubere Pegel auf den (*low-aktiven!*) Steuerleitungen. D.h. für eine 0 auf der Leitung nOE wird der Wert, der an der im MAR gespeicherten Adresse im Speicher steht, ausgelesen. Für eine 0 auf der Leitung nWE wird entsprechend der Wert, der im MDR steht, in den Speicher geschrieben, wobei man natürlich nicht vergessen darf, ihn über den entsprechenden Tristate-Treiber auf den Bus zu legen. Natürlich werden alle Speicherzugriffe durch die zusätzlichen Register um einen Takt langsamer. Um zum Beispiel einen Wert in den Speicher zu schreiben, muss zunächst der Wert in das Register MDR übertragen werden. Erst danach kann der eigentliche Speicherzugriff stattfinden.

Öffnen Sie den Editor für das RAM und das ROM, um die Speicherinhalte sehen und ändern zu können. Da noch nichts in die Speicher geschrieben wurde, werden zumindest im RAM alle Speicherstellen einen undefinierten Wert xxx anzeigen. Sie können die Speicher aber per Menü über Edit -> Initialize initialisieren, in eine Datei abspeichern oder aus einer Datei laden.

Aufgabe 2.2: Speicheransteuerung

Schreiben Sie ein Mikroprogramm, das

1. den Wert 0x0ff0 auf die erste Speicherstelle im RAM schreibt.

Adresse und Daten lassen sich dabei über das Feld *ADR/DAT* im Mikroprogramm angeben und durch Aktivieren des Tristate-Treibers *ADRBUF* auf den Bus legen, an den das MAR und das MDR angeschlossen sind.

und

2. den Wert von von der Byte-Adresse 0x0100 aus dem ROM liest und ihn dann auf die Adresse 0x8004 ins RAM schreibt. Auf der entsprechenden Wort-Adresse sollte schon etwas im ROM stehen. Prüfen Sie dies bitte.

3 BEFEHL-HOLEN 9

addr	nextA	nextB	4:1	ADR/DAT	ADRBUF	MAR	MDR	MDRBUF	MRR	MRRBUF	nWE	n0E
00												
01												
02												
03												
04												
05												
06												
07												
08												
09												
0a												
0ъ												

Sofern Sie die Farbzuordnung nicht modifiziert haben, zeigt der Editor die zuletzt gelesene und geschriebene Adresse in grün bzw. magenta hervorgehoben an.

Aufgabe gelöst:	

3 Befehl-Holen

Nachdem wir die Komponenten unseres Prozessors einzeln betrachtet haben, ist es an der Zeit, den kompletten D·CORE-Prozessor zu untersuchen. Dabei ist die Hardwarestruktur mit allen Registern, der ALU und dem Steuerwerk fertig vorgegeben — es fehlt jedoch das Mikroprogramm. Ziel der nächsten Aufgaben ist es, schrittweise ein Mikroprogramm zu erstellen, um einen funktionsfähigen Rechner zu erhalten, der die Befehle in der Tabelle 1 aus Bogen 1 abarbeiten kann.

Aufgabe 3.1: Der D·CORE Prozessor Öffnen Sie das Design processor.hds mit der vollständigen Logik des D·CORE-Prozessors inklusive Datenpfad, Speicherinterface, Befehlsdekoder und Programmzähler. Verwenden Sie gegebenenfalls die Zoom-Funktion des Hades-Editors, um die gesamte Schaltung sehen zu können (vergleichen Sie mit Abbildung 1).

Der obere Teil des Schaltplans enthält das Steuerwerk mit dem Befehlsregister IR, Mikroprogrammzähler μ PC und dem Mikroprogramm-ROM. Links liegt der Schalter für den D·CORE-Takteingang, mit dem ein Einzelschrittbetrieb möglich ist. Mit einem zweiten Schalter kann auf den Taktgenerator umgeschaltet werden. Der untere Teil der Schaltung besteht aus dem Operationswerk und dem Speicher. Von links nach rechts finden Sie das Adressrechenwerk, die Registerbank und die ALU, den Programmzähler, das Speicherinterface und schließlich RAM und ROM.




Abbildung 7: Speicherinterface und Komponenten für die Befehl-Holen Phase

Aufgabe 3.2: Mikroprogramm für Befehl Holen Der erste Schritt im Befehlszyklus des von-Neumann Rechners ist die *Befehl holen* Phase, in der ein Befehl aus dem Speicher (ROM oder RAM) in das Befehlsregister IR übertragen wird. Die Adresse kommt dabei aus dem Programmzähler PC. Von der gesamten Hardware werden für diese Schritte also nur das mikroprogrammierte Steuerwerk, der Speicher mit seiner Ansteuerung, die beiden Register PC und IR und einige der Tristate-Treiber benötigt. Dies ist in Abbildung 7 illustriert.

Öffnen Sie den Editor für den Mikroprogrammspeicher. Im Mikroprogramm befinden sich links die Steuersignale für das Steuerwerk selbst (nextA, nextB, µMUX), dann folgen die Steuersignale für die ALU und den Datenpfad, den Programmzähler und ganz rechts liegen die Steuersignale für die Speicheransteuerung (MAR, MDR, MRR, nOE, nWE).

Die Aufgabe ist jetzt die Erstellung eines Mikroprogramms für die Befehl Holen-Phase des von-Neumann Rechners, das den Befehl dessen Adesse im PC steht aus dem Speicher liest und in das Befehlsregister IR überträgt, IR := MEM[PC]. Damit diese Operation nach einem Reset als erste ausgeführt wird, sollte das Mikroprogramm an der Adresse 0 im μ ROM beginnen.

Wie schon in Abbildung 7 angedeutet ist, sind folgende Schritte nötig:

- a) Der Wert des PCs muss in das MAR gebracht werden.
- **b**) Dem Speicher muss mitgeteilt werden, dass man lesend auf ihn zugreifen möchte. Dabei ist zu beachten, dass der Speicher (mindestens) drei Waitstates braucht.
- c) Der Wert, der nach den Waitstates aus dem Speicher kommt, muss in das MRR geschrieben werdsen.

d) Der Wert muss aus dem MRR in das IR gebracht werden.

Überlegen Sie sich für jeden dieser Schritt, welche Steuersignale aktiviert werden müssen und tragen Sie sie in Ihren Mikroprogrammspeicher ein.

.

Speichern Sie das Mikroprogramm, z.B. als Datei fetch.mic. Hinweis: Eventuell müssen Sie wieder die laufende Simulation anhalten (M-Button) und neu starten (M-Button), damit der Simulator ein geändertes Mikroprogramm korrekt übernimmt. Tragen Sie Ihren Mikrocode für die Befehl-Holen Phase in die folgende Tabelle ein:

addr	nexth	, rextl	,	Crius	Critic	igo.		Q ²	FBU ^K	L _V S	R	· %	JDRB	У [¢]	JBU		is by	ight of	ن لار	tung	è, è,	tunit	SPBU SPBU	; 2 ² n	OF.	N	DRBU	i per n'	ist of	5¢	name
00	00	00	0	0		0	0	0	0		0	0	0	0		1	0	0	0		0	0	0	0		0	0	1	1		reset
01	00	00	0	0		0	0	0	0		0	0	0	0		1	0	0	0		0	0	0	0		0	0	1	1		fetch_1
02	00	00	0	0		0	0	0	0		0	0	0	0		1	0	0	0		0	0	0	0		0	0	1	1		fetch_2
03	00	00	0	0		0	0	0	0		0	0	0	0		1	0	0	0		0	0	0	0		0	0	1	1		fetch_3
04	00	00	0	0		0	0	0	0		0	0	0	0		1	0	0	0		0	0	0	0		0	0	1	1		fetch_4
05	00	00	0	0		0	0	0	0		0	0	0	0		1	0	0	0		0	0	0	0		0	0	1	1		fetch_5
06	00	00	0	0		0	0	0	0		0	0	0	0		1	0	0	0		0	0	0	0		0	0	1	1		fetch_6
07	00	00	0	0		0	0	0	0		0	0	0	0		1	0	0	0		0	0	0	0		0	0	1	1		fetch_7
08	00	00	0	0		0	0	0	0		0	0	0	0		1	0	0	0		0	0	0	0		0	0	1	1		
09	00	00	0	0		0	0	0	0		0	0	0	0		1	0	0	0		0	0	0	0		0	0	1	1		
0a	00	00	0	0		0	0	0	0		0	0	0	0		1	0	0	0		0	0	0	0		0	0	1	1		
0b	00	00	0	0		0	0	0	0		0	0	0	0		1	0	0	0		0	0	0	0		0	0	1	1		
0с	00	00	0	0		0	0	0	0		0	0	0	0		1	0	0	0		0	0	0	0		0	0	1	1		
0d	00	00	0	0		0	0	0	0		0	0	0	0		1	0	0	0		0	0	0	0		0	0	1	1		decode
0e	00	00	0	0		0	0	0	0		0	0	0	0		1	0	0	0		0	0	0	0		0	0	1	1		
Of	00	00	0	0		0	0	0	0		0	0	0	0		1	0	0	0		0	0	0	0		0	0	1	1		

Aufgabe gelöst:	

4 Befehlsdekodierung

Am Ende der Befehl-Holen Phase steht der auszuführende Befehl im Befehlsregister IR. Abhängig vom jeweiligen Befehl (z.B. einer Addition, einem Speicherzugriff, oder einem unbedingten Sprung) muss der Prozessor aber völlig unterschiedliche Aktionen durchführen. Dazu muss im Mikroprogramm für jeden einzelnen Befehl die zugehörige Folge von Mikroinstruktionen kodiert sein. Für einige Befehle, zum Beispiel eine einfache Addition, kann dabei ein einzelner Mikroprogrammschritt ausreichen, andere Befehle wie Multiplikation oder Speicherzugriff können durchaus auch Dutzende oder Hunderte von Mikoprogrammschritten erfordern.

Wichtigste Aufgabe der *Decode*-Phase ist es, den Opcode im Befehlswort in IR zu analysieren und im Mikroprogramm an die richtige Stelle zu springen — die erste Mikroinstruktion des zugehörigen

Mikroprogramms, das dann den Befehl wirklich ausführt. Die Zerlegung des Befehls in die einzelnen Teile wie Opcode, ALU-Opcode, die Register-Adressen, oder Offsets für die Sprungbefehle erfolgt in der als Decoder bezeichneten Hardware-Komponente, die Sie sich auch einzeln als Design decoder. hds anschauen können.

Ein Sprung im Mikroprogramm wird einfach dadurch realisiert, dass der Mikroprogrammzähler μ PC auf den entsprechenden Wert gesetzt wird. Im Steuerwerk aus Abbildung 3 aus Bogen 2 dient dazu der externe Eingang XA, über den ein externer Wert direkt in den μ PC geladen werden kann. In der Decode-Phase muss also der Multiplexer uMUX so angesteuert werden, dass der externe Eingang XA in den μ PC geladen wird. Das Steuerwerk des D·CORE ist genau so aufgebaut: die obersten vier Opcode-Bits des Befehlsregisters IR werden mit vier Nullen erweitert (XA = IR.<15:12>|0000) an den Eingang XA angeschlossen. Daher beginnt zum Beispiel das Mikroprogramm für den JMP-Befehl mit Opcode 1100 **** **** **** ab Mikroprogrammadresse 1100 0000, das Mikroprogramm für den HALT-Befehl mit Opcode 1111 **** **** **** ab Adresse 1111 0000, usw.

Aufgabe 4.1: Welche Werte werden jeweils in der Decode-Phase in den μ PC geschrieben, wenn folgende Werte im IR stehen?

IR	μ PC
0x7000	
0xf000	
0x2000	
0x2123	
0x2104	
0x2e00	

Die hier gewählte Lösung ist nicht optimal, da viel Platz im Mikroprogrammspeicher ungenutzt bleibt. Im allgemeinen Fall wird man versuchen, den Mikroprogrammspeicher besser auszunutzen.

Häufig wird die Decode-Phase zusätzlich dazu benutzt, den Programmzähler zu inkrementieren. Einerseits wird der Wert des PC für den aktuellen Befehl nicht mehr benötigt, andererseits wird der Datenpfad in der Decode-Phase nicht für Datenoperationen benutzt und ist daher frei für weitere Operationen. Da die Speicheradressen in Bytes angegeben werden, ein D-CORE Befehl aber 16 Bit breit ist, muss der PC um 2 inkrementiert werden, um auf das nächste Speicherwort zu zeigen.

Aufgabe 4.2: Decode Erweitern Sie Ihren Microcode aus Aufgabe 3 um die Befehlsdekodierung (µPC := XA) und das Inkrementieren des PC um 2. Beide Operationen können parallel in einem einzigen Mikroprogrammschritt realisiert werden. Tragen Sie jetzt einige Opcodes in das ROM ein, und testen Sie, ob die Fetch- und Decode-Phasen korrekt ausgeführt werden. Ergänzen Sie dann die Tabelle auf Seite 11 und speichern Sie das Mikroprogramm (z.B. als fetch-decode.mic).

Aufgabe gelöst:	

5 Befehlsausführung

Nach Abschluss der Decode-Phase folgt die Befehlsausführung oder *Execute-*Phase, in der die eigentlichen Datenoperationen des Prozessors vorgenommen werden. Für jeden einzelnen Maschinenbefehl ist dabei eine Folge von Mikroprogrammschritten notwendig, die den Datenpfad ansteuert. Am Ende dieser einzelnen Mikroprogramme erfolgt der Rücksprung zur Mikroprogrammadresse 0, um den nächsten Befehl zu holen.

In den folgenden Aufgaben werden Sie sukzessive die einzelnen Befehle der Tabelle 1 aus Bogen 1 implementieren und mit diesen die ersten Programme für den D·CORE schreiben. Die Hardware des Prozessors ist dabei fest vorgegeben, es fehlen nur noch die Mikrorprogramme zur Ansteuerung der verschiedenen Enable-Leitungen für die Register und Tri-State-Treiber.

Aufgabe 5.1: HALT-Befehl Der einfachste Befehl ist der HALT Befehl, der auf den ersten Blick unsinnig erscheint. Tatsächlich verfügen aber viele moderne Prozessoren über einen solchen Befehl, um Teile des Prozessors abschalten zu können und damit Strom zu sparen. Im D-CORE dient der HALT-Befehl aber zunächst nur dazu, ein Programm gezielt beenden zu können, ohne dass der Prozessor durch den gesamten Speicher "Amok läuft". Realisieren Sie den Befehl zum Beispiel durch eine Endlosschleife im Mikroprogramm: μ PC. nextA = μ PC. Tragen Sie den entsprechenden Mikroprogrammschritt hier ein:



Aufgabe 5.2: ALU-Befehle Erweitern Sie Ihr Mikroprogramm um die Schritte zum Ausführen aller ALU-Befehle (mit Opcode 0010). Dies ist genauso einfach wie die Realisierung des HALT-Befehls, da die Auswahl der eigentlichen ALU-Operation direkt in der ALU selbst vorgenommen wird. Das Mikroprogramm muss daher nur die Steuersignale für das Write-Enable der Registerbank, das Enable des Carry-Registers, und für den Tristate-Puffer am Ausgang der ALU erzeugen. Tragen Sie den notwendigen Mikroprogrammschritt hier ein:



Die ALU ist so entworfen, dass der Carry-Ausgang nur für die Befehle gesetzt wird, die diesen Wert verändern. Für alle anderen Befehle reicht die ALU den Eingangswert von CarryIn bis zum Carry-Ausgang durch. Ihr Mikroprogramm für die ALU-Befehle sollte daher das C-Register aktivieren.

Aufgabe 5.3: Immediate- und Vergleichsbefehle Erweitern Sie das Mikroprogramm um die Vergleichsbefehle CMPE (compare equal), CMPNE (compare not equal), CMPGT (compare greater), und CMPLT (compare less than) und die ALU-Befehle mit Immediate-Operanden. Wie bei den ALU-Rechenbefehlen reicht wiederum ein einziger Mikroprogrammschritt aus, da die Auswahl der eigentlichen ALU-Funktion intern in der ALU erfolgt:

addr	nexth	, very	<i>></i>	SCUM,	Criud	r'èo		¢.		115	8	- %	DRED C	\$ \$	JBU	ę ę	ice of	NE BUF PO		+UMC	è,	tun	&v.	82 4 82 4	IDR	ri,	DRB1	K AP 1		OF.	name
	00	00	0	0		0	0	0	0		0	0	0	0		1	0	0	0		0	0	0	0		0	0	1	1		

Speichern Sie Ihr Mikroprogram. Mit nur drei Mikroprogrammschritten stehen jetzt alle ALU-Befehle sowie der HALT-Befehl zur Verfügung. Damit können bereits die ersten vollständigen Programme geschrieben werden.

Aufgabe gelöst:	

Aufgabe 5.4: Register-Initialisierung Verwenden Sie ihre Notizen aus Bogen 1, Aufgabe 4.8, um ein Programm zu schreiben, das die ersten fünf Register initialisiert, danach ein 1900er Datum in die Register R11 (Tag), R12 (Monat) und R13 (Jahr) ablegt und schließlich mit HALT stoppt. Ihr erstes vollständiges Programm für den D·CORE! Bezüglich der Befehlscodierung sei auf die Tabelle 1 aus Bogen 1 hingewiesen. Bitte dokumentieren Sie die einzelnen Maschinenbefehle Ihres Programms hier:

Label	Adresse	Befehlscode	Mnemonic	Kommentar
reginit:	0000	0x3400	movi RO, O	R[0]=0
	0002			
	0004			
	0006			
	8000			
	000a			
	000c			
	000e			
	0010			
	0012			
	0014			
	0016			
	0018			
	001a			
	001c			
	001e			

Aufgabe gelöst:	

Aufgabe 5.5: Vergleichsoperationen Schreiben Sie ein kleines Programm, um alle vier Vergleichsoperationen zu demonstrieren. Setzen Sie etwa R[0] = 0, R[1] = 1, R[2] = -1 und vergleichen Sie diese Werte so miteinander, dass das C-Register abwechselnd gesetzt und rückgesetzt wird.

Label	Adresse	Befehlscode	Mnemonic	Kommentar
testcompare:	0000	0x3400	movi RO, O	R[0]=0
	0002			
	0004			
	0006			
	8000			
	000a			
	000c			
	000e			
	0010			
	0012			
	0014			
	0016			
	0018			
	001a			
	001c			
	001e			

Aufgabe 5.6: Pseudoinstruktionen Vielleicht vermissen Sie im Befehlssatz zusätzliche Befehle, um das Carry-Register zur Initialisierung direkt setzen und zurücksetzen zu können. Warum müssen diese Befehle nicht separat mit zusätzlichen Rechenwerken und Mikroprogrammen realisiert werden?

Manchmal werden solche nützlichen Befehle als sogennante *Pseudoinstruktionen* im Assembler für einen Rechner zusätzlich zur Verfügung gestellt, obwohl sie bereits vom Befehlssatz abgedeckt werden. Der Programmierer kann dann einfacher zu merkende Befehle wie *set carry* und *clear carry* benutzen, und der Assembler setzt diese in die entsprechenden Maschinenbefehle um. Geben Sie die äquivalenten D·CORE-Befehle an:

	Befehlscode	Mnemonic	Kommentar
set carry			
clear carry			

Aufgabe gelöst:	