# Práctica 5

## Implementación del microprocesador ICAI-RiSC-16

José Javier González Ortiz Lucía Montero Sanchis

## 30 de enero de 2015

# Índice

1.	Enunciado	3
2.	Microprocesador ICAI-RiSC-16 2.1. Unidad de Control	<b>3</b> 93 93 E3
3.	Periféricos 3.1. Timer 3.2. Transmisor-Receptor Serie 3.3. Display Alfanumérico 3.4. Interruptores/LEDs	6 7 8 9 10
4.	4.2. Simulación	11 11 11 11
<b>5</b> .	Conclusiones	16
A.	A.2. Unidad de Control A.3. Unidad Aritmético Lógica A.4. Memoria RAM A.5. Memoria ROM A.6. Banco de Registros de Trabajo A.7. Registro de ancho N A.8. Código del multiplexor 2 a 1 de N bits	17 17 27 31 34 35 40 42 43 44
В.	B.1. Timer	45 45 45 49 50 52 52 56 60

B.2.4. Código Estructural del Receptor Serie RS-232	63
B.2.5. Código de la Unidad de Control del Receptor Serie	67
B.2.6. Código del Detector de Paridad del Transmisor Receptor Serie	71
B.3. Display Alfanumérico	72
B.3.1. Código Estructural del Display	72
B.3.2. Contador de 50k	76
B.3.3. Contador Descendente Genérico	77
B.3.4. Decodificador de ASCII a 16 segmentos y punto decimal	78
C. Código ensamblador	81
D. Código de la Simulación	85

### 1. Enunciado

La práctica ha consistido en la implantación del microprocesador ICAI-RiSC-16 que se describe en el documento "Arquitectura del microprocesador ICAI-RiSC-16", haciendo uso de la Unidad Aritmético-Lógica descrita en la práctica anterior.

A continuación se ha procedido a la implementación de los periféricos del micro: Un timer, el transmisor-receptor serie que se había diseñado en la Práctica 2, y un display alfanumérico.

### 2. Microprocesador ICAI-RiSC-16

La descripción estructural del microprocesador queda reflejada en el Código A.1. En el diseño se ha separado la Unidad de Control de la Ruta de Datos.

#### 2.1. Unidad de Control

Es la máquina de estados del documento de la Arquitectura del ICAI-RiSC-16, reflejada en la Figura 2.1. Se implementa por medio del código A.2.

#### 2.2. Ruta de Datos

Además de los relativos a los periféricos, los componentes que se han implementado son los siguientes:

- *Unidad Aritmético Lógica* Se ha implementado la ALU diseñada en la práctica anterior con 16 bits. Queda definida en el código A.3.
- *Memoria RAM* Se ha configurado parte de la memoria interna de la FPGA como memoria RAM para el almacenamiento de los datos. Se muestra en el código A.4.
- Memoria ROM Parte de la memoria interna de la FPGA configurada como ROM para almacenar el programa. La ROM utilizada para probar el correcto funcionamiento del microprocesador se muestra en el código A.5.
- Banco de Registros de Trabajo Banco de 8 registros de propósito general, de escritura síncrona y lectura asíncrona. El registro R0 contiene la constante cero. Se define en el código A.6
- Registros Para la Ruta de Datos ha sido necesaria la implementación de varios registros de 16 bits. Para ello se ha hecho uso del registro de un número genérico de bits con enable, que se define en el código A.7.
  - Registro de Contador de Programa
  - Registro de Instrucción
  - Registro de la ALU
- Multiplexores Se han implementado multiplexores, definidos con un número génerico de bits:
  - Multiplexor de 2 a 1, en el código A.8.
  - Multiplexor de 4 a 1, en el código A.9.




Figura 2.1: Unidad de Control del ICAI-RiSC-16




Figura 2.2: Diagrama de bloques de la ruta de datos del microprocesador, sin periféricos

### 2.3. Mapa de memoria

En la Figura 2.3 se muestra el mapa con la distrubución de memoria empleada en el diseño. Las zonas de memoria en color gris se califican como *shadow*, se deben a la forma de mapeo de memoria, y contienen copias de las *no shadow*. El criterio de diseño que se empleó fue el siguiente:

$$\begin{array}{c} \text{Memoria RAM} \to \underbrace{A_{15}}_{0} \underbrace{A_{14} - A_{8}}_{X} \underbrace{A_{7} - A_{0}}_{\text{Dirección}} \\ \text{Periféricos} \to \underbrace{A_{15}}_{1} \underbrace{A_{14} - A_{7}}_{X} \underbrace{A_{6} - A_{4}}_{\text{Periférico Registro}} \underbrace{A_{3} - A_{0}}_{\text{Registro}} \end{array}$$

El mapa de memoria final que se ha implementado con los periféricos mostrados más adelante es el de la Tabla 2.1

Nombre	$A_{15}$	$A_{14}\cdots A_8$	$A_7$	$A_6$	$A_5$	$A_4$	$A_3$	$A_2$	$A_1$	$A_0$	
RAM	0	X	DIRECCIÓN								
TIMER	1	X	x 1 0 0 x x		X	DIR					
TXRX	1	X	X	1	0	1	X	X	D.	DIR	
DISPLAY	1	X	X	1	1	0	X		DIR		
INT/LED	1	X	X	1	1	1	X	X	X	X	

Tabla 2.1: Mapa de Memoria del ICAI-RiSC-16




Figura 2.3: Mapa de memoria

### 3. Periféricos

Los periféricos que se han añadido al diseño del microprocesador son, como ya se mencionaba anteriormente:

- Timer
- Transmisor-Receptor Serie
- Display Alfanumérico
- Interruptores/LEDs

Por defecto, todos los bits utilizados de los registros de los periféricos que se indican a continuación son de *lectura y escritura*. Si en algún caso no es así, se indica junto al bit que corresponda.




Figura 3.1: Diagrama de bloques del Timer




Figura 3.2: Diagrama de bloques del Transmisor-Receptor Serie

6

### 3.1. Timer

Nombre	Addr	Bit 15	Bit 14		Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0		
TMRCON	0	TPSCON						TMRON				
TMRPR	1		Configuración del módulo del Contador del Timer									
TMRCNT	2		Valor del Contador del Timer									
TMRFL	3	_	_	_	_	_	_	_	_	TMRF		

Tabla 3.1: Mapa de Registros del Timer

### REGISTRO TMRCON

bits 15-5 Sin implementar: Leídos como 0

bits 4-1 TPSCON: Configuración del Post Scaler

1111 = 1 : 32768 de Post Scaler 1110 = 1 : 16384 de Post Scaler

. . .

0010 = 1:4 de Post Scaler 0001 = 1:2 de Post Scaler 0000 = 1:1 de Post Scaler

bit 0 TMRON: Enable del Contador del Timer

1 = El contador está activado 0 = El contador está desactivado

### REGISTRO TMRPR

bits 15-0 TMRPR: Módulo del Contador del Timer

Valor entre 0x0000 y 0xFFFF del módulo del contador del Timer

#### REGISTRO TMRCNT

bits 15-0 TMRCNT: Valor del Contador del Timer

Cuenta del Timer. Puede escribirse sobre este registro para que el contador descendente comience la cuenta desde un valor menor al módulo.

7

### REGISTRO TMRFL

bits 15-1 Sin implementar: Leídos como 0

bit 0 TMRF: Flag del Timer

1 = El timer ha terminado de contar

0 = El timer aún no ha terminado de contar

### 3.2. Transmisor-Receptor Serie

Nombre	Addr	Bit 15		Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0		
TXREG	0	-	_	TXDAT									
RXREG	1	_	_		RXDAT								
TRREG	2	_	_	_	_	_	TRFE	TRPE	TRPAR	TXF	RXF		

Tabla 3.2: Mapa de Registros del Transmisor-Receptor Serie

### REGISTRO TXREG

bits 15-8 Sin implementar: Leídos como 0

bits 7-0 **TXDAT**: Entrada paralelo del transmisor serie (sólo escritura)

Bits a enviar

#### REGISTRO RXREG

bits 15-8 Sin implementar: Leídos como 0

bits 7-0 **RXDAT**: Salida paralelo del receptor serie (sólo lectura)

Bits recibidos

### REGISTRO TRREG

bits 15-5 **Sin implementar**: Leídos como 0

bit 4 **TRFE**: Bit de error de Framing

1 = Ha habido un error de Framing

0 = No ha habido un error de Framing

bit 3 **TRPE**: Bit de error de Paridad

1 = Ha habido un error de Paridad 0 = No ha habido un error de Paridad

bit 2 **TRPAR**: Tipo de Paridad

1 = Paridad impar

0 = Paridad par

bit 1 **TXF**: Bit de estado de la transmisión

1 = Está transmitiendo, no puede iniciarse un nuevo envío

0 =Ya ha terminado de transmitir

bit 0 **RXF**: Bit de estado de la recepción

1 =Se ha recibido un bit

0 = No se ha recibido nada

### 3.3. Display Alfanumérico

Nombre	Addr	Bit 15		Bit 8	Bit 7	Bit 6		Bit 2	Bit 1	Bit 0			
DS0	0	_	_	_	Contenido del Registro 0 del Display								
DS1	1	_	_	_	Co	Contenido del Registro 1 del Display							
DS2	2	_	-	_	Contenido del Registro 2 del Display								
DS3	3	_	_	_	Co	ontenido	del Re	egistro 3	del Displ	ay			
DS4	4	_	-	_	Contenido del Registro 4 del Display								
DS5	5	_	-	_	Contenido del Registro 5 del Display								
DS6	6	_	_	_	Contenido del Registro 6 del Display								
DS7	7	_	-	_	Contenido del Registro 7 del Display								

Tabla 3.3: Mapa de Registros del Display

### REGISTRO DSx

bits 15-8 Sin implementar: Leídos como 0

bits 7-0 **DS**x: Contenido del registro x del display Codificación en 16 segmentos de la constante a representarse en el Display x




Figura 3.3: Diagrama de bloques del Display Alfanumérico

### 3.4. Interruptores/LEDs

Nombre	Bit 15		Bit 10	Bit 9	Bit 8	Bit 7		Bit 2	Bit 1	Bit 0	
RLED	-	_	_	LEDDATA							
RINT	-	_	_	INTDATA							

Tabla 3.4: Mapa de Registros del periférico LEDs/Interruptores

### REGISTRO RLED

bits 15-10 Sin implementar: Leídos como 0

bits 9-0 **LEDDATA**: Contenido del registro de los LEDs (sólo escritura)

Bits que se están mostrando en los LEDs

### REGISTRO RINT

bits 15-10 Sin implementar: Leídos como 0

bits 9-0 **INTDATA**: Bits de los interruptores (sólo lectura)

Bits de los interruptores, que pueden cargarse para mostrarse en los LEDs

### 4. Simulación y Volcado

Para poder comprobar el correcto funcionamiento, se simularon los bloques de forma independiente, algunos habiendo sido ya simulados en prácticas anteriores. Para poder comprobar el correcto funcionamiento e interconexión de los periféricos y de cara a obtener un resultado visible del microprocesador, se elaboró un programa.

### 4.1. Programa Cronómetro

El programa, que se encuentra implementado en el Código C.1 define un cronómetro funcional con resolución de centésimas de segundo y de hasta una hora de longitud. Entre sus funcionalidades encontramos:

- El interruptor más bajo es empleado como RUN/STOP del cronómetro.
- Si se envía un carácter ASCII t por el puerto serie, el dispostivo lo reconoce, y responde envíando por el puerto serie una cadena de la forma MM:SS,CC indicando minutos, segundos y centésimas.
- Esta misma cadena se muestra continuamente en el display LED de 16 Segmentos y punto decimal.

El programa almacena las variables del reloj en representación ASCII en las primeras direcciones de la RAM. Continuamente comrpueba el estado del interruptor y lo copia al bit de estado del timer. El refresco del multiplexado es por hardware así que el software solamente comprueba los flags del Receptor Serie y del Timer y en caso de que estén activos los borra y actúa. Se ha definido una función para el envío serie para poder enviar todo el mensaje ASCII.

#### 4.2. Simulación

Para poder comprobar el correcto funcionamiento del programa, se ha diseñado el *testbench* del Código D.1. Con dicho código se comprueban la práctica totalidad de los periféricos y de las instrucciones del ICAI-RiSC-16.

Como la simulación es muy compleja y se necesita mucho tiempo para poder mostrar todas las funcionalidades sólo se han capturado elementos importantes y relevantes de la misma. Como es de esperar se ha tenido que reducir los contadores del Display y del Transmisor receptor así como el periodo del Timer ya que debido a los largos tiempos no sería factible realizar una simulación.

Entre las capturas tomadas encontramos:

- Arranque desde Reset del ICAI-RiSC-16 (Figura 4.1)
- Inicialización de las Variables ASCII de la memoria RAM (Figura 4.2)
- Incremento de la variable de centesimas por un flag del Timer (Figura 4.3)
- Pregunta y respuesta por puerto serie del timestamp actual (Figura 4.4)
- Simulación global del programa del cronómetro (Figura 4.5)

### 4.3. Volcado

Tras un volcado inicial en el que se corría un código muy simple para comprobar la validez del microprocesador y obtener una simulación satisfactoria del código del cronómetro, se volcó dicho programa en la FPGA pudiendo comprobar el correcto funcionamiento del cronómetro.

11

Lucía Montero Sanchis

Sistemas Digitales II: Práctica




Figura 4.1: Arranque desde Reset del ICAI-RiSC-16

En esta figura podemos apreciar el estado inicial del microprocesador. Como vemos prácticamente todo empieza a cero por el reset inicial, a excepción de la RAM que no tiene un valor inicial predefinido.

Se puede observar como avanzan el *Program Counter* y el *Instruction Register*, así como los tres/cuatro ciclos de operación por cada instrucción. Como gran parte del código mostrado son inicializaciones de registros y variables vemos como va cambiando el banco de registros.

Hacer notar por último que el ánodo va cambiando para lograr la multiplexación del valor en los registros del display que empieza como todo apagado ya que para la LUT el 0 ASCII no tiene nada iluminado

Sistemas Digitales II: Práctica 5





Figura 4.2: Inicialización de las Variables ASCII de la memoria RAM

En esta captura podemos ver el progresivo proceso de carga en la RAM de los valores ASCII que serán empleados para representar los valores de minutos, ssegundos y centésimas.



Sistemas Digitales II: Práctica

Implementación del microprocesador ICAI-RiSC-16

Figura 4.3: Incremento de la variable de centesimas por un flag del Timer

En este código vemos cómo una vez ha saltado el flag del timer y se ha detectado que está a 1, el programa lo borra e incrementa las centésimas y mira si hay desborde para unidades y decenas, en caso de que lo haya incrementará de igual forma segundos y minutos.




Figura 4.4: Pregunta y respuesta por puerto serie del timestamp actual

En esta figura se aprecia cómo al recibir una 't' ASCII se envía por el puerto serie el valor actual del cronómetro en formato MM:SS,CC

Sistemas Digitales II: Práctica




Figura 4.5: Simulación global del programa del cronómetro

Por último, esta figura da una visión global del programa elaborado pudiendo apreciar como cada vez que el flag timer se activa (cuando se alcanza el valor del post scaler), se incrementan las centésimas y se comprueban el resto. Como se puede comprobar a pesar de los 2 ms que se han empleado, no ha sido suficiente para comprobar el incremento de todas las posiciones.

Simulaciones con periodos más cortos permitían comprobar los cambios en minutos y segundos, pero no permitían simular correctamente ya que interferían con el transmisor y los displays.

Lucía Montero Sanchis

### 5. Conclusiones

Como se ha podido comprobar el desarrollo de un microprocesador y más generalmente de un microcontrolador es una tarea compleja que se apoya en la evidente máxima de "divide y vencerás". A partir de descripciones de elementos tanto combinacionales (multiplexores, Sumadores, Multiplicadores...) como secuenciales (biestables, registros, memorias...) y la correcta interconexión de los mismos hemos obtenido un microprocesador completamente funcional.

Resulta muy importante pararnos a analizar el diseño, ya realizado para la arquitectura del microprocesador y ejercicio para la parte de los periféricos, dado que las decisiones sobre el diseño repercutirán tanto en la funcionalidad del sistema así como en las posibles implementaciones del mismo. Muchas veces durante el diseño fue necesario volver a atrás para poder reformular ciertas características debido a problemas encontrados.

Con todo ello hemos podido apreciar la complejidad de un sistema como el elaborado y la imperante necesidad de tener una simulación lo suficientemente exhaustiva que cubra todos los casos. En múltiples partes del desarrollo la simulación nos permitió detectar errores y fallas que en el volcado hubiesen sido imposibles de detectar.

Por último recalcar lo interesante y desafiante de la práctica que nos ha permitido obtener una profundidad en lo referente a un microprocesador RiSC lo suficientemente sencillo como para ser implementado en el tiempo dado, pero lo suficientemente complejo como para poder apreciar las diferentes características que lo componen.

# A. Código del Microprocesador

A continuación se incluyen los códigos de implementación de los distintos bloques del microprocesador, así como el código estructural del mismo.

### A.1. Código Estructural del Microprocesador ICAI-RiSC-16

Código A.1: Código estructural del Microprocesador

```
-- Jose Javier Gonzalez Ortiz
2
    -- Lucia Montero Sanchis
3
    -- 2014-11-02
    -- ICAI_RiSC_16
5
6
    -- DISPLAY ALFANUMERICO --
    -- MULTIPLEXADO
9
10
    library IEEE;
    use IEEE.std_logic_1164.all;
11
         ----INPUT/OUTPUT-
12
13
    entity ICAI_RiSC_16 is
14
15
        port (
                          : in std_logic;
: in std_logic;
: in std_logic_vector(9 downto 0);
            clk
16
            reset_n
17
18
                              : out std_logic_vector(9 downto 0);
             S
19
            s : out std_logic_vector(9 downto 0);
uart_in : in std_logic;
uart_out : out std_logic;
digito : out std_logic_vector(7 downto 0);
dig_led : out std_logic_vector(16 downto 0)
20
^{21}
22
23
             );
24
25
    end ICAI_RiSC_16;
26
27
    -----ARQUITECTURA-----
29
    architecture structural of ICAI_RiSC_16 is
30
31
32
    --Declaracion de senales intermedias
33
34
35
36
        type stdlv16_vector is array (integer range <>) of std_logic_vector(15 downto 0);
37
         --Auxiliares
38
         signal zero_int
                                   : std_logic;
39
        signal ena_PC_int
                                   : std_logic;
40
41
         signal high_int
                                   : std_logic_vector(15 downto 0);
42
        signal sign_inm_int : std_logic_vector(15 downto 0);
43
44
         --Registros
45
        signal IR_int
signal PC_int
                                   : std_logic_vector(15 downto 0);
46
         47
48
         signal data_PC_int : std_logic_vector(15 downto 0);
```

```
signal ALU_A_int : std_logic_vector(15 downto 0);
 50
               signal ALU_A_int
signal ALU_B_int
signal ALU_B_int
signal ALU_res_int
signal ALU_res_int
signal ALU_out_int
signal regA_int
signal regB_int
signal dirEsc_int
signal datoEsc_int
signal op_alu_int
signal MDatos_int
signal Datos_int
signal Datos_int
signal signal contain std_logic_vector(15 downto 0);
signal downto on;
signal datoEsc_int
std_logic_vector(15 downto on);
 51
 52
 53
 54
 55
 56
 57
 58
 59
 60
 61
                --Enables
 62
                signal ena_ir_int : std_logic;
signal wr_PC_int : std_logic;
 63
 64
                signal wr_PC_cond_int : std_logic;
 65
                signal ena_banco_int
                                                             : std_logic;
 66
                signal ena_ALU_int
signal wr_d_int
                                                             : std_logic;
 67
                                                             : std_logic;
 68
                signal wr_mem_d_int : std_logic;
 69
 70
                --Sel multiplexor
 71
                signal sel_PC_int : std_logic_vector(1 downto 0);
signal mux_banco_int : std_logic_vector(1 downto 0);
signal sel_dirE_int : std_logic_vector(1 downto 0);
signal sel_ALU_a_int : std_logic;
 72
 73
 74
 75
                signal sel_ALU_b_int : std_logic_vector(1 downto 0);
 76
 77
                                                  : std_logic_vector(15 downto 0);
                signal e_int
 78
                                                             : std_logic_vector(15 downto 0);
                signal s_int
 79
 80
                --Perifericos
 81
                signal wr_per_d_int : std_logic;
signal cs_int : std_logic_vector(7 downto 0);
signal per_out_int : stdlv16_vector (6 downto 0);
signal PDatos_int : std_logic_vector(15 downto 0);
 82
 83
 84
 85
 86
 87
 88
 89
         --Declaracion de componentes
 90
         ______
 91
         --Unidad de Control
 92
                component UnidadControl is
 93
                       port (
 94
                               --Externas
 95
                                                          : in std_logic;
                               reset_n
 96
                              clk
cod_op
                                                          : in std_logic;
 97
                                                          : in std_logic_vector(2 downto 0);
 98
                               cod_func
                                                           : in std_logic_vector(3 downto 0);
 99
100
                               --Enables
101
                               ena_ir
                                                          : out std_logic;
102
                                                          : out std_logic;
                               wr_PC
103
                               wr_PC_cond : out std_logic;
ena_banco : out std_logic;
104
105
                               ena_ALU
                                                          : out std_logic;
106
                               wr_d
                                                             : out std_logic;
107
108
```

```
--Sel multiplexores
109
                  sel PC
                                 : out
                                           std_logic_vector(1 downto 0);
110
                 mux banco
                                  : out
                                           std_logic_vector(1 downto 0);
111
                 sel_dirE
                                 : out
                                           std_logic_vector(1 downto 0);
112
                  sel_ALU_a
                                   : out
                                           std_logic;
113
                  sel_ALU_b
                                           std_logic_vector(1 downto 0);
                                   : out
114
115
                  op_alu
                                   : out
                                            std_logic_vector(3 downto 0));
116
117
         end component;
118
119
     --Unidad Aritmetico Logica
120
         component ALU is
121
             generic(
122
                 n_bits : integer := 16);
123
             port (
124
                                       std_logic_vector(n_bits-1 downto 0);
                  а
125
                 b
                              in
                                       std_logic_vector(n_bits-1 downto 0);
126
                  op_alu
                                       std_logic_vector(3 downto 0);
                              in
127
                  res
                              out
                                       std_logic_vector(n_bits-1 downto 0);
128
                  CO
                              out
                                       std_logic;
129
                                       std_logic;
                              out
130
                 Z
                              out
                                       std_logic);
                 ΟV
131
         end component;
132
133
134
     --Memoria RAM
135
         component RAM is
136
             generic(
137
                 n_bits : integer := 16;
138
                 n_dir : integer := 64;
139
                 n_add : integer := 6); --Debe ser mayor o igual a log(2, n_dir)
140
             port (
141
                 clk
                              : in
                                       std_logic;
142
                              : in
                                       std logic;
                 wr
143
                                       std_logic_vector(n_add-1 downto 0);
                  addr
                              : in
144
                  d_in
                              : in
                                       std_logic_vector(n_bits-1 downto 0);
145
                 d_out
                              : out
                                       std_logic_vector(n_bits-1 downto 0));
146
147
         end component;
     --Memoria ROM
150
         component ROM is
151
           port (
152
             clk: in std_logic; -- La ROM es sincrona
153
             en_pc: in std_logic; -- Y tiene un enable
154
             dir: in std_logic_vector(7 downto 0); -- Bus de direcciones
155
             dat: out std_logic_vector(15 downto 0) ); -- Salida de datos
156
         end component;
157
158
     --Banco de Registros de Trabajo
159
         component BancoReg is
160
161
             generic(
162
                 n_bits : integer := 16);
163
             port (
                                       std_logic;
                 reset_n
                              : in
164
                 clk
                              : in
                                       std_logic;
165
                  enable
                              : in
                                       std_logic;
166
                         : in std_logic_vector(2 downto 0);
167
```

```
std_logic_vector(2 downto 0);
                  dirB
                               : in
168
                               : in
                                        std_logic_vector(2 downto 0);
                  dirEsc
169
                               : in
                                        std_logic_vector(n_bits-1 downto 0);
                  datoEsc
170
                               : out
                                        std logic vector(n_bits-1 downto 0);
171
                  а
                                        std_logic_vector(n_bits-1 downto 0));
                  b
                               : out
172
173
         end component;
174
175
     --Registro Generico
176
         component Registro_N is
177
178
             generic (
                  n_bits : integer := 16);
179
             port (
180
                  reset_n
                               : in
                                        std logic;
181
                  clk
                               : in
                                        std_logic;
182
                  enable
                               : in
                                        std_logic;
183
                               : in
                                        std_logic_vector(n_bits-1 downto 0);
                  d
184
                               : out
                                        std_logic_vector(n_bits-1 downto 0));
                  q
185
186
         end component;
187
188
     --Multiplexor de 8 entradas
189
         component Multiplexor_8a1_N is
190
             generic (
191
                  n_bits
                               : integer := 16);
192
             port (
193
                     : in
                               std_logic_vector(n_bits-1 downto 0);
                  e0
194
                     : in
                               std_logic_vector(n_bits-1 downto 0);
                  e1
195
                  e2 : in
                               std_logic_vector(n_bits-1 downto 0);
196
                               std_logic_vector(n_bits-1 downto 0);
                  e3 : in
197
                  e4 : in
                               std_logic_vector(n_bits-1 downto 0);
198
                               std_logic_vector(n_bits-1 downto 0);
                  e5 : in
199
                  e6 : in
                               std_logic_vector(n_bits-1 downto 0);
200
                  e7
                      : in
                               std_logic_vector(n_bits-1 downto 0);
201
                  sel : in
                               std logic vector(2 downto 0);
202
                               std_logic_vector(n_bits-1 downto 0));
                      : out
203
204
         end component;
205
206
     --Multiplexor de 4 entradas
         component Multiplexor_4a1_N is
             generic (
                               : integer := 16);
210
                  n_bits
             port (
211
                               std_logic_vector(n_bits-1 downto 0);
                  e0
                      : in
212
                      : in
                               std logic vector(n_bits-1 downto 0);
                  e1
213
                               std_logic_vector(n_bits-1 downto 0);
                  e2
                     : in
214
                  e3 : in
                               std_logic_vector(n_bits-1 downto 0);
215
                  sel : in
                               std_logic_vector(1 downto 0);
216
                               std_logic_vector(n_bits-1 downto 0));
217
                      : out
218
         end component;
219
220
     --Multiplexor de 2 entradas
221
         component Multiplexor_2a1_N is
222
              generic (
223
                  n_bits
                               : integer := 16);
224
             port (
225
                               std_logic_vector(n_bits-1 downto 0);
226
```

```
e1 : in std_logic_vector(n_bits-1 downto 0);
227
                 sel : in
                             std_logic;
228
                             std_logic_vector(n_bits-1 downto 0));
                    : out
229
230
         end component;
231
232
     --Demultiplexor de 8 Salidas individual para el descodificador
233
         component Demultiplexor_1a8 is
234
            port (
235
                    : in
                              std_logic;
                 е
236
                 sel : in
                              std_logic_vector(2 downto 0);
237
                              std_logic_vector(7 downto 0));
                   : out
238
239
         end component;
240
241
              -----PERIFERICOS-----
242
     --Display Alfanumerico
243
         component DisplayAlfanumerico is
244
            port (
245
                                 : in
                 clk
                                         std_logic;
246
                                 : in
                                         std_logic;
                 reset_n
247
                                 : in
                                         std_logic;
                 enable
248
                 address
                                : in
                                       std_logic_vector(2 downto 0);
249
                 data_in
                               : in std_logic_vector(15 downto 0);
250
                               : out std_logic_vector(15 downto 0);
                 data_out
251
                               : out std_logic_vector(7 downto 0);
                 digito
252
                 dig_led
                               : out std_logic_vector(16 downto 0)
253
254
                );
         end component;
255
256
     --Transmisor Receptor Serie
257
         component TransmisorReceptorSerie is
258
            port (
259
                clk
                                 : in
                                         std_logic;
260
                                 : in
                                         std_logic;
                 reset n
261
                 enable
                                 : in
                                         std_logic;
262
                                : in
                 address
                                         std_logic_vector(1 downto 0);
263
                 data_in
                                 : in
                                         std_logic_vector(15 downto 0);
264
                                : out std_logic_vector(15 downto 0);
265
                 data_out
                 uart_in
                                 : in
                                         std_logic;
                                 : out
267
                 uart_out
                                         std_logic);
268
         end component;
269
270
     --Timer de 16 Bits con POSTscaler de 4 bits
271
         component Timer is
272
            port (
273
                 clk
                                 : in
                                         std_logic;
274
                                : in
                                         std_logic;
275
                 reset n
                                 : in
                                         std_logic;
276
                                 : in std_logic_vector(1 downto 0); -- 0-TMRCON, 1-TMRPR
                 add
        , 2-TMRINI, 3-TMRCNT
                                         std_logic_vector(15 downto 0);
278
                 data_in
                                 : in
                                 : out std_logic_vector(15 downto 0));
279
                 data_out
280
         end component;
281
282
283
         -----DESCRIPCION ESTRUCTURAL-----
284
```

```
begin -- structural
285
286
     --Enable del PC condicional
287
    ena_PC_int <= wr_PC_int or (wr_PC_cond_int and zero_int);</pre>
288
289
    --Extension de signo del literal del codigo de instrucion
290
    sign_inm_int(15 downto 7) <= (others => IR_int(6));
291
    sign_inm_int(6 downto 0) <= IR_int(6 downto 0);</pre>
292
    --Literal de LUI
    high_int
                <= IR_int(9 downto 0) & "000000";
294
295
     --Multiplexor del CS de RAM/Perifericos
296
    wr_mem_d_int <= wr_d_int and (not ALU_out_int(15));</pre>
297
    wr_per_d_int
                     <= wr_d_int and ALU_out_int(15);
298
299
    per_out_int(3 downto 0) <= (others => (others =>'0'));
300
301
    --Limite de IO a 10 bits (FPGA)
302
    e_int <= "000000"&e;
303
    s <= s_int(9 downto 0);</pre>
304
305
306
    --- Instancias ---
307
308
     --Unidad de Control
309
        UC : UnidadControl
310
311
             port map (
                 --Externas
312
                 reset_n
                                => reset_n,
313
                 clk
                                 => clk,
314
                                 => IR_int(15 downto 13),
315
                 cod_op
                 cod_func
                                 => IR_int(3 downto 0),
316
317
                 --Enables=>
318
                 ena_ir
                                 => ena_ir_int,
319
                 wr_PC
                                 => wr_PC_int,
320
                 wr_PC_cond
                                 => wr_PC_cond_int,
321
                 ena_banco
                                 => ena_banco_int,
322
                 ena_ALU
323
                                  => ena_ALU_int,
                                  => wr_d_int,
                 wr_d
                 --Sel mux=>
326
                                => sel_PC_int,
                 sel_PC
327
                 mux_banco
                                => mux_banco_int,
328
                 sel_dirE
                                => sel_dirE_int,
329
                 sel_ALU_a
                                => sel_ALU_a_int,
330
                                => sel_ALU_b_int,
                 sel_ALU_b
331
                                 => op_alu_int);
                 op_alu
332
333
     --Unidad Aritmetico Logica
334
         ALU16 : ALU
             port map (
336
                         => ALU_A_int,
337
                 а
                         => ALU_B_int,
338
                 h
                 op_alu => op_alu_int,
339
                 res
                         => ALU_res_int,
340
                                              --Y el status?
                 CO
                         => open,
341
                 Z
                         => zero_int,
342
                     => open);
                                              --Y el status?
343
```

```
344
345
     --Memoria RAM
346
         mRAM : RAM
347
             port map(
348
                 clk
                              => clk,
349
                              => wr_mem_d_int,
350
                 addr
                              => ALU_out_int(5 downto 0),
351
352
                 d_in
                              => regB_int,
                              => MDatos_int);
353
                 d_out
354
     --Memoria ROM
355
         mROM : ROM
356
           port map (
357
                              => clk,
             clk
358
                              => ena_PC_int,
             en_pc
359
             dir
                              => data_PC_int(7 downto 0),
360
             dat
                              => data_IR_int);
361
362
     --Banco de Registros de Trabajo
363
         BR : BancoReg
364
             port map(
365
                              => reset_n,
                 reset_n
366
                              => clk,
                 clk
367
                              => ena_banco_int,
                 enable
368
                 dirA
                              => IR_int(12 downto 10),
369
                 dirB
                              => IR_int(9 downto 7),
370
                 dirEsc
                              => dirEsc_int,
371
                 datoEsc
                              => datoEsc_int,
372
373
                              => regA_int,
                              => regB_int);
374
                 b
375
     --Registros
376
         --Program Counter
377
             RPC : Registro_N
378
                 port map(
379
                      reset_n
                                  => reset_n,
380
                      clk
                                  => clk,
381
382
                      enable
                                  => ena_PC_int,
                      d
                                  => data_PC_int,
                                   => PC_int);
                      q
         --Instruction Register
386
             RIR : Registro_N
387
                 port map (
388
                      reset_n
                                 => reset_n,
389
                      clk
                                 => clk,
390
                      enable
                                 => ena_ir_int,
391
                                  => data_IR_int,
392
                                   => IR_int);
393
                      q
395
         --ALU Register
396
             RALU : Registro_N
397
                 port map(
                                  => reset_n,
398
                      reset_n
                      clk
                                   => clk,
399
                      enable
                                  => ena_ALU_int,
400
                      d
                                   => ALU_res_int,
401
                                  => ALU_out_int);
402
                      q
```

```
403
     --Multiplexor para las salidas de datos de los perifericos
404
         MUXOUT: Multiplexor_8a1_N
405
              generic map (
406
                               => 16)
                  n_bits
407
             port map (
408
                  e0
                               => per_out_int(0), --SFR
409
                  e1
                               => per_out_int(1), --
410
411
                  e2
                               => per_out_int(2), --
                  е3
                               => per_out_int(3), --
412
                  e4
                               => per_out_int(4), --TIMER
413
                  e.5
                               => per_out_int(5), --TXRX
414
                  e6
                               => per_out_int(6), --DISPLAY
415
                  e7
                               => e_int,
                                                     --INTERRUPTORES
416
                               => ALU_out_int(6 downto 4),
                  sel
417
                               => PDatos_int);
418
419
     --Descodificador
420
         DESC : Demultiplexor_1a8
421
             port map (
422
                               => wr_per_d_int,
423
                  е
                               => ALU_out_int(6 downto 4),
424
                  sel
                               => cs_int);
                  S
425
426
     --Multiplexores de 4 entradas
427
428
         --Multiplexor de PC
429
             MPC : Multiplexor_4a1_N
430
                  port map (
431
                                    => ALU_out_int,
                      e0
432
                                    => ALU_res_int,
433
                       e1
                      e2
                                    => regA_int,
434
                      е3
                                    => X"0000",
435
                                    => sel_PC_int,
                       sel
436
                                    => data_PC_int);
                       S
437
438
         --Multiplexor de DirEsc
439
             MDI : Multiplexor_4a1_N
440
441
                  generic map (
                                    => 3)
442
                      n_bits
443
                  port map (
                                    => IR_int(6 downto 4),
444
                      e0
                                    => IR_int(9 downto 7),
                       e1
445
                                    => IR_int(12 downto 10),
                      e2.
446
                                    => "000",
                      e.3
447
                                   => sel_dirE_int,
                      sel
448
                                    => dirEsc_int);
449
450
         --Multiplexor de DatoEsc
451
             MDA: Multiplexor_4a1_N
452
                  port map (
                      e0
                                    => ALU_out_int,
454
                                    => Datos_int,
455
                       e1
                                    => PC_int,
                       e2
456
                       е3
                                    => high_int,
457
                                    => mux_banco_int,
                       sel
458
                                    => datoEsc_int);
459
460
          --Multiplexor de RegB
461
```

```
MRB : Multiplexor_4a1_N
462
                  port map (
463
                                   => regB_int,
                      e0
464
                                   => X"0001",
                      e1
465
                                   => sign_inm_int,
466
                      e3
                                   => X"0000",
467
                                   => sel_ALU_b_int,
468
                                   => ALU_B_int);
469
470
     --Multiplexores de 2 entradas RegA
471
         --Multiplexor de PC
472
             MRA : Multiplexor_2a1_N
473
                  port map (
474
                      e0
                                   => regA_int,
475
                      e1
                                   => PC_int,
476
                                   => sel_ALU_a_int,
                      sel
477
                                    => ALU_A_int);
478
479
         --Multiplexor de RAM/Perifericos
480
             MRD : Multiplexor_2a1_N
481
                  port map (
482
                                   => MDatos_int,
                      e ()
483
                      e1
                                   => PDatos_int,
484
                                   => ALU_out_int(15),
                      sel
485
                                   => Datos_int);
486
487
     ----- PERIFERICOS -----
488
489
     --LED Register
490
         RLED : Registro_N
491
             port map (
492
                               => reset_n,
                  reset_n
493
                               => clk,
                  clk
494
                               \Rightarrow cs_int(7),
                  enable
495
                  d
                               => reqB_int,
496
                               => s_int);
497
                  q
498
     --Display Alfanumerico
499
500
         DISP : DisplayAlfanumerico
             port map (
502
                  clk
                               => clk,
                               => reset_n,
503
                  reset_n
                               => cs_int(6),
                  enable
504
                               => ALU_out_int(2 downto 0),
                  address
505
                               => regB_int,
                  data_in
506
                  data_out
                              => per_out_int(6),
507
                               => digito,
                  digito
508
                  dig_led
                               => dig_led);
509
510
     --TransmisorReceptorSerie
511
         TXRX : TransmisorReceptorSerie
512
513
             port map (
                               => clk,
514
                  clk
                  reset_n
                             => reset_n,
515
                  enable
                               => cs_int(5),
516
                  address
                               => ALU_out_int(1 downto 0),
517
                  data_in
                               => regB_int,
518
                               => per_out_int(5),
                  data_out
519
                  uart_in => uart_in,
520
```

```
uart_out => uart_out);
521
      --Timer 16 Bits
522
          TIM : Timer
523
              port map(
524
                   clk
                                => clk,
525
                   reset_n => reset_n,
526
                   ena
add
                                 => cs_int(4),
527
                   add => ALU_out_int(1 downto 0),
data_in => regB_int,
data_out => per_out_int(4));
528
530
531
     end structural;
532
```

### A.2. Unidad de Control

Código A.2: Código que implementa la Unidad de Control del ICAI-RiSC-16

```
-- Jose Javier Gonzalez Ortiz
1
    -- Lucia Montero Sanchis
2
    -- 2014-11-02
3
    -- UnidadControl
5
    library IEEE;
6
    use IEEE.std_logic_1164.all;
    entity UnidadControl is
9
    port (
10
        --Externas
11
        reset_n
                   : in std_logic;
12
        clk : in std_logic;
cod_op : in std_logi
13
        cod_op : in std_logic_vector(2 downto 0);
cod_func : in std_logic_vector(3 downto 0);
14
15
16
17
        --Enables
                    : out std_logic;
18
        ena_ir
                 : out std_logic;
        wr_PC
19
        wr_PC_cond : out std_logic;
20
                      : out std_logic;
        ena_banco
21
                   : out std_logic;
        ena_ALU
22
        wr_d
                 : out
                          std_logic;
23
^{24}
        --Sel multiplexores
25
        sel_PC : out std_logic_vector(1 downto 0);
26
        mux_banco : out std_logic_vector(1 downto 0);
27
        sel_dirE : out std_logic_vector(1 downto 0);
28
        sel_ALU_a
                      : out std_logic;
29
30
        sel_ALU_b
                      : out std_logic_vector(1 downto 0);
31
        op_alu
                : out std_logic_vector(3 downto 0));
32
33
    end UnidadControl;
34
35
    architecture behavioral of UnidadControl is
36
37
      type t_estados is (RESET, FETCH, DECOD, LUI3, ARIT3, ARIT4, BEQ3, ADDI3, ADDI4, LWSW3, LW4, SW4
38
        , JALR3);
      signal estado_act, estado_sig : t_estados;
39
40
    begin -- behavioral
41
42
      VarEstado : process(clk, reset_n)
43
      begin
44
45
        if reset_n = '0' then
46
          estado_act <= RESET;
47
        elsif clk'event and clk = '1' then
48
         estado_act <= estado_sig;
49
        end if;
50
      end process VarEstado;
51
52
      TransicionEstado : process(estado_act,reset_n,cod_op,cod_func)
53
```

```
begin
54
55
          estado_sig <= estado_act;
56
57
          case estado_act is
58
            when RESET =>
59
              if reset_n = '1' then
60
                 estado_sig <= FETCH;
61
               end if;
62
63
            when FETCH =>
64
              estado_sig <= DECOD;</pre>
65
66
            when DECOD =>
67
              case cod_op is
68
                 when "000" =>
69
                   estado_sig <= ARIT3;
70
                 when "001" =>
71
                   estado_sig <= ADDI3;
72
                 when "011" =>
73
                   estado_sig <= LUI3;
74
                 when "100" =>
75
                   estado_sig <= LWSW3;
76
                 when "101" =>
77
                   estado_sig <= LWSW3;
78
                 when "110" =>
79
                   estado_sig <= BEQ3;</pre>
80
                 when "111" =>
81
                   estado_sig <= JALR3;
82
                 when others =>
                   estado_sig <= RESET;</pre>
               end case;
85
86
            when LUI3 =>
87
              estado_sig <= FETCH;</pre>
88
89
            when ARIT3 =>
90
              estado_sig <= ARIT4;</pre>
91
92
            when ARIT4 =>
93
              estado_sig <= FETCH;</pre>
94
95
            when BEQ3 =>
96
              estado_sig <= FETCH;</pre>
97
98
            when ADDI3 =>
99
              estado_sig <= ADDI4;</pre>
100
101
            when ADDI4 =>
102
              estado_sig <= FETCH;</pre>
103
104
            when LWSW3 =>
105
              if cod_op = "101" then
106
                 estado_sig <= LW4;
107
              elsif cod_op = "100" then
108
                 estado_sig <= SW4;
109
               else
110
                 estado_sig <= RESET;
111
              end if;
112
```

```
113
            when LW4 =>
114
              estado_sig <= FETCH;
115
116
            when SW4 =>
117
              estado_sig <= FETCH;</pre>
118
119
            when JALR3 =>
120
              estado_sig <= FETCH;</pre>
122
            when others =>
123
              estado_sig <= RESET;</pre>
124
125
          end case;
126
       end process TransicionEstado;
127
128
        Salidas : process (estado_act, cod_func)
129
       begin
130
         --Enables
131
         ena_ir <= '0';
wr_PC <= '0';
wr_PC_cond <= '0';
ena_banco <= '0';
                      <= '0';
132
133
134
135
         ena_ALU <= '0';
136
          wr_d <= '0';
137
138
          --Sel multiplex
139
          sel_PC <= "00";
140
         mux_banco <= "00";</pre>
141
          sel_dirE <= "00";
142
          sel_ALU_a <= '0';
143
          sel_ALU_b
                         <= "00";
144
145
          op_alu
                      <= "0000";
146
147
          case estado_act is
148
            when RESET =>
149
              sel_PC <= "11";
wr_PC <= '1';
150
151
152
            when FETCH =>
153
              ena_ir <= '1';
154
              sel_ALU_a <= '1';
155
              sel_ALU_b <= "01";
156
              op_alu <= "0000";
sel_PC <= "01";
157
158
              wr_PC
                        <= '1';
159
160
            when DECOD =>
161
              sel_ALU_a <= '1';
162
              sel_ALU_b <= "10";
              op_alu <= "0000";
164
              ena_ALU <= '1';
165
166
            when LUI3 =>
167
              mux_banco <= "11";</pre>
168
              sel_dirE <= "10";
169
              ena_banco <= '1';
170
171
```

```
when ARIT3 =>
172
              sel_ALU_a <= '0';
173
              sel_ALU_b <= "00";
174
              op_alu <= cod_func;
175
              ena_ALU <= '1';
176
177
            when ARIT4 =>
178
             mux_banco <= "00";
179
              sel_dirE <= "00";
              ena_banco <= '1';
181
182
            when BEQ3 =>
183
             sel_ALU_a <= '0';
sel_ALU_b <= "00";
184
185
              op_alu <= "0001";
sel_PC <= "00";
186
187
              wr_PC_cond <= '1';
188
189
            when ADDI3 =>
190
              sel_ALU_a <= '0';
191
              sel_ALU_b <= "10";
192
              op_alu <= "0000";
193
              ena_ALU <= '1';
194
195
            when ADDI4 =>
196
              mux_banco <= "00";
197
              sel_dirE <= "01";
198
              ena_banco <= '1';
199
200
            when LWSW3 =>
201
             sel_ALU_a <= '0';
sel_ALU_b <= "10";
202
203
              op_alu <= "0000";
ena_ALU <= '1';
204
205
206
            when LW4 =>
207
              mux_banco <= "01";
208
              sel_dirE <= "01";
209
              ena_banco <= '1';
210
211
            when SW4 =>
212
              wr_d <= '1';
213
214
            when JALR3 =>
^{215}
             mux_banco <= "10";
216
             sel_dirE <= "01";
217
              ena_banco <= '1';
218
             sel_PC <= "10";
wr_PC <= '1';
219
220
221
            when others =>
223
              null;
224
         end case;
225
       end process Salidas;
226
227
     end behavioral;
228
```

### A.3. Unidad Aritmético Lógica

Código A.3: Código que define la ALU de N bits

```
-- Jose Javier Gonzalez Ortiz
1
    -- Lucia Montero Sanchis
2
    -- 2014-09-22
3
    -- ALU
5
    -- UNIDAD ARITMETICO-LOGICA --
    -- DE N BITS --
    library IEEE;
9
    use IEEE.std_logic_1164.all;
10
    use IEEE.numeric_std.all;
11
12
13
    -----INPUT/OUTPUT-----
14
15
    entity ALU is
16
17
       generic(
18
           n_bits : integer := 16);
19
        port (
                    : in std_logic_vector(n_bits-1 downto 0);
20
            а
            b : in std_logic_vector(n_bits-1 downto 0);
op_alu : in std_logic_vector(3 downto 0);
res : out std_logic_vector(n_bits-1 downto 0);
co : out std_logic;
21
22
23
^{24}
                                std_logic;
            Z
                   : out
25
                    : out std_logic);
            OV
26
    end ALU;
27
28
    -----ARQUITECTURA-----
29
30
    architecture structural of ALU is
31
32
33
    --Declaracion de senales intermedias
34
35
36
    constant zero : std_logic_vector(n_bits-1 downto 0) := (others => '0');
37
38
    signal s_int : std_logic_vector(n_bits-1 downto 0);
39
    signal p_int : std_logic_vector(n_bits-1 downto 0);
40
    signal ov_sr_int : std_logic;
41
    signal ov_p_int : std_logic;
42
    signal z_int : std_logic;
43
    signal ULT_int : std_logic;
44
45
46
    --Declaracion de componentes
47
48
49
    --SumadorRestadorNBits
50
        component SumadorRestadorNBits is
51
            generic(
52
                n_bits : integer := 16);
53
      port (
54
```

```
s_r : in std_logic;
55
                          : in std_logic_vector(n_bits-1 downto 0);
56
                 а
                          : in std_logic_vector(n_bits-1 downto 0);
                 b
57
                          : out std_logic_vector(n_bits-1 downto 0);
                 S
58
                 overflow : out std_logic;
59
                          : out std_logic);
60
61
         end component;
62
     --MultiplicadorNBits
         component MultiplicadorNBits is
64
65
             generic (
                 n_bits : integer := 16);
66
             port (
67
                          : in std_logic;
68
                 s_u
                          : in std_logic_vector(n_bits-1 downto 0);
69
                          : in std_logic_vector(n_bits-1 downto 0);
70
                 p : out std_logic_vector(n_bits-1 downto 0);
overflow : out std_logic);
71
72
73
         end component;
74
75
76
     -----DESCRIPCION ESTRUCTURAL-----
77
    begin -- structural
78
79
         ULT_int <= '1' when unsigned(a) < unsigned(b) else
80
                     ′0′;
81
82
         res <= s_int
                                                       when op_alu = "0000" else
83
                                                       when op_alu = "0001" else
                 s_int
                                                       when op_alu = "0010" else
                 p_int
                                                       when op_alu = "0011" else
                 p_int
86
                 a nand b
                                                       when op_alu = "0100" else
87
                 a(n_bits-2 downto 0)&'0'
                                                       when op_alu = "0101" else
88
                                                       when op_alu = "0110" else
                 a(n_bits-1)&a(n_bits-1 downto 1)
89
                 '0'&a(n_bits-1 downto 1)
                                                       when op_alu = "0111" else
90
                 (0 => ULT_int, others=>'0')
                                                      when op_alu = "1000" else
91
                 (others => '-');
92
93
                 ov_sr_int when op_alu = "0000" else
94
         ov <=
                 ov_sr_int when op_alu = "0001" else
95
                 ov_p_int when op_alu = "0010" else
                 ov_p_int when op_alu = "0011" else
97
                 ′0′;
98
99
            <= '1' when (s_int = zero) and (op_alu(3 downto 1) = "000") else
100
                ′0′;
101
102
103
     --Instancias
104
         SRN : SumadorRestadorNBits
             generic map (
106
107
                 n_bits => n_bits)
108
             port map(
                              => op_alu(0),
109
                 s_r
                             => a,
110
                 а
                 b
                             => b,
111
                 S
                             => s_int,
112
                 overflow => ov_sr_int,
113
```

```
=> co);
                  CO
114
115
         {\tt MUL} : {\tt MultiplicadorNBits}
116
              generic map(
117
                  n_bits => n_bits)
118
              port map(
119
                               => op_alu(0),
                  s_u
120
                               => a,
121
                  b
                               => b,
122
                               => p_int,
                  р
123
                  overflow => ov_p_int);
^{124}
125
     end structural;
126
```

#### A.4. Memoria RAM

Código A.4: Código que implementa la Memoria RAM

```
-- Jose Javier Gonzalez Ortiz
    -- Lucia Montero Sanchis
2
    -- 2014-11-02
3
    -- RAM. vhd
5
    -- MEmoeia RAM de D direcciones de memoria de N bits cada una
    library IEEE;
    use IEEE.std_logic_1164.all;
    use IEEE.numeric_std.all;
9
    ----- Entidad -----
10
11
    entity RAM is
12
        generic(
13
            n_bits : integer := 16;
14
            n_dir : integer := 64;
15
            n_add : integer := 6); --Debe ser mayor o igual a log(2,n_dir)
16
17
        port (
                         : in
18
            clk
                                  std_logic;
                         : in
                                  std_logic;
19
            wr
                         : in std_logic_vector(n_add-1 downto 0);
20
            addr
                        : in std_logic_vector(n_bits-1 downto 0);
            d_in
21
                        : out std_logic_vector(n_bits-1 downto 0));
            d_out
22
23
    end RAM;
24
25
    ---- Arquitectura ----
26
27
    architecture behavioral of RAM is
28
        type t_mem is array (n_dir-1 downto 0) of std_logic_vector(n_bits-1 downto 0);
29
30
        signal memoria : t_mem;
31
    begin --behavioral
32
33
        mRAM : process(clk)
34
        begin
35
36
            if clk'event and clk = '1' then
37
                 if wr = '1' then
38
                     memoria(to_integer(unsigned(addr))) <= d_in;</pre>
39
                 end if;
40
            end if;
41
        end process mRAM;
42
43
44
        d_out <= memoria(to_integer(unsigned(addr)));</pre>
45
    end behavioral;
46
```

### A.5. Memoria ROM

Código A.5: Código que implementa la Memoria ROM

```
-- ICAI-RiSC-16 code.
     -- Archivo fuente: .\cronos.asm.
2
3
     library ieee;
     use ieee.std_logic_1164.all;
5
     use ieee.numeric_std.all;
 7
     entity ROM is
9
      port (
          clk: in std_logic; -- La ROM es sincrona
10
          en_pc: in std_logic; -- Y tiene un enable
11
          dir: in std_logic_vector(7 downto 0); -- Bus de direcciones
12
          dat: out std_logic_vector(15 downto 0) ); -- Salida de datos
13
     end ROM;
14
15
     architecture Behavioural of ROM is
16
17
       -- Se declara un tipo de datos para albergar la memoria de programa
       type mem_t is array (0 to 255) of std_logic_vector(15 downto 0);
18
       signal memoria : mem_t:= (-- Se crea la senal memoria con el contenido del programa.
19
          16\#0000\# => X"6601",
20
          16#0001# => X"2480", -- reset: la r1, 0x8040
                                                                            #Apunto al TCON
21
          16#0002# => X"210a", -- addi r2, r0, 0x0A #POSTscaler a 5
22
          16#0003# => X"8500", --
                                             sw r2, r1, 0
23
          16#0004# => X"6802",
^{24}
         16#0005# => X"2900", -- la r2, 0x0080
16#0006# => X"8501", -- sw r2, r1, 1
                                                                            #Simulacion 256 cuentas
25
                                                                       # cuentas 2*10^6
26
          16#0007# => X"6601",
         16#0008# => X"2490", -- la r1, 0x8050 #Apunto a
16#0009# => X"2104", -- addi r2, r0, 4 #Paridad par
                                                                             #Apunto a TXRXCON
          16#000a# => X"8502", --
                                            sw r2, r1, 2
30
          16#000b# => X"7c00",
31
          16#000c# => X"3fa0", -- la r7, 0x0020
                                                                       #Inicializo el puntero a pila en
32
         mitad de memoria
         mitad de memoria

16#000d# => X"20b0", -- addi r1, r0, 0x30 #Inicializamos con ceros

16#000e# => X"8080", -- sw r1, r0, 0 #Unidades centesimas

16#001f# => X"8081", -- sw r1, r0, 1 #Decenas centesimas

16#0010# => X"212c", -- addi r2, r0, 0x2c # Coma

16#0011# => X"8102", -- sw r2, r0, 2

16#0012# => X"8083", -- sw r1, r0, 3 #Unidades segundos

16#0013# => X"8084", -- sw r1, r0, 4 #Decenas segundos

16#0015# => X"8105", -- addi r2, r0, 0x3a # Dos puntos

16#0015# => X"8105", -- sw r2, r0, 5

16#0016# => X"8086" -- sw r1, r0, 6 #Unidades minutos
33
34
35
36
37
38
39
40
41
         16#0016# => X"8086", --
                                            sw r1, r0, 6
                                                                       #Unidades minutos
42
          16#0017# => X"8087", --
                                             sw r1, r0, 7
                                                                       #Decenas minutos
43
          16#0018# => X"6601",
44
          16\#0019\# => X"24b0", -- main: la r1, 0x8070 #Leo los interruptores
45
          16#001a# => X"a500", -- 1w r2, r1, 0
46
                                            addi r3, r0, 1 # Compruebo el mas bajo
nand r2, r2, r3 # Las dos nand equivalen a una
          16#001b# => X"2181", -- addi r3, r0, 1
47
          16#001c# => X"09a4", --
48
          and
          16#001d# => X"0924", --
                                             nand r2, r2, r2
49
          16#001e# => X"6601",
50
                                            la r1, 0x8040
          16#001f# => X"2480", --
                                                                          #Apunto al timer
51
          16#0020# => X"a600", -- lw r4, r1, 0 #Traigo la configuracion
52
```

```
16#0021# => X"c805", -- beq r2, r0, toff #Miro si lo pongo a 0 o a 1
 53
             16#0022# => X"1244", -- ton: nand r4, r4, r4
                                                                                        \#r4 != 1
 54
            16#0023# => X"0db4", -- nand r3, r3, r3

16#0024# => X"11c4", -- nand r4, r4, r3

16#0025# => X"8600", -- sw r4, r1, 0

16#0026# => X"c005", -- beq r0, r0, uart
 55
 56
 57
 58
             16#0027# => X"6fff",
 59
             16#0028# => X"2dbe", -- toff: la r3, 0xFFFE
                                                                                                  #r4 &= FFFE
 60
             16#0029# => X"0e44", -- nand r4, r3, r4
             16#002a# => X"1244", --
                                                     nand r4, r4, r4
 62
             16#002b# => X"8600", -- sw r4, r1, 0
 63
             16#002c# => X"6601",
 64
             16#002d# => X"2490", -- uart: la r1, 0x8050 #Leemos la UART
 65
             16#002e# => X"a502", -- lw r2, r1, 2
 66
             16#002f# => X"2182", --
                                                       addi r3, r0, 2
                                                                                      #Comprobamos si se ha recibido
 67
             algo
            16#0030# => X"09b4", -- nand r3, r2, r3

16#0031# => X"0db4", -- nand r3, r3, r3

16#0032# => X"cc11", -- beq r3, r0, timer
                                                                                      #AND
 68
 69
 70
             16#0033# => X"6fff",
 71
            16#0034# => X"2dbd", -- la r3, 0xFFFD

16#0035# => X"09a4", -- nand r2, r2, r3

16#0036# => X"0924", -- nand r2, r2, r2

16#0037# => X"8502", -- sw r2, r1, 2

16#0038# => X"a501", -- lw r2, r1, 1
                                                                                      #Borramos el flag
 72
 73
 74
 75
                                                                                     #Traemos lo recibido
 76
            16\#0039\# => X"6c01",
 77
            16#003a# => X"2db4", -- la r3, 0x0074
16#003b# => X"c981", -- beq r2, r3, est
                                                                                     #Una t devuelve el tiempo
 78
 79
             16#003c# => X"c007", -- beq r0, r0, timer
 80
             16#003d# => X"2107", -- est: addi r2, r0, 7
                                                                                      #Apuntamos a las variables
             16#003e# => X"6c02",
             16#003f# => X"2d8f", --
                                                      la
                                                             r3, send
 83
            16#0040# => X"ef00", -- looptx: jalr r3, r6
16#0041# => X"c802", -- beq r2, r0, timer
16#0042# => X"297f", -- addi r2, r2, -1
16#0043# => X"c07c", -- beq r0, r0, looptx
 84
 85
 86
                                                      beq r0, r0, looptx
 87
             16#0044# => X"6601",
 88
             16#0045# => X"2480", -- timer: la r1, 0x8040 #Apuntamos al timer
16#0046# => X"a503", -- lw r2, r1, 3 #Traemos el registro de flags
 89
 90
            16#0047# => X"2181", -- addi r3, r0, 1

16#0048# => X"09b4", -- nand r3, r2, r3

16#0049# => X"0db4", -- nand r3, r3, r3

16#004a# => X"cc4d", -- beq r3, r0, main
                                                                                      #Miramos si ha terminado de contar
                                                                                      # &= 1
 92
 93
 94
             16\#004b\# => X"6fff",
 95
            16#004c# => X"2dbe", -- la r3, 0xFFFE
16#004d# => X"09a4", -- nand r2, r2, r3
16#004e# => X"0924", -- nand r2, r2, r2
16#004f# => X"8503", -- sw r2, r1, 3
                                                                                     #Borramos el flag
 96
97
98
99
             16#0050# => X"7400",
100
             16#0051# => X"36b0", -- uncen: la r5, 0x0030
                                                                                          #Para poner los ceros
101
             16#0052# => X"a080", -- lw r1, r0, 0 #Leemos unidades de centesimas
            16#0053# => X"2481", -- addi r1, r1, 1
16#0054# => X"213a", -- addi r2, r0, 0x3A
16#0055# => X"0538", -- sltu r3, r1, r2
16#0056# => X"cc02", -- beq r3, r0, deccen
103
104
105
106
             16#0057# => X"8080", -- sw r1, r0, 0

16#0058# => X"c028", -- beq r0, r0, disp

16#0059# => X"8280", -- deccen: sw r5, r0, 0

16#005a# => X"a081", -- lw r1, r0, 1 #leemos decenas de centesima
107
108
109
110
```

```
16#005b# => X"2481", -- addi r1, r1, 1
111
              16#005c# => X"213a", -- addi r2, r0, 0x3A
16#005d# => X"0538", -- sltu r3, r1, r2
112
113
                                                       beg r3, r0, unseq
              16\#005e\# => X"cc02", --
114
              16#005f# => X"8081", -- sw r1, r0, 1
16#0060# => X"c020", -- beq r0, r0, disp
115
116
              16#0061# => X"8281", -- unseg: sw r5, r0, 1
117
              16#0062# => X"a083", -- 1w r1, r0, 3
                                                                                               #leemos unidades de segundo
118
              16#0063# => X"2481", -- addi r1, r1, 1
16#0064# => X"213a", -- addi r2, r0, 0x3A
16#0065# => X"0538", -- sltu r3, r1, r2
16#0066# => X"cc02", -- beq r3, r0, decseg
16#0067# => X"8083". --
119
120
121
122
              16#0067# => X"8083", -- sw r1, r0, 3
16#0068# => X"c018", -- beq r0, r0, disp
123
             16#0068# => X"c018", -- beq r0, r0, disp

16#0069# => X"8283", -- decseg: sw r5, r0, 3

16#006a# => X"a084", -- lw r1, r0, 4

16#006b# => X"2481", -- addi r1, r1, 1

16#006c# => X"2136", -- addi r2, r0, 0x36

16#006d# => X"0538", -- sltu r3, r1, r2

16#006e# => X"cc02", -- beq r3, r0, unmin

16#0070# => X"c010", -- beq r0, r0, disp

16#0071# => X"8284", -- unmin: sw r5, r0, 4
124
125
                                                                                             #leemos decenas de segundo
126
127
128
129
130
131
132
              16#0071# => X"8284", -- unmin: sw r5, r0, 4
133
             16#0071# => X"8284", -- unmin: sw r5, r0, 4

16#0072# => X"a086", -- lw r1, r0, 6

16#0073# => X"2481", -- addi r1, r1, 1

16#0074# => X"213a", -- addi r2, r0, 0x3A

16#0075# => X"0538", -- sltu r3, r1, r2

16#0076# => X"cco2", -- beq r3, r0, decmin

16#0077# => X"8086", -- sw r1, r0, 6

16#0078# => X"c008", -- beq r0, r0, disp
                                                                                              #leemos unidades de minuto
134
135
136
137
138
139
              16#0079# => X"8286", -- decmin: sw r5, r0, 6
141
                                                      addi r1, r0, 7
addi r1, r1, 1
addi r2, r0, 0x36
sltu r3, r1, r2
beq r3, r0, disp
sw r5, r0, 4
              16#007a# => X"a087", -- lw r1, r0, 7
                                                                                              #leemos decenas de minuto
142
              16#007b# => X"2481", --
143
              16#007c# => X"2136", --
144
              16#007d# => X"0538", --
16#007e# => X"cc02", --
145
146
              16#007f# => X"8284", --
147
                                                                  beq r0, r0, disp
              16#0080# => X"c000", --
148
              16#0081# => X"6601",
149
              16#0082# => X"24a0", -- disp: la r1, 0x8060
                                                                                               # Apunto a los displays
150
              16#0083# => X"6e01",
151
              16#0084# => X"2da8", --
                                                           la r3, 0x8068
152
              16#0085# => X"0020", -- add r2, r0, r0
153
              16#0086# => X"aa00", -- loopd: lw r4, r2, 0
                                                                                                           #Leemos la RAM
154
              16#0087# => X"8600", -- sw r4, r1, 0 #Escribimos en el display
155
              16#0088# => X"2481", -- addi r1, r1, 1 #Movemos el puntero de display
16#0089# => X"2901", -- addi r2, r2, 1 #Movemos el puntero de variable
16#008a# => X"c581", -- beq r1, r3, fin
156
157
158
              16#008b# => X"c07a", -- beq r0, r0, loopd
159
              16\#008c\# => X"6400",
160
              16#008d# => X"2498", -- fin: la r1, main
              16#008e# => X"e400", -- jalr r1, r0
162
              16#008f# => X"aa00", -- send: lw r4, r2, 0 #En r1 ya apuntamos al
163
              modulo UART, en r2 nos pasan el puntero de RAM, no tocamos r3, el tx esta libre
              16#0090# => X"8600", -- sw r4, r1, 0 #Escribimos en TXREG
16#0091# => X"a602", -- lw r4, r1, 2 #Leemos la configurace
16#0092# => X"2281", -- addi r5, r0, 1 # Literal 1
16#0093# => X"1244", -- nand r4, r4, r4 #OREQUAL
16#0094# => X"16d4", -- nand r5, r5, r5
164
                                                                                              #Leemos la configuracion
165
166
167
168
```

```
16#0095# => X"12c4", -- nand r4, r4, r5
169
                                        SW
         16#0096# => X"8602", --
                                             r4, r1, 2
                                                               #Lo ponemos en marcha la
170
         transmision
         16#0097# => X"a602", -- notf: 1w
                                               r4, r1, 2
171
         16#0098# => X"2281", -- addi r5, r0, 1
                                                               # Literal 1
172
         16\#0099\# => X"12c4", --
                                        nand r4, r4, r5
                                                               #ANDEQUAL
173
         16#009a# => X"1244", --
                                       nand r4, r4, r4
174
         16#009b# => X"d001", --
                                        beq r4, r0, finsd
                                                              #Si se pone a cero hemos acabado
175
         16#009c# => X"c07a", --
                                        beq r0, r0, notf
176
         16#009d# => X"f800", -- finsd: jalr r6,r0
177
         16#009e# => X"0000",
178
         16#009f# => X"0000",
179
         16#00a0# => X"0000",
180
         16#00a1# => X"0000",
181
         16#00a2# => X"0000",
182
         16#00a3# => X"0000",
183
         16#00a4# => X"0000"
184
         16#00a5# => X"0000"
185
         16#00a6# => X"0000",
186
         16#00a7# => X"0000",
187
         16#00a8# => X"0000",
188
         16#00a9# => X"0000",
189
         16#00aa# => X"0000",
190
         16\#00ab\# => X"0000",
191
         16#00ac# => X"0000",
192
         16#00ad# => X"0000",
193
         16#00ae# => X"0000",
194
         16#00af# => X"0000",
195
         16\#00b0\# => X"0000",
196
         16#00b1# => X"0000",
         16#00b2# => X"0000",
198
         16#00b3# => X"0000",
199
         16#00b4# => X"0000",
200
         16#00b5# => X"0000",
201
         16\#00b6\# => X"0000",
202
         16#00b7# => X"0000",
203
         16#00b8# => X"0000",
204
         16\#00b9\# => X"0000",
205
206
         16#00ba# => X"0000",
         16#00bb# => X"0000",
207
         16#00bc# => X"0000",
208
         16#00bd# => X"0000",
209
         16#00be# => X"0000",
210
         16#00bf# => X"0000",
211
         16\#00c0\# => X"0000",
212
         16\#00c1\# => X"0000",
213
         16\#00c2\# => X"0000",
214
         16\#00c3\# => X"0000",
215
         16\#00c4\# => X"0000",
216
         16\#00c5\# => X"0000",
217
         16\#00c6\# => X"0000",
         16\#00c7\# => X"0000",
219
         16\#00c8\# => X"0000",
220
         16\#00c9\# => X"0000",
221
         16#00ca# => X"0000",
^{222}
         16\#00cb\# => X"0000",
223
         16#00cc# => X"0000",
224
         16#00cd# => X"0000",
225
         16#00ce# => X"0000",
226
```

```
16#00cf# => X"0000",
227
         16\#00d0\# => X"0000",
228
         16\#00d1\# => X"0000",
229
         16\#00d2\# => X"0000",
230
         16\#00d3\# => X"0000",
231
         16\#00d4\# => X"0000",
232
         16\#00d5\# => X"0000",
233
         16#00d6# => X"0000",
234
         16\#00d7\# => X"0000",
         16#00d8# => X"0000",
236
         16\#00d9\# => X"0000",
237
         16#00da# => X"0000",
238
         16#00db# => X"0000",
239
         16#00dc# => X"0000",
240
         16#00dd# => X"0000",
241
         16#00de# => X"0000",
242
         16#00df# => X"0000"
243
         16#00e0# => X"0000"
244
         16#00e1# => X"0000",
245
         16#00e2# => X"0000",
246
         16#00e3# => X"0000",
247
         16#00e4# => X"0000",
248
         16\#00e5\# => X"0000",
249
         16#00e6# => X"0000",
250
         16#00e7# => X"0000",
251
         16#00e8# => X"0000",
252
         16#00e9# => X"0000",
253
         16#00ea# => X"0000",
254
         16#00eb# => X"0000",
255
         16#00ec# => X"0000",
256
         16#00ed# => X"0000",
257
         16#00ee# => X"0000",
258
         16#00ef# => X"0000",
259
         16#00f0# => X"0000",
260
         16#00f1# => X"0000",
261
         16#00f2# => X"0000",
262
         16#00f3# => X"0000",
263
         16#00f4# => X"0000",
264
265
         16\#00f5\# => X"0000",
         16#00f6# => X"0000",
         16#00f7# => X"0000",
267
         16#00f8# => X"0000",
268
         16#00f9# => X"0000",
269
         16#00fa# => X"0000",
270
         16\#00fb\# => X"0000",
271
         16#00fc# => X"0000",
272
         16#00fd# => X"c07f", -- error: beq r0,r0,error
273
         16#00fe# => X"0000", -- add r0, r0, r0
274
275
         others => X"0000"); -- Para las posiciones sin inicializar
276
       begin
         mem_rom: process(clk)
277
         begin
278
           if clk'event and clk = '1' then
279
              if en_pc = '1' then
                                              dat <= memoria(to_integer(unsigned(dir)));</pre>
280
              end if;
281
           end if;
282
         end process mem_rom;
283
       end architecture Behavioural;
284
```

# A.6. Banco de Registros de Trabajo

Código A.6: Código que implementa el Banco de Registros

```
-- Jose Javier Gonzalez Ortiz
    -- Lucia Montero Sanchis
2
    -- 2014-11-02
3
    -- BancoReg.vhd
5
    -- Banco de 8 Registros para una RiSC
    -- El RO vale la constante O
    -- El Banco es asincrono en la lectura
    -- sincrono en la escritura
    library IEEE;
10
    use IEEE.std_logic_1164.all;
11
    use IEEE.numeric_std.all;
12
    ----- Entidad -
13
14
    entity BancoReg is
15
        generic(
16
17
           n_bits : integer := 16);
18
        port (
                       : in
                                 std_logic;
19
            reset_n
                        : in
                               std_logic;
20
            clk
                        : in std_logic;
21
            enable
                       : in std_logic_vector(2 downto 0);
            dirA
22
            dirB
                       : in std logic vector(2 downto 0);
23
                       : in std_logic_vector(2 downto 0);
            dirEsc
^{24}
            datoEsc
                       : in std logic_vector(n_bits-1 downto 0);
25
                       : out std_logic_vector(n_bits-1 downto 0);
26
                        : out std_logic_vector(n_bits-1 downto 0));
27
    end BancoReg;
30
31
    ---- Arquitectura ----
32
    architecture behavioral of BancoReg is
33
        type stdlv_vec is array (7 downto 0) of std_logic_vector(n_bits-1 downto 0);
34
        signal banco : stdlv_vec;
35
36
    begin --behavioral
37
38
        BR : process(clk, reset_n)
39
        begin
40
41
            if reset_n = '0' then
42
                    banco <= (others => (others=> '0'));
43
44
            elsif clk'event and clk = '1' then
45
                if enable = '1' then
46
                     if dirEsc /= "000" then
47
                        banco(to_integer(unsigned(dirEsc))) <= datoEsc;</pre>
48
                     end if;
49
                end if;
            end if;
51
        end process BR;
52
53
        a <= (others => '0') when dirA = "000" else
54
```

```
banco(to_integer(unsigned(dirA)));

b <= (others => '0') when dirB = "000" else
banco(to_integer(unsigned(dirB)));

end behavioral;
```

# A.7. Registro de ancho N

Código A.7: Código que implementa un registro de ancho genérico

```
-- Jose Javier Gonzalez Ortiz
    -- Lucia Montero Sanchis
2
    -- 2014-11-02
3
    -- Registro_N.vhd
5
    -- Registro de Ancho N
    library IEEE;
    use IEEE.std_logic_1164.all;
9
    ----- Entidad -----
10
11
    entity Registro_N is
12
        generic(
13
            n_bits : integer := 16);
14
        port (
15
            reset_n : in
                                 std_logic;
16
17
            clk
                         : in
                                 std_logic;
            cik
enable
d
                         : in
18
                                 std_logic;
                         : in
                                 std_logic_vector(n_bits-1 downto 0);
19
                         : out std_logic_vector(n_bits-1 downto 0));
20
21
    end Registro_N;
22
23
    ---- Arguitectura ----
24
25
    architecture behavioral of Registro_N is
26
        signal registro : std_logic_vector(n_bits-1 downto 0);
27
28
    begin --behavioral
29
30
        q <= registro;
31
        Reg : process(clk, reset_n)
32
        begin
33
34
            if reset_n = '0' then
35
                 registro <= (others => '0');
36
37
             elsif clk'event and clk = '1' then
38
                 if enable = '1' then
39
                     registro <= d;
40
                 end if;
41
             end if;
42
        end process;
43
44
    end behavioral;
45
```

# A.8. Código del multiplexor 2 a 1 de N bits

Código A.8: Multiplexor de 2 entradas y una salida con longitud de palabra genérica

```
-- Jose Javier Gonzalez Ortiz
    -- Lucia Montero Sanchis
2
    -- 2014-11-02
3
    -- Multiplexor_2a1_N.vhd
5
    -- Multiplexor de 2 entradas y 1 salida con longitud de palabra generica
    library IEEE;
    use IEEE.std_logic_1164.all;
9
10
    ----- Entidad -----
11
12
    entity Multiplexor_2a1_N is
13
        generic(
14
            n_bits
                        : integer := 16);
15
        port (
16
                         std_logic_vector(n_bits-1 downto 0);
17
             e0 : in
                         std_logic_vector(n_bits-1 downto 0);
18
             e1
                 : in
            sel : in
                         std_logic;
19
                 : out
                         std_logic_vector(n_bits-1 downto 0));
20
21
    end Multiplexor_2a1_N;
22
23
    ---- Arquitectura ----
24
25
    architecture behavioral of Multiplexor_2a1_N is
26
    --Senales
27
28
    begin --behavioral
29
30
        with sel select
31
            s <=
32
            e0 when '0',
33
            e1 when '1',
34
             (others => '0') when others;
35
36
    end behavioral;
37
```

# A.9. Código del multiplexor 4 a 1 de N bits

Código A.9: Multiplexor de 4 entradas y una salida con longitud de palabra genérica

```
-- Jose Javier Gonzalez Ortiz
    -- Lucia Montero Sanchis
2
    -- 2014-11-02
3
    -- Multiplexor_4a1_N.vhd
5
    -- Multiplexor de 4 entradas y 1 salida con longitud de palabra generica
    library IEEE;
    use IEEE.std_logic_1164.all;
9
10
    ----- Entidad -----
11
12
    entity Multiplexor_4a1_N is
13
        generic(
14
            n_bits
                         : integer := 18);
15
        port (
16
                         std_logic_vector(n_bits-1 downto 0);
17
             e0
                : in
                         std_logic_vector(n_bits-1 downto 0);
18
             e1
                 : in
            e2 : in
                         std_logic_vector(n_bits-1 downto 0);
19
                : in
                         std_logic_vector(n_bits-1 downto 0);
            е3
20
                         std_logic_vector(1 downto 0);
            sel : in
21
                : out
                         std_logic_vector(n_bits-1 downto 0));
22
23
    end Multiplexor_4a1_N;
24
25
    ---- Arquitectura ----
26
27
    architecture behavioral of Multiplexor_4a1_N is
28
    --Senales
29
30
    begin --behavioral
31
32
        with sel select
33
            s <=
34
            e0 when "00",
35
            e1 when "01",
36
            e2 when "10",
37
            e3 when "11",
38
             (others => '0') when others;
39
40
    end behavioral;
41
```

# B. Código de los Periféricos

A continuación se incluyen los códigos de los bloques de cada uno de los periféricos del microprocesador.

# B.1. Timer

## B.1.1. Código estructural del Timer

Código B.1: Código estructural del Timer

```
-- Jose Javier Gonzalez Ortiz
   -- Lucia Montero Sanchis
2
   -- 2014-11-29
3
   -- Timer
4
5
   -- TIMER PARA EL MICRO ICAI-RISC-16 --
   -- CODIGO ESTRUCTURAL
   library IEEE;
10
   use IEEE.std_logic_1164.all;
11
12
   ----INPUT/OUTPUT-----
13
14
   entity Timer is
15
     port (
16
          clk : ...
reset_n : in
: in
                         : in std_logic;
17
                         : in std_logic;
: in std_logic;
: in std_logic_vector(1 downto 0); -- 0-TMRCON, 1-TMRPR, 2-
18
19
20
           add
       TMRCNT, 3-XXXX
                        : in std_logic_vector(15 downto 0);
21
          data_in
           data_in std_logic_vector(15 downto 0);
data_out : out std_logic_vector(15 downto 0));
22
23
   end Timer;
24
25
26
27
    -----ARQUITECTURA------
28
29
   architecture structural of Timer is
30
31
32
   --Declaracion de senales intermedias
33
34
35
   36
37
38
39
40
41
   43
   signal timer_flag_int : std_logic_vector(15 downto 0);
44
45
   --Declaracion de componentes
46
47
```

```
48
     -- Contador
49
    component ContadorNbits is
50
         generic(
51
            n_bits : integer := 16);
52
         port (
53
                        : in
                                  std_logic;
            reset_n
54
             clk
                        : in
                                  std_logic;
55
             carga
                        : in std_logic;
             cnt_in
                        : in std_logic_vector(n_bits-1 downto 0);
57
            enable : in std_logic,
modulo : in std_logic_vector(n_bits-1 downto 0);
cnt_out : out std_logic_vector(n_bits-1 downto 0);
cout std_logic);
58
59
60
61
    end component;
62
63
     -- Post Scaler
64
     component PostScaler
65
         port (
66
             reset_n
                        : in
                                std_logic;
67
             conf
                                std_logic;
                         : in
68
                                  std_logic_vector(3 downto 0);
                        : in
69
             70
71
    end component;
72
73
     -- Registro Paralelo Paralelo
74
     component Registro_N is
75
        generic(
76
77
            n_bits : integer := 16);
         port(
78
            reset_n : in std_logic;
             cik : in std_logic;
enable : in s+d large
79
80
81
             d
                         : in
                                  std_logic_vector(n_bits-1 downto 0);
82
             q
                         : out std_logic_vector(n_bits-1 downto 0));
83
    end component;
84
85
     -- Multiplexor 4 a 1 de ancho generico
86
87
     component Multiplexor_4a1_N
88
        generic(
                        : integer := 16);
89
            n_bits
         port (
90
             e0 : in std_logic_vector(n_bits-1 downto 0);
91
             e1 : in std_logic_vector(n_bits-1 downto 0);
92
             e2 : in std_logic_vector(n_bits-1 downto 0);
93
             e3 : in std_logic_vector(n_bits-1 downto 0);
94
             sel : in std_logic_vector(1 downto 0);
95
                 : out std_logic_vector(n_bits-1 downto 0));
96
     end component;
97
98
99
     -- Demultiplexor 1 a 4
     component Demultiplexor_1a4
100
         port (
101
                         std_logic;
102
             e : in
                        std_logic_vector(1 downto 0);
std_logic_vector(3 downto 0));
             sel : in
103
             s : out
104
     end component;
105
106
```

```
-----DESCRIPCION ESTRUCTURAL-----
107
    begin -- structural;
108
109
     conf_int(15 downto 5) <= (others => '0');
110
     conf_int(4 downto 0) <= conf;</pre>
111
     timer_flag_int(15 downto 1) <= (others => '0');
112
     timer_flag_int(0) <= timer_flag;</pre>
113
114
     -- Modulo del contador
115
    TMRPR : Registro_N
116
         port map (
117
             reset_n => reset_n,
118
             clk => clk,
119
             enable => enable_int(1),
120
             d => data_in,
121
                      => s_mod_int);
122
123
     CON : process(clk,reset_n,co_glob_int, enable_int)
124
         begin
125
              if reset_n = '0' then
126
                  conf <= (others => '0');
127
                  timer_flag <= '0';</pre>
128
129
              elsif clk'event and clk = '1' then
130
                  if enable_int(0) = '1' then
131
                      conf <= data_in(4 downto 0);</pre>
132
                  elsif enable_int(3) = '1' then
133
                      timer_flag <= data_in(0);</pre>
134
                  end if;
135
                  if co_glob_int = '1' and conf(0) = '1' then --Si se ha terminado de contar
          activa el flag
                      timer_flag <= '1';</pre>
137
                  end if;
138
139
             end if;
140
         end process CON;
141
142
     -- Contador
143
144
     CONT : ContadorNbits
145
         port map(
146
             reset_n => reset_n,
             clk => clk,
carga => enable_int(2),
147
148
             cnt_in => data_in,
149
             enable \Rightarrow conf(0),
150
             modulo => s_mod_int,
151
             cnt_out => s_cnt_int,
152
                      => co_cont_int);
153
154
     -- PostScaler
155
    PSCR : PostScaler
156
157
         port map(
158
             reset_n => reset_n,
             clk => clk,
159
                      => conf(4 downto 1),
             conf
160
             co_in => co_cont_int,
161
             co_out => co_glob_int);
162
163
     -- Multiplexor
164
```

```
MUX : Multiplexor_4a1_N
165
        port map(
166
                    => conf_int,
            e0
^{167}
                   => s_mod_int,
            e1
168
            e2
                   => s_cnt_int,
169
                   => timer_flag_int,
            e3
170
            sel
                   => add,
171
                    => data_out);
172
173
    -- Demultiplexor
174
    DEMUX : Demultiplexor_1a4
175
        port map(
176
                     => ena,
177
            е
            sel
                    => add,
178
                    => enable_int);
179
180
    end structural;
181
```

#### B.1.2. Contador de N bits

Código B.2: Contador de N bits para el Timer

```
-- Jose Javier Gonzalez Ortiz
1
    -- Lucia Montero Sanchis
2
    -- 2014-11-29
3
    -- ContadorNbits.vhd
5
    -- Contador para el Timer del microprocesador ICAI-RiSC-16
    library IEEE;
    use IEEE.std_logic_1164.all;
9
    use IEEE.numeric_std.all;
10
11
    ----- Entidad -----
12
    entity ContadorNbits is
13
        generic(
14
            n_bits : integer := 16);
15
        port (
16
17
            reset_n
                        : in
                                  std_logic;
18
            clk
                         : in
                                  std_logic;
                         : in
                                 std_logic;
19
            carga
                         : in
                                 std_logic_vector(n_bits-1 downto 0);
20
            cnt_in
                        : in
                               std_logic;
            enable
21
                        : in std_logic_vector(n_bits-1 downto 0);
            modulo
22
            cnt_out
                        : out std_logic_vector(n_bits-1 downto 0);
23
            CO
                        : out std_logic);
24
    end ContadorNbits;
25
26
    ---- Arquitectura ----
27
    architecture behavioral of ContadorNbits is
        signal contador : std_logic_vector(n_bits-1 downto 0);
29
30
        constant cero : std_logic_vector(n_bits-1 downto 0) := (others => '0');
31
    begin --behavioral
32
        cnt_out <= contador;</pre>
33
        co <= '1' when contador = cero and enable = '1' else
34
                0';
35
36
        Cont : process(clk, reset_n)
37
        begin
38
            if reset_n = '0' then
39
                 contador <= (others => '0');
40
            elsif clk'event and clk = '1' then
41
                 if carga = '1' then
42
                     contador <= cnt_in;</pre>
43
                 elsif enable = '1' then
44
                     if contador = cero then
45
                         contador <= modulo;</pre>
46
47
                         contador <= std_logic_vector(unsigned(contador)-1);</pre>
48
                     end if;
49
                 end if;
            end if;
51
        end process;
52
53
    end behavioral;
54
```

#### B.1.3. Post Scaler

Código B.3: Post Scaler para el Timer

```
-- Jose Javier Gonzalez Ortiz
1
    -- Lucia Montero Sanchis
2
    -- 2014-11-29
3
    -- PostScaler.vhd
5
    -- Post Scaler para Timer
    library IEEE;
    use IEEE.std_logic_1164.all;
    use IEEE.numeric_std.all;
9
10
    ----- Entidad -----
11
12
    entity PostScaler is
13
        port (
14
            reset_n : in
                                 std_logic;
15
            clk
                         : in
                                 std_logic;
16
17
            conf
                         : in
                                 std_logic_vector(3 downto 0);
            co_out
                         : in
18
                                  std_logic;
                         : out
                                 std_logic);
19
20
    end PostScaler;
21
22
    ---- Arquitectura ----
23
24
    architecture behavioral of PostScaler is
25
        signal contador : std_logic_vector(15 downto 0);
26
        signal modulo : std_logic_vector(15 downto 0);
27
        signal cero : std_logic_vector(15 downto 0) := (others => '0');
28
29
30
        -- Demultiplexor para el modulo
        component Demultiplexor_1a16
31
            port (
32
                             std_logic;
33
                e : in
                             std_logic_vector(3 downto 0);
                sel : in
34
                              std logic vector(15 downto 0));
                s : out
35
        end component;
36
37
    begin --behavioral
38
        co_out <= '1' when contador = modulo and co_in = '1' else
39
                   '0';
40
41
        Cont : process(clk, reset_n)
42
        begin
43
            if reset n = '0' then
44
                contador <= (others => '0');
45
46
            elsif clk'event and clk = '1' then
47
                if co_in = '1' then
48
                     if contador = cero then
49
                         contador <= modulo;</pre>
51
                     else
                         contador <= std_logic_vector(unsigned(contador)-1);</pre>
52
                     end if:
53
                 -- else -- co_in = '0' Resetea la cuenta
54
```

```
contador <= modulo;
55
                 end if;
56
            end if;
57
        end process;
58
59
    -- Demultiplexor
60
    DEMUX : Demultiplexor_1a16
61
        port map(
62
                    => '1',
63
                   => conf,
            sel
64
                     => modulo);
65
66
67
    end behavioral;
68
```

# **B.2.** Transmisor Receptor Serie

## B.2.1. Código Estructural del Transmisor Receptor

Código B.4: Código estructural del Transmisor Receptor Serie

```
-- Jose Javier Gonzalez Ortiz
1
2
   -- Lucia Montero Sanchis
   -- 2014-09-26
3
   -- TransmisorReceptorSerie
5
   -- TRANSMISOR RECEPTOR SERIE RS 232 --
6
   -- CODIGO ESTRUCTURAL
7
         Compatible ICAI-RiSC-16
8
9
   -- MAPA DE DIRECCIONES
10
   -- 0 TX W
11
         1 RX
12
      2 TRXCON RW
13
         3 -
14
15
16
   library IEEE;
17
   use IEEE.std_logic_1164.all;
18
19
    -----INPUT/OUTPUT-----
20
21
   entity TransmisorReceptorSerie is
22
     port (
23
             : in std_logic;
      clk
24
       reset_n : in std_logic;
25
26
          enable : in std_logic;
address : in std_logic_vector(1 downto 0);
27
28
                        : in std_logic_vector(15 downto 0);
          data_in
29
          data_out : out std_logic_vector(15 downto 0);
30
31
          32
33
34
   end TransmisorReceptorSerie;
35
36
37
38
   -----ARQUITECTURA-----
39
40
   architecture structural of TransmisorReceptorSerie is
41
42
43
   --Declaracion de senales intermedias
44
45
46
   signal rx_flag_int : std_logic;
signal tx_flag_int : std_logic;
47
48
   49
50
51
52
```

```
signal conf : std_logic_vector(2 downto 0); --ParType & Received &
53
        Send
     signal conf_int
                                  : std_logic_vector(7 downto 0);
54
     signal data_out_int
                                 : std_logic_vector(7 downto 0);
55
56
     --Declaracion de componentes
57
58
59
     -- Transmisor RS232
         component TransmisorSerie
61
             port (
62
                                 : in std_logic;
                 clk
63
                 reset_n
                                 : in std_logic;
64
                 envia
                                 : in std_logic;
65
                                : in
                 par_type
                                           std_logic;
66
                                 : in
                                  : in std_logic;
: in std_logic_
: out std_logic;
                 enable
                                           std_logic;
67
                                 : in
                 e_p
                                           std_logic_vector(7 downto 0);
68
69
                 s_s
                             : out std_logic);
                 tx_flag
70
         end component;
71
72
     -- Receptor RS232
73
         component ReceptorSerie is
74
             port(
75
                 clk
                                 : in std_logic;
76
                 reset_n : in std_logic;
par_type : in std_logic;
77
78
                 e_s
                                 : in std_logic;
79
                                 : out std_logic_vector(7 downto 0);
80
                 s_p
                 framing_error : out std_logic;
                 par_error : out std_logic;
82
                 rx_flag
                                 : out std_logic);
83
         end component;
84
85
     --Multiplexor del dato de salida
86
         component Multiplexor_4a1_N is
87
             generic(
88
                 n_bits
                             : integer := 8);
89
             port (
90
                 e0 : in std_logic_vector(n_o)
e2 : in std_logic_vector(n_bits-1 downto o),
e3 : in std_logic_vector(n_bits-1 downto 0);
sel : in std_logic_vector(1 downto 0);
                 e0 : in std_logic_vector(n_bits-1 downto 0);
91
92
93
94
95
                 s : out std_logic_vector(n_bits-1 downto 0));
96
         end component;
97
98
     --Demultiplexor para el descodificador de enable
99
         component Demultiplexor_1a4 is
100
             port (
101
                 e : in
                              std_logic;
102
                 sel : in
                              std_logic_vector(1 downto 0);
103
                 s : out std_logic_vector(3 downto 0));
104
         end component;
105
106
      -----DESCRIPCION ESTRUCTURAL-----
107
    begin -- structural;
108
109
     data_out(15 downto 8) <= (others=> '0');
110
```

```
data_out( 7 downto 0) <= data_out_int;</pre>
111
112
     conf_int <= "000"&framing_error_int&par_error_int&conf;</pre>
113
114
     --REGISTRO DE CONFIGURACION
115
         CON : process(clk,reset_n,tx_flag_int)
116
         begin
117
             if reset_n = '0' then
118
                  conf <= (others => '0');
119
120
             elsif clk'event and clk = '1' then
121
                  if enable_int(2) = '1' then
122
                      conf <= data_in(2 downto 0);</pre>
123
                  else
124
                      if tx_flag_int = '1' then --Si se ha terminado de transmitir ponlo a 0
125
                           conf(0) <= '0';
126
                      elsif rx_flag_int = '1' then --Si se ha recibido algo avisa
127
                           conf(1) <= '1';
128
                      end if;
129
                  end if;
130
              end if;
131
         end process CON;
132
133
     -- Transmisor RS232
134
         TX : TransmisorSerie
135
             port map(
136
                 clk
                                   => clk,
137
                                  => reset_n,
138
                  reset_n
                  envia
                                   => conf(0),
139
                  par_type
                                   => conf(2),
                                   => enable_int(0),
141
                  enable
                                   => data_in(7 downto 0),
142
                  e_p
                                   => uart_out,
143
                  s_s
                                   => tx_flag_int);
                  tx_flag
144
145
     -- Receptor RS232
146
         RX : ReceptorSerie
147
             port map (
148
149
                  clk
                                   => clk,
                                   => reset_n,
                  reset_n
                                   => conf(2),
                  par_type
                                   => uart_in,
152
                  e_s
                                   => s_p_int,
153
                  framing_error => framing_error_int,
154
                  par_error
                                   => par_error_int,
155
                  rx_flag
                                   => rx_flag_int);
156
157
158
     --Multiplexor del dato de salida
159
         MUXOUT : Multiplexor_4a1_N
160
             generic map(
161
                                   => 8)
162
                 n_bits
163
             port map(
                  e0
                                   => (others =>'0'),
164
                  e1
                                   => s_p_int,
165
                  e2
                                   => conf_int,
166
                                        (others =>'0'),
                  е3
                                    =>
167
                  sel
                                    =>
                                       address,
168
169
                                   => data_out_int);
```

```
170
     --Demultiplexor para el descodificador de enable
171
         CSDECOD : Demultiplexor_1a4
172
             port map(
173
                                 => enable,
                 е
174
                                 => address,
175
                 sel
                                      enable_int);
176
177
    end structural;
```

## B.2.2. Código Estructural del Transmisor Serie RS-232

Código B.5: Código estructural del Transmisor Serie

```
-- Jose Javier Gonzalez Ortiz
    -- Lucia Montero Sanchis
2
    -- 2014-09-22
3
    -- TransmisorSerie
5
    -- TRANSMISOR SERIE RS 232 --
    -- CODIGO ESTRUCTURAL --
   library IEEE;
9
   use IEEE.std_logic_1164.all;
10
11
    -----INPUT/OUTPUT-----
12
13
   entity TransmisorSerie is
14
     port (
15
           clk
                           : in
                                  std_logic;
16
           clk : in std_logic;
reset_n : in std_logic;
envia : in std_logic;
17
18
           par_type
                         : in std_logic;
: in std_logic;
: in std_logic;
: in std_logic_vector(7 downto 0);
19
20
           enable
21
                          : out std logic;
           s_s
22
                        : out std_logic);
           tx_flag
23
24
   end TransmisorSerie;
25
26
    -----ARQUITECTURA-----
27
28
   architecture structural of TransmisorSerie is
30
31
    --Declaracion de senales intermedias
32
33
34
    --Senales de enable de los componentes
35
       36
37
38
39
40
    --Senales de carry out de los contadores
41
       signal co_bit_int : std_logic;
signal co_int : std_logic;
42
43
44
       signal paridad_int
                            : std logic;
45
       signal reset_s_par_int : std_logic;
46
       47
48
49
51
        signal paridad
                          : std_logic;
52
53
54
```

```
--Declaracion de componentes
55
56
57
     --Unidad de Control
58
         component UnidadControl_TX is
59
             port (
60
                  --Externas
61
                  reset_n
                                  : in std_logic;
62
                  clk
                                  : in std_logic;
                  clk
envia
                                  : in std_logic;
64
                                                          --Carry ouy de 8
                                  : in std_logic;
                  CO
65
                                : in std_logic; --Carry out d
: out std_logic_vector(1 downto 0);
                                                              --Carry out de bit
                  co_bit
66
                  sel
67
                  despl : out std_logic;
enable_par : out std_logic;
enable_cntbit : out std_logic;
enable_cnt8 : out std_logic;
reset_s_par : out std_logic;
68
69
70
71
72
                                    : out std_logic);
                  tx_flag
73
74
         end component;
75
76
     --Detector de paridad del byte recibido
77
         component DetectorParidad
78
             port (
79
                  e_s : in std_logic;
80
                  reset_n : in std_logic;
81
                  clk : in std_logic;
82
                  enable : in std_logic;
83
                  reset_s : in std_logic;
                         : out std_logic);
                  par
85
86
         end component;
87
88
     --Registro Paralelo Serie
89
         component RegistroParaleloSerie is
90
             generic (
91
                  n_bits : integer := 8);
92
             port (
93
                  reset_n : in clk : in
94
                                        std_logic;
95
                                        std_logic;
                               : out std_logic;
96
                  s_s
                               : in
                                        std_logic_vector(n_bits-1 downto 0);
97
                  e_p
                  despl
                              : in
                                        std_logic;
98
                               : in
                                        std_logic);
                  carga
99
100
         end component;
101
102
     --Contador ascendente de 19200 baudios y mitad
103
         component ContadorAscMod
104
             port (
105
106
                  clk, reset_n : in std_logic;
                  enable : in std_logic;
107
                                  : out std_logic;
108
                  CO
                  co_half
                                  : out std_logic);
109
110
         end component;
111
112
     --Contador Descendente Modulo 8
113
```

```
component ContadorDescModN
114
              generic(
115
                  n_bits : integer := 3;
modulo : integer := 8);
                  n_bits
116
117
              port (
118
                  clk
                              : in std_logic;
119
                  clk : in std_logic;
reset_n : in std_logic;
enable : in std_logic;
120
121
                               : out std_logic);
122
123
         end component;
124
125
     --Multiplexor 4 a 1
126
         component Multiplexor_4a1 is
127
128
              port (
129
                  e0 : in std_logic;
e1 : in std_logic;
e2 : in std_logic;
e3 : in std_logic;
se1 : in std_logic_vector(1 downto 0);
130
131
132
133
134
                  s : out std_logic);
135
136
         end component;
137
138
     --Detector de Flanco
139
140
       component DetectorFlanco
141
         port (
^{142}
           reset_n : in std_logic;
            e : in std_logic;
144
                   : in std_logic;
           clk
145
                    : out std_logic);
           S
146
       end component;
147
148
149
       -----DESCRIPCION ESTRUCTURAL-----
150
     begin -- structural
151
152
     paridad <= paridad_int xor par_type; --Dependiendo del tipo de paridad</pre>
153
                                               -- 0 = Par 1 = Impar
154
155
     --Unidad de Control
156
         i1 : UnidadControl_TX
157
              port map(
158
                                   => reset_n,
                  reset_n
159
                                   => clk,
                  clk
160
                                   => envia,
161
                                   => co_int,
162
                  co_bit
                                   => co_bit_int,
163
                  despl
                  sel
                                   => sel_int,
                  165
166
                  enable_cntbit => enable_cntbit_int,
167
                  enable_cnt8 => enable_cnt8_int,
reset_s_par => reset_s_par_int,
168
169
                                    => tx_flag);
                  tx_flag
170
171
172
```

```
--Detector de paridad del byte recibido
173
         i2 : DetectorParidad
174
             port map(
175
                                  => s_s_int,
                 e_s
176
                 reset_n
                                 => reset_n,
177
                                 => clk,
178
                 enable
                                 => enable_par_int,
179
                 reset_s
                                 => reset_s_par_int,
180
                                 => paridad_int);
181
                 par
182
     --Registro Serie Paralelo
183
         i3 : RegistroParaleloSerie
184
             port map(
185
                                  => reset_n,
                 reset_n
186
                 clk
                                  => clk,
187
                                  => s_s_int,
                 s_s
188
                                  => e_p,
                 e_p
189
                 despl
                                  => despl_int,
190
                                  => enable);
191
                 carga
192
     --Contador ascendente de 19200 baudios
193
         i4 : ContadorAscMod
194
             port map(
195
                              => clk,
                 clk
196
                 reset_n => reset_n,
197
                            => enable_cntbit_int,
                 enable
198
                             => co_bit_int,
199
                 co_half
                            => open);
200
201
     --Contador Descendente Modulo 8
202
         i5 : ContadorDescModN
203
             port map(
204
                 clk
                             => clk,
205
                 reset_n => reset_n,
enable => enable_cnt8_int,
206
207
                              => co_int);
208
209
     --Multiplexor 4 a 1
210
211
         i6 : Multiplexor_4a1
212
             port map (
                 e0 => '1',
213
                 e1 => '0',
214
                 e2 => s_s_int,
215
                 e3 => paridad,
216
                 sel => sel_int,
217
                    => s_s);
218
219
220
     end structural;
221
```

## B.2.3. Código de la Unidad de Control del Transmisor Serie

Código B.6: Código de la Unidad de Control del Transmisor Serie

```
-- Jose Javier Gonzalez Ortiz
    -- Lucia Montero Sanchis
2
    -- 2014-09-22
3
    -- UnidadControl_TX
5
    library IEEE;
6
    use IEEE.std_logic_1164.all;
7
    entity UnidadControl_TX is
9
     port (
10
        --Externas
11
        reset_n
                    : in std_logic;
12
        clk : in std_logic;
envia : in std_logi
13
                     : in std_logic;
14
                  : in
                           std_logic;
                                          --Carry ouy de 8
15
        sel : out std_logic; --Carry out d
despl : out std_logic.
                             std_logic;
                                            --Carry out de bit
16
17
18
        enable_par
                       : out std_logic;
19
        enable_cntbit : out std_logic;
20
        enable_cnt8 : out std_logic;
21
        reset_s_par : out std_logic;
22
        tx_flag
                   : out std_logic);
23
24
    end UnidadControl_TX;
25
26
27
    architecture behavioral of UnidadControl_TX is
28
29
      type t_estados is (Reposo, CargaByte, EnviaStart, EnviaBit, Desplaza, EnviaParidad,
30
        EnviaStop, EnviaFin);
      signal estado_act, estado_sig : t_estados;
31
32
    begin -- behavioral
33
34
      VarEstado : process(clk, reset_n)
35
      begin
36
37
        if reset_n = '0' then
38
          estado_act <= Reposo;
39
        elsif clk'event and clk = '1' then
40
          estado_act <= estado_sig;</pre>
41
        end if:
42
      end process VarEstado;
43
44
      TransicionEstado : process(estado_act,envia,co,co_bit)
45
      begin
46
47
        estado_sig <= estado_act;
48
49
50
        case estado_act is
51
          when Reposo=>
52
            if envia = '1' then
53
```

```
estado_sig <= CargaByte;</pre>
54
              end if;
55
56
           when CargaByte =>
57
              estado_sig <= EnviaStart;</pre>
58
59
           when EnviaStart =>
60
              if co_bit = '1' then
61
                estado_sig <= EnviaBit;</pre>
              end if;
63
64
           when EnviaBit =>
65
              if co_bit = '1' then
66
                estado_sig <= Desplaza;
67
              end if;
68
69
           when Desplaza =>
70
              if co = '1' then
71
                estado_sig <= EnviaParidad;</pre>
72
73
                estado_sig <= EnviaBit;</pre>
74
              end if;
75
76
           when EnviaParidad =>
77
              if co_bit = '1' then
78
                estado_sig <= EnviaStop;</pre>
79
              end if;
80
81
           when EnviaStop =>
82
              if co_bit = '1' then
                estado_sig <= EnviaFin;</pre>
              end if;
85
86
87
           when EnviaFin =>
88
              estado_sig <= Reposo;
89
90
           when others =>
91
              estado_sig <= Reposo;
92
93
94
         end case;
       end process TransicionEstado;
96
97
       Salidas : process(estado_act)
98
       begin
99
100
         101
102
         enable_par <= '0';
103
         enable_cntbit <= '0';
         enable_cnt8 <= '0';
105
                         <= '0';
106
         reset_s_par
         tx_flag <= '0';
107
108
         case estado_act is
109
110
           when Reposo=>
111
              null;
112
```

```
113
            when CargaByte=>
114
              reset_s_par <= '1';
115
116
            when EnviaStart =>
117
              sel <= "01";
118
              enable_cntbit <= '1';</pre>
119
120
            when EnviaBit =>
121
              sel <= "10";
122
              enable_cntbit <= '1';</pre>
123
124
            when Desplaza =>
125
              sel <= "10";
126
              despl <= '1';
127
              enable_par <= '1';</pre>
128
               enable_cnt8 <= '1';
129
130
            when EnviaParidad =>
131
              sel <= "11";
132
              enable_cntbit <= '1';</pre>
133
134
            when EnviaStop =>
135
              sel <= "00";
136
              enable_cntbit <= '1';</pre>
137
138
            when EnviaFin =>
139
              tx_flag <= '1';
140
141
            when others =>
142
              null;
143
          end case;
144
       end process Salidas;
145
146
     end behavioral;
147
```

## B.2.4. Código Estructural del Receptor Serie RS-232

Código B.7: Código estructural del Receptor Serie

```
-- Jose Javier Gonzalez Ortiz
    -- Lucia Montero Sanchis
2
    -- 2014-09-22
3
    -- ReceptorSerie
5
    -- TRANSMISOR SERIE RS 232 --
    -- CODIGO ESTRUCTURAL --
    library IEEE;
9
    use IEEE.std_logic_1164.all;
10
11
    -----INPUT/OUTPUT-----
12
13
    entity ReceptorSerie is
14
      port (
15
            clk : in std_logic;
reset_n : in std_logic;
par_type : in std_logic;
e_s : in std_logic;
s p
             clk
16
17
18
19
                              : out std_logic_vector(7 downto 0);
20
             framing_error : out std_logic;
par_error : out std_logic;
rx_flag : out std_logic);
21
22
23
24
    end ReceptorSerie;
25
26
    -----ARQUITECTURA-----
27
28
    architecture structural of ReceptorSerie is
30
31
    --Declaracion de senales intermedias
32
33
34
    --Senales de enable de los componentes
35
        36
37
38
39
40
    --Senales de carry out de los contadores
41
        signal co_bit_int : std_logic;
signal co_hbit_int : std_logic;
signal co_int : std_logic;
42
43
44
45
        signal paridad_int : std_logic;
46
         signal reset_s_par_int : std_logic;
47
48
         signal par_error_int : std_logic;
51
52
     --Declaracion de componentes
53
54
```

```
55
     --Unidad de Control
56
        component UnidadControl_RX
57
            port (
58
                 --Externas
59
                                : in
                                       std_logic;
                 reset_n
60
                 clk
                                : in std_logic;
61
                                : in std_logic;
62
                 CO
                                : in std_logic;
                                : in std_logic;
64
                 co_bit
                 co_hbit
                                : in std_logic;
65
                                : in
                                         std_logic;
66
                 par
                 enable_despl : out std_logic;
enable_par : out std_logic;
67
68
                 enable_cntbit : out
                                         std_logic;
69
                 enable_cnt8 : out
par_error : out
                                         std_logic;
70
                                         std_logic;
71
                 framing_error : out
                                         std_logic;
72
                 reset_s_par
                                 : out
                                         std_logic;
73
                                 : out std_logic);
                 rx_flag
74
75
         end component;
76
77
     --Detector de paridad del byte recibido
78
        component DetectorParidad
79
            port (
80
                 e_s : in std_logic;
81
                 reset_n : in std_logic;
82
                 clk : in std_logic;
83
                 enable : in std_logic;
                 reset_s : in std_logic;
85
                       : out std_logic);
86
                 par
87
         end component;
88
89
     --Registro Serie Paralelo
90
         component RegistroSerieParalelo
91
            generic(
92
                n_bits : integer := 8);
93
94
            port (
                         : in std_logic;
95
                 e_s
                         : out std_logic_vector(n_bits-1 downto 0);
                 reset_n : in std_logic;
97
                 clk : in std_logic;
98
                 enable : in std_logic);
99
100
         end component;
101
102
     --Contador ascendente de 19200 baudios y mitad
103
         component ContadorAscMod
104
            port (
105
106
                 clk, reset_n : in std_logic;
                 enable : in std_logic;
107
                                : out std_logic;
108
                 CO
                 co_half
                                : out std_logic);
109
110
         end component;
111
112
     --Contador Descendente Modulo 8
113
```

```
component ContadorDescModN
114
             generic(
115
                                   integer := 3;
integer := 8);
                n_bits
116
                m_bits :
modulo :
117
             port (
118
                 cik : in std_logic;
reset_n : in std_logic;
enable : in std_logic;
119
120
121
                            : out std_logic);
122
123
         end component;
124
125
     -----DESCRIPCION ESTRUCTURAL-----
126
    begin -- structural
127
128
    par_error <= par_error_int xor par_type;</pre>
129
130
     --Unidad de Control
131
        i1 : UnidadControl_RX
132
        port map (
133
                             => reset_n,
134
            reset_n
                             => clk,
            clk
135
                             => e_s,
            e s
136
                             => co_int,
            CO
137
            co_bit
                           => co_bit_int,
138
            co_hbit
par
                           => co_hbit_int,
139
                            => paridad_int,
140
            par
            enable_despl => enable_despl_int,
141
             enable_par => enable_par_int,
^{142}
             enable_cntbit => enable_cntbit_int,
             enable_cnt8 => enable_cnt8_int,
144
                             => par_error_int,
             par_error
145
             framing_error => framing_error,
146
             reset_s_par => reset_s_par_int,
147
            rx_flag
                             => rx_flag);
148
149
     --Detector de paridad del byte recibido
150
        i2 : DetectorParidad
151
152
        port map (
153
            e_s
                             => e_s,
                             => reset_n,
             reset_n
                             => clk,
155
             clk
                             => enable_par_int,
             enable
156
                             => reset_s_par_int,
             reset_s
157
                             => paridad_int);
             par
158
159
     --Registro Serie Paralelo
160
        i3 : RegistroSerieParalelo
161
        port map (
162
                         => e_s,
163
            e_s
             s_p
                        => s_p,
                       => reset_n,
165
             reset_n
                         => clk,
             enable
166
                         => enable_despl_int);
167
168
     --Contador ascendente de 19200 baudios y mitad
169
         i4 : ContadorAscMod
170
        port map (
171
        clk => clk,
172
```

```
reset_n => reset_n,
enable => enable_cntbit_int,
co => co_bit_int,
173
174
175
                co_half
                              => co_hbit_int);
176
177
      --Contador Descendente Modulo 8
178
           i5 : ContadorDescModN
179
           port map(
180
               clk => clk,
reset_n => reset_n,
enable => enable_cnt8_int,
181
182
183
                CO
                               => co_int);
184
185
      end structural;
186
```

## B.2.5. Código de la Unidad de Control del Receptor Serie

Código B.8: Código de la Unidad de Control del Receptor Serie

```
-- Jose Javier Gonzalez Ortiz
    -- Lucia Montero Sanchis
2
    -- 2014-09-08
3
    -- UnidadControl_RX
5
    library IEEE;
6
    use IEEE.std_logic_1164.all;
7
    entity UnidadControl_RX is
9
    port (
10
        --Externas
11
        reset_n
                   : in std_logic;
12
        clk : in std_logic;
e_s : in std_logi
13
                  : in std_logic;
14
                 : in
                          std_logic;
                                         --Carry ouy de 8
15
        __co_hbit : in par
                           std_logic; --Carry out de bit
std_logic; --carry out de medio bit
16
17
                     : in std_logic;
18
        enable_despl : out std_logic;
19
                      : out std_logic;
20
        enable_par
        enable_cntbit : out std_logic;
21
        enable_cnt8 : out std_logic;
22
        par_error : out std_logic;
23
        framing error : out std logic;
^{24}
        reset_s_par : out std_logic;
25
        rx_flag : out std_logic);
26
27
    end UnidadControl_RX;
29
30
    architecture behavioral of UnidadControl RX is
31
32
      type t_estados is (Reposo, EspStart, FramingO, EspBit, Desplaza, EspParidad, CheckParidad,
33
        EspStop, Framing1, FramingError, Esp1);
      signal estado_act, estado_sig : t_estados;
34
      signal set_framing : std_logic;
35
      signal reset_framing : std_logic;
36
      signal get_paridad
                             : std_logic;
37
      signal reset_paridad : std_logic;
38
39
    begin -- behavioral
40
41
      VarEstado : process(clk, reset_n)
42
      begin
43
44
        if reset_n = '0' then
45
          estado_act <= Reposo;
46
        elsif clk'event and clk = '1' then
47
         estado_act <= estado_sig;
48
        end if;
50
      end process VarEstado;
51
      TransicionEstado : process(estado_act,e_s,co,co_bit,co_hbit,par)
52
53
```

```
54
          estado_sig <= estado_act;
55
56
          case estado_act is
57
58
            when Reposo=>
59
               if e_s = '0' then
60
                 estado_sig <= EspStart;
61
               end if;
63
            when EspStart=>
64
              if co_hbit = '1' then
65
                 estado_sig <= Framing0;</pre>
66
              end if;
67
68
            when Framing0=>
69
              if e_s = '0' then
70
                 estado_sig <= EspBit;
71
72
                 estado_sig <= FramingError;</pre>
73
               end if;
74
75
            when EspBit=>
76
              if co_bit = '1' then
77
                 estado_sig <= Desplaza;
78
               end if;
79
80
            when Desplaza =>
81
               if co = '1' then
82
                 estado_sig <= EspParidad;</pre>
                 estado_sig <= EspBit;</pre>
85
               end if;
86
87
            when EspParidad =>
88
               if co_bit = '1' then
89
                 estado_sig <= CheckParidad;</pre>
90
               end if;
91
92
            when CheckParidad =>
93
94
               estado_sig <= EspStop;</pre>
            when EspStop =>
96
               if co_bit = '1' then
97
                 estado_sig <= Framing1;</pre>
98
               end if;
99
100
            when Framing1 =>
101
               if e_s = '1' then
102
                 estado_sig <= Esp1;</pre>
103
               else
104
105
                 estado_sig <= FramingError;</pre>
               end if;
106
107
            when FramingError =>
108
              estado_sig <= Esp1;</pre>
109
110
            when Esp1 =>
111
               if e_s = '1' then
112
```

```
estado_sig <= Reposo;
113
              end if;
114
115
            when others =>
116
              estado_sig <= Reposo;
117
118
          end case;
119
120
       end process TransicionEstado;
122
       Salidas : process(estado_act)
123
       begin
124
125
          enable_despl <= '0';</pre>
126
          enable_par <= '0';
127
          enable_cntbit <= '0';
128
         enable_cnt8 <= '0';
reset_s_par <= '0';</pre>
129
130
          set_framing <= '0';
131
          reset_framing <= '0';</pre>
132
          get_paridad <= '0';</pre>
133
         reset_paridad <= '0';
134
                   <= '0';
          rx_flag
135
136
          case estado_act is
137
138
            when Reposo =>
139
              null;
140
            when EspStart
                              =>
141
              enable_cntbit <= '1';
              reset_s_par <= '1';
143
              reset_framing <= '1';</pre>
144
              reset_paridad
                                  <= '1';
145
146
            when Framing0 =>
147
              null;
148
149
            when EspBit =>
150
              enable_cntbit <= '1';</pre>
151
152
            when Desplaza
153
              enable_despl <= '1';</pre>
154
              enable_par <= '1';
155
              enable_cnt8 <= '1';
156
157
            when EspParidad =>
158
              enable_cntbit <= '1';
159
160
            when CheckParidad =>
161
              enable_par <= '1';
162
163
            when EspStop =>
164
              enable_cntbit <= '1';</pre>
165
166
            when Framing1
167
                             =>
              get_paridad <= '1';</pre>
168
              rx_flag <= '1';
169
170
            when FramingError =>
171
```

```
set_framing <= '1';</pre>
172
173
            when Esp1 =>
174
              null;
175
176
            when others =>
177
              null;
178
          end case;
179
       end process Salidas;
180
181
       Paridad : process(reset_n,get_paridad,reset_paridad,par)
182
183
         if reset_n = '0' then
184
           par_error <= '0';
185
         elsif get_paridad = '1' then
186
           par_error <= par;
187
          elsif reset_paridad = '1' then
188
           par_error <= '0';
189
         end if;
190
       end process Paridad;
191
192
       Framing : process(reset_n, set_framing, reset_framing)
193
       begin
194
         if reset_n = '0' then
195
           framing_error <= '0';</pre>
196
         elsif set_framing = '1' then
197
           framing_error <= '1';</pre>
198
          elsif reset_framing = '1' then
199
           framing_error <= '0';</pre>
200
          end if;
201
       end process Framing;
202
203
     end behavioral;
204
```

## B.2.6. Código del Detector de Paridad del Transmisor Receptor Serie

Código B.9: Código del Detector de Paridad del Transmisor Receptor Serie

```
-- Jose Javier Gonzalez Ortiz
    -- Lucia Montero Sanchis
2
    -- 2014-09-22
3
    -- DetectorParidad
5
    library IEEE;
    use IEEE.std_logic_1164.all;
    entity DetectorParidad is
9
       port (
10
                     : in std_logic;
             e_s
11
             reset_n : in std_logic;
12
             clk : in std_logic;
enable : in std_logic;
reset_s : in std_logic;
13
14
15
             par
                    : out std_logic);
16
17
    end DetectorParidad;
18
19
    architecture behavioral of DetectorParidad is
20
21
         signal paridad : std_logic;
22
23
    begin --behavioral
24
25
         Parity : process(reset_n, clk, enable, e_s, reset_s)
26
27
28
             if reset_n = '0' then
29
                  paridad <= '0';
30
31
             elsif clk'event and clk = '1' and enable = '1' then
32
                  paridad <= paridad xor e_s ;</pre>
33
34
             elsif clk'event and clk = '1' and reset_s = '1' then
35
                  paridad <= '0';
36
37
              end if;
38
         end process Parity;
39
40
         par <= paridad;
41
42
    end behavioral;
43
```

# B.3. Display Alfanumérico

## B.3.1. Código Estructural del Display

Código B.10: Código Estructural del Display alfanumérico

```
-- Jose Javier Gonzalez Ortiz
    -- Lucia Montero Sanchis
2
    -- 2014-10-20
3
    -- DisplayAlfanumerico
4
5
    -- DISPLAY ALFANUMERICO --
6
    -- MULTIPLEXADO
7
    -- Compatible ICAI-RiSC-16 --
9
    library IEEE;
10
11
    use IEEE.std_logic_1164.all;
12
    ----INPUT/OUTPUT-----
13
14
    entity DisplayAlfanumerico is
15
        port (
16
            clk : in reset_n : in
                                     std_logic;
17
                                     std_logic;
18
19
                      : in std_logic;
: in std_logic_vector(2 downto 0);
: in std_logic_vector(15 downto 0);
: out std_logic_vector(15 downto 0);
            enable
20
            address
21
            data_in
22
            data_out
23
24
                       : out std_logic_vector(7 downto 0);
: out std_logic_vector(16 downto 0)
            digito
25
            dig_led
26
            );
27
    end DisplayAlfanumerico;
28
29
    -----ARQUITECTURA-----
30
31
    architecture structural of DisplayAlfanumerico is
32
33
34
    --Declaracion de senales intermedias
35
36
37
    --Senales
38
       type stdlv8_vector is array (integer range <>) of std_logic_vector(7 downto 0);
39
       40
41
42
43
44
45
46
47
    --Declaracion de componentes
48
49
50
    --Unidad de Control
51
52
    --RegistroParalelo
```

```
component Registro_N is
54
             generic (
55
                n_bits : integer := 16);
56
             port (
57
                            : in
                                     std_logic;
                 reset n
58
                            : in
                                     std_logic;
59
                 enable
                            : in
                                     std_logic;
60
                 d
                            : in
                                     std_logic_vector(n_bits-1 downto 0);
61
                             : out
                                     std_logic_vector(n_bits-1 downto 0));
62
63
         end component;
64
65
     --Look Up Table Ascii 16Seg
66
         component AsciiA16Seg is
67
           port (
68
             clk : in std_logic;
69
                : in std_logic_vector(7 downto 0); -- Entrada en ASCII
70
                 : out std_logic_vector(16 downto 0));
                                                         -- Salida (16 segmentos)
71
                                                         -- el bit 0 es el segmento A
72
         end component;
73
74
     --Contador 50K para conseguir 1kHz
75
        component Contador50K is
76
            port (
77
                 clk
                                : in
                                       std logic;
78
                 reset_n
                                : in
                                       std_logic;
79
                                : in
                                          std_logic;
80
                                 : out std_logic);
81
         end component;
82
     --Contador generico modulo 8 para multiplexar a 125Hz
         component ContadorDescModNPar is
85
             generic(
86
                         :
                n_bits
                                     integer := 3;
87
                 modulo
                             :
                                     integer := 8);
88
             port (
89
                 clk
                             : in
                                     std_logic;
90
                 reset_n
                             : in
                                     std_logic;
91
                 enable
                             : in
                                      std_logic;
92
93
                 s_p
                             : out
                                     std_logic_vector(n_bits-1 downto 0));
94
         end component;
95
     --Multiplexor 1 a 8 para los registros visibles
96
         component Multiplexor_8a1_N is
97
             generic (
98
                            : integer := 16);
                 n_bits
99
             port (
100
                    : in
                             std_logic_vector(n_bits-1 downto 0);
                 e0
101
                 e1 : in
                             std_logic_vector(n_bits-1 downto 0);
102
                 e2 : in
                             std_logic_vector(n_bits-1 downto 0);
103
                 e3 : in
                             std_logic_vector(n_bits-1 downto 0);
                 e4 : in
                           std_logic_vector(n_bits-1 downto 0);
105
                 e5 : in
                             std_logic_vector(n_bits-1 downto 0);
106
                 e6 : in
                             std_logic_vector(n_bits-1 downto 0);
107
                 e7 : in
                             std_logic_vector(n_bits-1 downto 0);
108
                 sel : in
                             std_logic_vector(2 downto 0);
109
                    : out
                            std_logic_vector(n_bits-1 downto 0));
110
111
         end component;
112
```

```
113
     --Demultiplexor para controlar el display activo
114
         component Demultiplexor_1a8 is
115
             port (
116
                             std_logic;
std_logic_vector(2 downto 0);
                     : in
                 е
117
                  sel : in
118
                     : out
                               std_logic_vector(7 downto 0));
119
120
         end component;
121
122
     -----DESCRIPCION ESTRUCTURAL-----
123
    begin -- structural
124
125
     data_out(15 downto 8) <= (others => '0');
126
     data_out( 7 downto 0) <= data_out_int;</pre>
127
128
     --- Instancias ---
129
130
         --Registros
131
             GenReg : for i in 0 to 7 generate
132
                 REGi : Registro_N
133
                 generic map (
134
                    n_bits
                                => 8)
135
                      port map (
136
                          reset_n
                                      => reset_n,
137
                                       => clk,
                          clk
138
                                       => enable_int(i),
139
                                       => data_in(7 downto 0),
140
                                       => s_p_int(i));
141
                          q
             end generate GenReg;
143
         --Look Up Table Ascii 16Seg
144
145
             LUT : AsciiA16Seg
146
                 port map (
147
                      clk => clk,
148
                          => s_mux_int,
                      е
149
                          => dig_led);
150
151
         --Contador 50K para conseguir 1kHz
152
153
             C50 : Contador50K
                 port map (
154
                                       => clk,
                      clk
155
                                       => reset_n,
                      reset_n
156
                                       => '1',
                      enable
157
                                       => co_50k_int);
158
159
         --Contador generico modulo 8 para multiplexar a 125Hz
160
             C8 : ContadorDescModNPar
161
                 port map(
162
                      clk
                                       => clk,
163
164
                      reset_n
                                       => reset_n,
                                       => co_50k_int,
165
                      enable
                                       => contador_int);
166
                      s_p
167
         --Multiplexor 8 a 1 para los registros visibles
168
             MUXLUT : Multiplexor_8a1_N
169
                 generic map (
170
                      n\_bits => 8)
171
```

```
port map(
172
                                         => s_p_int(0),
                       e0
173
                       е1
                                         => s_p_int(1),
174
                                         => s_p_int(2),
                       e2
175
                       е3
                                         => s_p_int(3),
176
                       e4
                                         => s_p_int(4),
177
                       е5
                                         => s_p_int(5),
178
                       e6
                                         => s_p_int(6),
179
                       e7
                                         => s_p_int(7),
180
                                         => contador_int,
181
                       sel
                                         => s_mux_int);
182
183
         --Multiplexor 8 a 1 para los registros visibles
184
              MUXOUT : Multiplexor_8a1_N
185
                  generic map (
186
                       n_bits
187
                  port map (
188
                       e0
                                         => s_p_int(0),
189
                                         => s_p_int(1),
                       е1
190
                                         => s_p_int(2),
191
                       e2
                                         => s_p_int(3),
                       е3
192
                                         => s_p_int(4),
                       e4
193
                       e5
                                         => s_p_int(5),
194
                                         => s_p_int(6),
                       e.6
195
                                         => s_p_int(7),
                       e7
196
                                         => address,
                       sel
197
                                         => data_out_int);
198
199
         --Demultiplexor para controlar el display activo
200
              DMX1_8 : Demultiplexor_1a8
201
                  port map(
202
                                         => '1',
203
                       е
                                         => contador_int,
                       sel
204
                                         => digito_int);
                       s
205
206
          --Demultiplexor de direccion para escribir en el registro
207
              ADDRDEM : Demultiplexor_1a8
208
                  port map(
209
                                         => enable,
210
211
                       sel
                                         => address,
                                         => enable_int);
212
213
     digito <= not digito_int;</pre>
^{214}
215
     end structural;
216
```

### B.3.2. Contador de 50k

Código B.11: Contador de 50k para el Display

```
-- Jose Javier Gonzalez Ortiz
1
    -- Lucia Montero Sanchis
2
    -- 2014-10-20
3
    -- Contador50K
5
    library IEEE;
    use IEEE.std_logic_1164.all;
    use IEEE.numeric_std.all;
9
    entity Contador50K is
10
     port (
11
            clk
                             : in
                                     std_logic;
12
                             : in
            reset_n
                                     std_logic;
13
            enable
                             : in
                                      std_logic;
14
                             : out
                                     std_logic);
15
16
17
    end Contador50K;
18
    architecture behavioral of Contador50K is
19
20
      signal contador : std_logic_vector(15 downto 0);
21
22
      constant modulo : unsigned(15 downto 0) := to_unsigned(400000-1, 16);
23
      --constant modulo : unsigned(15 downto 0) := to_unsigned(10-1, 16); --Simulacion
24
25
    begin
26
27
      Counter : process (clk, reset_n)
28
      begin
29
30
        if reset_n = '0' then
31
          contador <= (others => '0');
32
        elsif clk'event and clk = '1' then
33
          if enable = '1' then
34
            if contador = std_logic_vector(modulo) then
35
               contador <= (others => '0');
36
37
              contador <= std_logic_vector(unsigned(contador)+1);</pre>
38
            end if;
39
40
          else
            contador <= (others => '0');
41
          end if;
42
        end if:
43
      end process Counter;
44
45
            <= '1' when enable = '1' and contador = std logic vector (modulo) else
46
            ′0′;
47
48
    end behavioral;
49
```

### B.3.3. Contador Descendente Genérico

Código B.12: Código del Contador descendente para el Display

```
-- Jose Javier Gonzalez Ortiz
1
    -- Lucia Montero Sanchis
2
    -- 2014-10-20
3
    -- ContadorDescModNPar
5
    library IEEE;
6
    use IEEE.std_logic_1164.all;
    use IEEE.numeric_std.all;
9
    entity ContadorDescModNPar is
10
      generic(
11
        n_bits :
                        integer := 3;
12
        modulo : integer := 8);
13
      port (
14
        clk
                : in std_logic;
15
        reset_n : in std_logic;
16
                   : in std_logic;
17
        enable
                : out std_logic_vector(n_bits-1 downto 0));
18
19
    end ContadorDescModNPar;
20
21
    architecture behavioral of ContadorDescModNPar is
22
23
      constant maximo : unsigned(n_bits-1 downto 0) := to_unsigned(modulo-1, n_bits);
^{24}
      constant cero : unsigned(n_bits-1 downto 0) := to_unsigned(0,n_bits);
25
26
      signal contador : unsigned(n_bits-1 downto 0);
27
28
    begin --behavioral
29
30
31
      s_p <= std_logic_vector(contador);</pre>
32
      Counter : process(clk,reset_n)
33
      begin
34
35
        if reset_n = '0' then
36
          contador <= maximo;</pre>
37
        elsif clk'event and clk = '1' then
38
39
          if enable = '1' then
40
            if contador = cero then
41
               contador <= maximo;</pre>
42
             else
43
               contador <= contador-1;</pre>
44
            end if;
45
          end if;
46
47
48
        end if;
49
50
      end process Counter;
51
52
    end behavioral;
53
```

## B.3.4. Decodificador de ASCII a 16 segmentos y punto decimal

Código B.13: Decodificador de ASCII a 16 Segmentos

```
-- Jose Javier Gonzalez Ortiz
    -- Lucia Montero Sanchis
2
    -- 2014-10-20
3
    -- AsciiA16Seg
5
    -- Decodificador para un display alfanumerico de 16 segmentos + punto decimal.
    -- Se codifica la tabla de conversion ASCII a 16 segmentos + punto decimal
    -- Mediante una memoria ROM.
9
   library ieee;
10
    use ieee.std_logic_1164.all;
11
   use ieee.numeric_std.all;
12
13
    entity AsciiA16Seq is
14
15
      port (
16
17
       clk : in std_logic;
            : in std_logic_vector(7 downto 0);
                                                    -- Entrada en ASCII
18
            : out std_logic_vector(16 downto 0)); -- Salida
19
                                                     -- el bit 0 es el segmento A
20
    end AsciiA16Seg;
21
22
    architecture behavioural of AsciiA16Seg is
23
      type mem_t is array (0 to 255) of std logic vector(16 downto 0);
^{24}
      signal memoria : mem_t := (
25
        16#01# => X"FFFF"&'1',
                                              -- Todos encendidos
26
        16#20# => X"0000"&'0',
                                              -- Espacio
        16#21# => X"3000"&'1',
                                              --!
                                              __ "
        16#22# => X"2040"&'0',
        16#23# => X"0355"&'0',
                                              -- #
30
        16#24# => X"DD55"&'0',
31
        16#25# => X"9977"&'0',
32
        16#26# => X"8EC9"&'0',
33
        16#27# => X"0040"&'0',
34
        16#28# => X"0028"&'0',
35
        16#29# => X"0082"&'0',
36
        16#2A# => X"00FF"&'0',
37
        16#2B# => X"0055"&'0',
38
        16#2C# => X"0002"&'0',
39
        16#2D# => X"0011"&'0',
40
        16#2E# => X"0000"&'1',
41
        16#2F# => X"0022"&'0',
                                              -- /
42
43
        16#30# => X"FF22"&'0',
                                              -- 0
44
        16#31# => X"3020"&'0',
                                              -- 1
45
        16#32# => X"EE11"&'0',
                                              -- 2
46
        16#33# => X"FC10"&'0',
                                              -- 3
47
        16#34# => X"3111"&'0',
                                              -- 4
48
        16#35# => X"DD11"&'0',
                                              -- 5
49
        16#36# => X"9F11"&'0',
                                              -- 6
        16#37# => X"F000"&'0',
                                              -- 7
51
        16#38# => X"FF11"&'0',
                                              -- 8
52
        16#39# => X"F911"&'0',
                                               -- 9
53
        16#3A# => X"0044"&'0',
                                              -- :
54
```

```
16#3B# => X"0042"&'0',
55
         16#3C# => X"0029"&'0',
56
         16#3D# => X"0C11"&'0',
57
         16#3E# => X"0092"&'0',
58
         16#3F# => X"E014"&'1',
                                                  -- ?
59
60
         16#40# => X"EF30"&'0',
                                                  -- @
61
         16#41# => X"F311"&'0',
                                                  -- A
62
         16#42# => X"FC54"&'0',
                                                  -- B
                                                  -- C
         16#43# => X"CF00"&'0',
64
         16#44# => X"FC44"&'0',
                                                  -- D
65
         16#45# => X"CF01"&'0',
                                                  -- F
66
         16#46# => X"C301"&'0',
                                                  -- F
67
         16#47# => X"DF10"&'0',
                                                  -- G
68
         16#48# => X"3311"&'0',
                                                  -- H
69
         16#49# => X"CC44"&'0',
70
                                                 -- J
         16#4A# => X"3E00"&'0'
71
                                                 -- K
         16#4B# => X"0329"&'0',
72
                                                 -- L
         16#4C# => X"0F00"&'0',
73
                                                 -- M
         16#4D# => X"33A0"&'0',
74
                                                 -- N
         16#4E# => X"3388"&'0',
75
         16#4F# => X"FF00"&'0',
                                                  -- 0
76
77
                                                  -- P
         16#50# => X"E311"&'0',
78
         16#51# => X"FF08"&'0',
                                                  -- Q
79
         16#52# => X"E319"&'0',
                                                  -- R
80
         16#53# => X"DD11"&'0',
                                                  -- S
81
         16#54# => X"C044"&'0',
                                                  -- T
82
         16#55# => X"3F00"&'0',
                                                  -- U
83
         16#56# => X"0322"&'0',
                                                  -- V
         16#57# => X"330A"&'0',
                                                  -- M
85
         16#58# => X"00AA"&'0',
                                                  -- X
86
         16#59# => X"2115"&'0',
                                                  -- Y
87
         16#5A# => X"CC22"&'0',
                                                  -- Z
88
         16#5B# => X"4844"&'0',
89
         16#5C# => X"0088"&'0',
90
         16#5D# => X"8444"&'0',
91
         16#5E# => X"000A"&'0',
92
         16#5F# => X"0C00"&'0',
93
94
         16#60# => X"0080"&'0',
95
         16#61# => X"OE05"&'0',
                                                  -- a (He cambiado un segmento)
         16#62# => X"0705"&'0',
                                                  -- b
97
         16#63# => X"0601"&'0',
                                                  -- C
98
         16#64# => X"0645"&'0',
                                                  -- d
99
         16#65# => X"0E03"&'0',
                                                  -- e
100
         16#66# => X"4055"&'0',
                                                  -- f
101
         16#67# => X"8545"&'0',
                                                  -- g
102
         16#68# => X"0305"&'0',
                                                  -- h
103
         16#69# => X"0004"&'0',
                                                  -- <u>i</u>
104
         16#6A# => X"0644"&'0',
                                                  -- j
                                                 -- k
         16#6B# => X"006C"&'0',
106
         16#6C# => X"0844"&'0',
107
                                                  -- 7
         16#6D# => X"1215"&'0',
108
                                                  -- m
         16#6E# => X"0205"&'0',
                                                  -- n
109
         16#6F# => X"0605"&'0',
                                                  -- 0
110
111
         16#70# => X"8341"&'0',
                                                  -- p
112
         16#71# => X"8145"&'0',
113
                                                  -- q
```

```
16#72# => X"0201"&'0',
114
         16#73# => X"8505"&'0',
                                                 -- s
115
         16#74# => X"0055"&'0',
                                                 -- t
116
         16#75# => X"0604"&'0',
                                                 -- u
117
         16#76# => X"0202"&'0',
                                                 -- v
118
         16#77# => X"120A"&'0',
119
         16#78# => X"00AA"&'0',
120
         16#79# => X"00A4"&'0',
121
         16#7A# => X"0403"&'0',
         16#7B# => X"4845"&'0',
123
         16#7C# => X"0300"&'0',
124
         16#7D# => X"8454"&'0',
125
         16#7E# => X"01A0"&'0',
126
         16#7F# => X"0000"&'0',
                                                 -- DEL (se deja en blanco)
127
128
         others => X"0000"&'0');
                                                 -- El resto de codigos dejan el display
129
                                                 -- apagado.
130
131
       signal s_i : std_logic_vector(16 downto 0);
132
133
     begin -- behavioural
134
^{135}
       mem_rom : process(clk)
136
       begin
137
         if clk'event and clk = '1' then
138
           s_i <= memoria(to_integer(unsigned(e)));</pre>
139
         end if;
140
       end process mem_rom;
141
^{142}
       -- La tabla en la memoria ROM se ha generado con el segmento A en el bit
       -- mas significativo, pero en el circuito el segmento A esta en el bit menos
144
       -- significativo, por lo que es necesario darle la vuelta a los bits:
145
       INV : for i in 0 to 16 generate
146
         s(i) \le s_i(16-i);
147
       end generate INV;
148
149
     end behavioural;
150
```

# C. Código ensamblador

A continuación se incluye el código ensamblador para el cronómetro:

Código C.1: Código ensamblador del cronómetro

```
#Programa de cronometro
1
2
           .org 0x00
           3
           #Configuro los perifericos
           #Timer
5
                r1, 0x8040
                                  #Apunto al TCON
   reset: la
6
           addi r2, r0, 0x0A
                                  #POSTscaler a 5
7
           sw
                r2, r1, 0
8
                                 #5^6 modulo
           la
                r2, 0x3d09
9
           #1a
                r2, 0x0080
                                   #Simulacion 256 cuentas
10
                r2, r1, 1
                                   # cuentas 2*10^6
11
12
           #UART
13
               r1, 0x8050
                                  #Apunto a TXRXCON
           la
14
           addi r2, r0, 4
                                   #Paridad par
15
               r2, r1, 2
16
           SW
17
           la
               r7, 0x0020
                                   #Inicializo el puntero a pila en mitad de memoria
18
19
           #Variables de memoria almacenadas en ASCII
20
           addi r1, r0, 0x30
                               #Inicializamos con ceros
21
                r1, r0, 0
                                  #Unidades centesimas
22
           sw
                r1, r0, 1
                                  #Decenas centesimas
           addi r2, r0, 0x2c
                                  # Coma
                r2, r0, 2
           sw
                r1, r0, 3
                                  #Unidades
           sw
                                             segundos
26
                r1, r0, 4
                                  #Decenas
                                              segundos
           SW
27
           addi r2, r0, 0x3a
                                  # Dos puntos
28
                r2, r0, 5
           sw
29
                r1, r0, 6
                                   #Unidades minutos
           sw
30
           sw
                r1, r0, 7
                                   #Decenas
                                              minutos
31
32
           33
34
                r1, 0x8070
                                  #Leo los interruptores
35
   main:
           la
                r2, r1, 0
           lw
36
           addi r3, r0, 1
                                   # Compruebo el mas bajo
37
           nand r2, r2, r3
                                   # Las dos nand equivalen a una and
38
           nand r2, r2, r2
39
                r1, 0x8040
                                  #Apunto al timer
           la
40
                r4, r1, 0
           lw
                                  #Traigo la configuracion
41
           beq r2, r0, toff
                                  #Miro si lo pongo a 0 o a 1
42
   ton:
           nand r4, r4, r4
                                  \#r4 != 1
43
           nand r3, r3, r3
44
           nand r4, r4, r3
45
           sw
                r4, r1, 0
46
           beq r0, r0, uart
47
                                  #r4 &= FFFE
   toff:
           la
                r3, 0xFFFE
48
           nand r4, r3, r4
49
           nand r4, r4, r4
50
           sw
               r4, r1, 0
51
52
                            #Leemos la UART
               r1, 0x8050
53
```

```
r2, r1, 2
54
             lw
             addi r3, r0, 2
                                      #Comprobamos si se ha recibido algo
55
             nand r3, r2, r3
                                      #AND
56
             nand r3, r3, r3
57
             beq r3, r0, timer
58
             #Borramos el flag
59
                 r3, 0xFFFD
                                      #Borramos el flag
60
             nand r2, r2, r3
61
             nand r2, r2, r2
62
             sw r2, r1, 2
63
             #Comprobacion de 't'
64
                 r2, r1, 1
             lw
                                      #Traemos lo recibido
65
                  r3, 0x0074
                                      #Una t devuelve el tiempo
             la
66
             beq r2, r3, est
67
             beq r0, r0, timer
68
             addi r2, r0, 7
                                      #Apuntamos a las variables
    est:
69
             la
                 r3, send
70
     looptx: jalr r3, r6
71
             beq r2, r0, timer
72
             addi r2, r2, -1
73
             beq r0, r0, looptx
74
75
    timer: la
                 r1, 0x8040
                                      #Apuntamos al timer
76
             lw
                 r2, r1, 3
                                      #Traemos el registro de flags
77
             addi r3, r0, 1
                                      #Miramos si ha terminado de contar
78
             nand r3, r2, r3
                                      # &= 1
79
             nand r3, r3, r3
80
             beq r3, r0, main
81
82
                 r3, 0xFFFE
             la
                                      #Borramos el flag
             nand r2, r2, r3
             nand r2, r2, r2
85
                 r2, r1, 3
             SW
86
87
                  r5, 0x0030
                                      #Para poner los ceros
    uncen: la
88
                  r1, r0, 0
             lw
                                      #Leemos unidades de centesimas
89
             addi r1, r1, 1
90
             addi r2, r0, 0x3A
91
             sltu r3, r1, r2
92
             beq r3, r0, deccen
93
                  r1, r0, 0
94
             sw
             beq r0, r0, disp
95
96
    deccen: sw
                 r5, r0, 0
97
                  r1, r0, 1
             lw
                                      #leemos decenas de centesima
98
             addi r1, r1, 1
99
             addi r2, r0, 0x3A
100
             sltu r3, r1, r2
101
             beq r3, r0, unseg
102
                  r1, r0, 1
103
             beq r0, r0, disp
104
105
                  r5, r0, 1
106
    unseg:
            SW
                  r1, r0, 3
                                      #leemos unidades de segundo
107
             lw
             addi r1, r1, 1
108
             addi r2, r0, 0x3A
109
             sltu r3, r1, r2
110
             beq r3, r0, decseg
111
             sw r1, r0, 3
112
```

```
beq r0, r0, disp
113
114
                  r5, r0, 3
    decseg: sw
115
             lw
                 r1, r0, 4
                                     #leemos decenas de segundo
116
             addi r1, r1, 1
117
             addi r2, r0, 0x36
118
             sltu r3, r1, r2
119
             beq r3, r0, unmin
120
                  r1, r0, 4
             SW
             beq r0, r0, disp
122
123
    unmin: sw
                  r5, r0, 4
124
                  r1, r0, 6
                                     #leemos unidades de minuto
             lw
125
             addi r1, r1, 1
126
             addi r2, r0, 0x3A
127
             sltu r3, r1, r2
128
             beq r3, r0, decmin
129
             SW
                  r1, r0, 6
130
             beq r0, r0, disp
131
132
                  r5, r0, 6
    decmin: sw
133
             lw
                 r1, r0, 7
                                      #leemos decenas de minuto
134
             addi r1, r1, 1
135
             addi r2, r0, 0x36
136
             sltu r3, r1, r2
137
             beq r3, r0, disp
138
             sw r5, r0, 4
139
             beq r0, r0, disp
140
141
                 r1, 0x8060
                                      # Apunto a los displays
    disp:
             la
                 r3, 0x8068
143
             la
             add r2, r0, r0
144
                 r4, r2, 0
                                     #Leemos la RAM
    loopd: lw
145
                  r4, r1, 0
                                      #Escribimos en el display
             SW
146
             addi r1, r1, 1
                                     #Movemos el puntero de display
147
             addi r2, r2, 1
                                     #Movemos el puntero de variable
148
             beq r1, r3, fin
149
             beq r0, r0, loopd
150
151
    fin:
             la
                  r1, main
             jalr r1, r0
152
153
154
155
             ############# ENVIAR ########################
156
    send: lw r4, r2, 0
                               #En r1 ya apuntamos al modulo UART, en r2 nos pasan el
157
         puntero de RAM, no tocamos r3, el tx esta libre
                 r4, r1, 0
             sw
                                     #Escribimos en TXREG
158
                  r4, r1, 2
                                     #Leemos la configuracion
             lw
159
             addi r5, r0, 1
                                     # Literal 1
160
             nand r4, r4, r4
                                     #OREQUAL
161
             nand r5, r5, r5
162
             nand r4, r4, r5
163
                 r4, r1, 2
                                     #Lo ponemos en marcha la transmision
164
             SW
                  r4, r1, 2
165
    notf:
            lw
             addi r5, r0, 1
                                      # Literal 1
166
             nand r4, r4, r5
                                      #ANDEQUAL
167
             nand r4, r4, r4
168
             beq r4, r0, finsd
                                     #Si se pone a cero hemos acabado
169
             beq r0, r0, notf
170
```

```
finsd: jalr r6,r0

respectively:

finsd: jalr r6,r0

respectively:

respectively:
```

## D. Código de la Simulación

Código D.1: Código del testbench del cronómetro

```
-- Copyright (C) 1991-2013 Altera Corporation
   -- Your use of Altera Corporation's design tools, logic functions
2
   -- and other software and tools, and its AMPP partner logic
3
   -- functions, and any output files from any of the foregoing
   -- (including device programming or simulation files), and any
   -- associated documentation or information are expressly subject
6
   -- to the terms and conditions of the Altera Program License
   -- Subscription Agreement, Altera MegaCore Function License
   -- Agreement, or other applicable license agreement, including,
   -- without limitation, that your use is for the sole purpose of
   -- programming logic devices manufactured by Altera and sold by
11
   -- Altera or its authorized distributors. Please refer to the
   -- applicable agreement for further details.
13
   14
   -- This file contains a Vhdl test bench template that is freely editable to
15
   -- suit user's needs .Comments are provided in each section to help the user
16
   -- fill out necessary details.
17
   18
   -- Generated on "11/25/2014 02:52:07"
19
   -- Vhdl Test Bench template for design : ICAI_RiSC_16
20
   LIBRARY ieee;
22
   USE ieee.std_logic_1164.all;
23
24
   ENTITY IR16 IS
25
   END IR16;
26
   ARCHITECTURE ICAI_RiSC_16_arch OF IR16 IS
27
    -- constants
28
   CONSTANT mensaje : std_logic_vector(7 downto 0) := (X"74");
29
    -- signals
30
   SIGNAL clk : STD_LOGIC := '0';
31
   SIGNAL dig_led : STD_LOGIC_VECTOR(16 DOWNTO 0);
   SIGNAL digito : STD_LOGIC_VECTOR(7 DOWNTO 0);
   SIGNAL e : STD_LOGIC_VECTOR(9 DOWNTO 0);
^{34}
   SIGNAL reset_n : STD_LOGIC;
35
   SIGNAL s : STD LOGIC VECTOR (9 DOWNTO 0);
36
   SIGNAL uart_in : STD_LOGIC;
37
   SIGNAL uart_out : STD_LOGIC;
38
   COMPONENT ICAI_RiSC_16
39
    PORT (
40
    clk : IN STD_LOGIC;
41
     dig_led : OUT STD_LOGIC_VECTOR(16 DOWNTO 0);
     digito : OUT STD_LOGIC_VECTOR(7 DOWNTO 0);
     e : IN STD_LOGIC_VECTOR(9 DOWNTO 0);
44
     reset_n : IN STD_LOGIC;
45
     s : OUT STD_LOGIC_VECTOR(9 DOWNTO 0);
46
     uart_in : IN STD_LOGIC;
47
     uart_out : OUT STD_LOGIC
48
     );
49
   END COMPONENT;
50
   BEGIN
51
     i1 : ICAI_RiSC_16
52
     PORT MAP (
   -- list connections between master ports and signals
```

```
clk => clk,
55
       dig_led => dig_led,
56
       digito => digito,
57
       e => e,
58
      reset_n => reset_n,
59
      s => s,
60
      uart_in => uart_in,
61
      uart_out => uart_out
62
      );
    init : PROCESS
64
     -- variable declarations
65
     BEGIN
66
             -- code that executes only once
67
     WAIT;
68
     END PROCESS init;
69
    clk <= not clk after 10 ns;
70
     always : PROCESS
71
     -- optional sensitivity list
72
     -- (
            )
73
     -- variable declarations
74
     BEGIN
75
             e <= (others => '0');
76
             uart_in <= '1';
77
             reset_n <= '0';
78
             wait for 30 ns;
79
             reset_n<='1';
80
             wait for 30 ns;
81
             e(0) <= '1';
82
             wait for 1 ms;
83
             --e(0) <= '0';
             wait for 1 ms;
85
86
              --Bit Start
87
             uart_in <='0';
88
             wait for 200 ns;
89
90
              --Byte de mensaje
91
             for j in 0 to 7 loop
92
                 uart_in <= mensaje(j);</pre>
93
                  wait for 200 ns;
94
             end loop;
95
96
             -- Paridad
97
             uart_in <= '0';
98
             wait for 200 ns;
99
100
             -- Bit Stop
101
             uart_in <='1';
102
             wait for 400 ns;
103
             wait for 100 us;
104
             assert false report "Fin de la Simulacion" severity failure;
     WAIT;
106
     END PROCESS always;
107
     END ICAI_RiSC_16_arch;
108
```