CS1: Unidad de datos


- Aumentar la cantidad de datos a manejar:
 - incrementar el número de registros



- incluir una memoria RAM
- Ejecutar las instrucciones de forma autónoma:
 - Almacenar las instrucciones en una memoria:



- en la memoria donde se almacenan los datos: arquitectura *Von Neumann*
- en otra memoria, específica para instrucciones: arquitectura *Harvard*
- La instrucción a ejecutar se extrae de la memoria y se almacena temporalmente en el *registro de instrucción* (IR, *Instruction Register*)



CS1: Unidad de datos (2)

Cada instrucción tiene dos partes:


- Código de operación (CO): tipo de operación a realizar
- Operandos: datos con los que la instrucción va a trabajar:
 - A veces la instrucción no necesita operandos; otras veces, los operandos están implícitos y no hay que incluirlos en la instrucción



• En el CS1, las instrucciones incluyen un campo de dirección de operando (CD) donde se indica la dirección de la RAM donde se encuentra el operando




|IR|=8bits; |CD|=6bits ⇒ |CO|=2bits ⇒ 4 tipos de instrucciones



CS1: Unidad de datos (3)


- Una vez ejecutada la instrucción actual, hay que extraer la siguiente desde memoria y almacenarla en IR
- Para ello es necesario un registro puntero de instrucciones (PC, Program Counter):
 - almacena la dirección de memoria donde se encuentra la siguiente instrucción
 - una vez transferida la nueva instrucción a IR, hay que incrementar PC (IPC) para apuntar a la siguiente
 - inicialmente, PC vale 0 (CLPC), por lo que la primera instrucción siempre estará en la dirección 0 de la RAM



CS1: Unidad de datos (4)

El bus de direcciones de la RAM debe ser accedido por:

- El campo CD del registro IR: para poder acceder al operando en memoria
- El registro PC: para poder indicar la dirección de la siguiente instrucción




• Se incluye el registro de direcciones de memoria (MAR, Memory Address Register) para almacenar temporalmente la dirección de la instrucción (TPC) o del dato (TIR)

CS1: Instrucciones

- **1. Fase de búsqueda (***fetch***):** la unidad de control se encarga de emitir las microoperaciones que permiten cargar en IR la instrucción apuntada por PC;
- 2. Fase de ejecución (exec): la unidad de control se encarga de emitir las microoperaciones necesarias (entre otras, acceder a los operandos) en función del código de operación de la instrucción.

Las instrucciones del CS1 son:


CO (IR ₇₋₆)	Registro IR	Mnemónico	Descripción nivel RT
00	0 0 x x x x x x	STOP	(Fin ejecución)
01	0 1 A ₅ A ₄ A ₃ A ₂ A ₁ A ₀	ADD A ₅₋₀	$AC \leftarrow AC + RAM(A_{5-0})$
10	1 0 A ₅ A ₄ A ₃ A ₂ A ₁ A ₀	SUB A ₅₋₀	$AC \leftarrow AC - RAM(A_{5-0})$
11	1 1 A ₅ A ₄ A ₃ A ₂ A ₁ A ₀	STA A ₅₋₀	$RAM(A_{5-0}) \leftarrow AC$




CS1: Instrucciones. Fase de búsqueda (1)

En el CS1, para cargar la siguiente instrucción en IR, necesitamos dos ciclos de reloj:

- 1. MAR \leftarrow PC
- 2. IR \leftarrow RAM; PC \leftarrow PC + 1



CS1: Instrucciones. Fase de búsqueda (2)




- 1. MAR \leftarrow PC
- 2. IR \leftarrow RAM; PC \leftarrow PC + 1


CS1: Instrucciones. Fase de búsqueda (fin)

Tras la fase de búsqueda:

- la instrucción a ejecutar está almacenada en IR
- PC contiene la dirección de la siguiente instrucción



CS1: Instrucciones. Fase de ejecución [ADD] (1)




Nota: antes de comenzar, $AC = AC_0$

CS1: Instrucciones. Fase de ejecución (2) Dir_dato **Dato** CLPC. R W PC **IPC** Dir Instr +1 **RAM 26x8** Dir_dato TPC AΒ **MAR** TIR Dir_dato DB ADD: **Dato IR[8]** $AC \leftarrow AC + RAM(Dir_dato)$ 01 Dir dato TB. (ADD) WT 1º Extraer el dato RT ∇ (2 clk): 1. MAR \leftarrow IR s ALU 2. RT \leftarrow RAM Xs _ **CONTROL** WAC 2º Realizar la suma AC AC₀ ∇ RAC . (1 clk): ZAC

3. $AC \leftarrow AC + RT$


CS1: Instrucciones. Fase de ejecución (3)



CS1: Instrucciones. Fase de ejecución (fin)

Al terminar la fase de ejecución de ADD, el registro AC queda actualizado con el resultado de la suma.


El sistema está listo para buscar y ejecutar la siguiente instrucción (apuntada por PC).




CS1: Controlador. Carta ASM


eda	1	$MAR \leftarrow PC \; (TPC)$	
3úsqu	2	$\begin{array}{c} \text{IR} \leftarrow \text{RAM; PC} \leftarrow \text{PC} + 1 \\ \text{(R, TB, IPC)} \end{array}$	

= .		STOP IR _{7,6} =00	ADD A IR _{7,6} =01	SUB A IR _{7,6} =10	STA A IR _{7,6} =11
	3	NOP	N		
Ejecucion	4	-	RT ← RAM (R, WT)		RAM ← AC (RAC, W)
	5	-	$AC \leftarrow AC + RT$ (s, WAC)	$AC \leftarrow AC - RT$ (r, WAC)	-



CS1: Controlador. Implementación 1 b/e





CS1: Ejemplo de programa

DIR	CONTENIDO RAM		RT	
00	1 1 1 0 0 0 0 0	STA \$20	$RAM(\$20) \leftarrow AC$	
01	1 0 1 0 0 0 0 0	SUB \$20	$AC \leftarrow AC - RAM($20)$	····> AC = 0
02	0 1 1 1 1 1 1 0	ADD \$3E	$AC \leftarrow AC + RAM(\$3E)$	$\cdots \rightarrow AC = 0$ $\cdots \rightarrow AC = S1$
03	0 1 1 1 1 1 0 1	ADD \$3D		AC = S1 AC = S1 + S2
04	1 0 1 1 1 1 0 0	SUB \$3C		AC = S1 + S2 AC = S1 + S2 - R
05	1 1 1 1 1 1 1 1	STA \$3F	$RAM(\$3F) \leftarrow AC$	····> Resultado = S1 + S2 - R
06	0 0 0 0 0 0 0	STOP		Resultado = 31 + 32 - K
		•••		
20		Uso transitorio		
		•••		
3C		Sustraendo: R		
3D		Sumando 2: S2		
3E		Sumando 1: S1		
3F		Resultado		

CO (IR ₇₋₆)	Registro IR	Mnemónico	Descripción nivel RT
00	0 0 x x x x x x	STOP	(Fin ejecución)
01	0 1 A ₅ A ₄ A ₃ A ₂ A ₁ A ₀	ADD A ₅₋₀	$AC \leftarrow AC + RAM(A_{5-0})$
10	1 0 A ₅ A ₄ A ₃ A ₂ A ₁ A ₀	SUB A ₅₋₀	$AC \leftarrow AC - RAM(A_{5-0})$
11	1 1 A ₅ A ₄ A ₃ A ₂ A ₁ A ₀	STA A ₅₋₀	$RAM(A_{5-0}) \leftarrow AC$