
## Familias Logicas


Basadas en MOSFET



E="0"  $\Rightarrow$  V<sub>E</sub> =0V  $\Rightarrow$  M1 en OFF  $\Rightarrow$  V<sub>S</sub> =6V  $\Rightarrow$  S="1"

 $E="1" \Rightarrow V_E=6V \Rightarrow M1 \text{ en } ON \Rightarrow V_S \cong OV \Rightarrow S="0"$ 


#### CARACTERISTICA de TRANSFERENCIA



- > Si  $V_E \in [$  0V , 1,8V ] es un "0" de entrada, ya que la salida es aproximadamente 6V ("1")
- > Si  $V_E \in [2,2V, 6V]$  es un "1" de entrada, ya que la salida es aproximadamente 0V ("0")

La tension umbral  $V_T$  es aproximadamente 2,0V, ya que por debajo de este valor la puerta interpreta que la entrada es "0", y por encima como "1"


MARGENES de RUIDO:




NM(1)=3,3VNM(0)=1,5V

$$NM(1)=(V_{OH}-V_{IH})=5,5V-2,2V$$
  
 $NM(0)=(V_{IL}-V_{OL})=1,8V-0,3V$ 


TIEMPO de RETARDO de PROPAGACION (tpd)



$$t_{pd} = \frac{1}{2}(t_{LH} + t_{HL})$$





¿Qué puerta NOT tiene la mejor función de transferencia?





FAN-IN = Cargabilidad de entrada

FAN-IN = Número de entradas












A B	M1 M2	Мз М4	S1	S2
0 0	OFF OFF	OFF OFF	1	0
0 1	OFF OFF	ON ON	0	1
1 0	ON ON -	OFF OFF	0	1
1 1	OFF ON	OFF ON	1	0
			EQV	XOR


**EJERCICIOS:** 


Averiguar la función lógica realizada por las siguientes puertas.
























[  $r_{ON} << R$  y  $Vcc > V_T$  ]


La resistencia en conducción del MOSFET  $(r_{ON})$  debe ser mucho menor que la resistencia R. La alimentación (Vcc) debe ser mayor que la tensión umbral del MOSFET  $(V_T)$ 

E="0" 
$$(V_E=0V) \Rightarrow V_{GS}=V_G-V_S=0V < V_T \Rightarrow MOSFET$$
 en corte (OFF)  $\Rightarrow V_S=V_{CC} \Rightarrow S="1"$  E="1"  $(V_E=V_{CC}) \Rightarrow V_{GS}=V_{CC} > V_T \Rightarrow MOSFET$  en conducción  $(ON) \Rightarrow V_S \cong OV \Rightarrow S="0"$ 


Habitualmente la resistencia R se sustituye por un MOSFET. De esta forma se disminuye el tamaño del circuito. Como resistencia de carga, puede emplearse un MOSFET de enriquecimiento, de empobrecimiento, o bien un MOSFET de canal P (llamado entonces CMOS—Pseudo—NMOS).



Si una puerta NMOS ha sido bien diseñada: Entrada "0" a un MOSFET lo pone en corte, y entrada "1" lo pone en conducción.




<u> A E</u>	}   S	MA	Мв
0 0	) 1	OFF	OFF ON
0 1	0	OFF	ON
1 0	) 0	ON	OFF
1 1	0	ON	ON
-	NOR	•	




Α	В	S	Ма	Мв [
0	0	1	OFF	OFF
0	1	1	OFF	ON*
1	0	1		OFF
1	1	0	ON	ON
		NAND		

(ON\*: En realidad esta en OFF)









 $E="0" \quad (V_E=0V) \ \Rightarrow \ V_{SG}=V_S-V_G=Vcc \ >V_T \ \Rightarrow \ MOSFET \ en \ conducción \ (ON) \ \Rightarrow V_S\cong Vcc \ \Rightarrow \ S="1" \\ E="1" \quad (V_E=Vcc) \ \Rightarrow \ V_{SG}=Vcc-Vcc=0V<V_T \ \Rightarrow \ MOSFET \ en \ corte \ (OFF) \ \Rightarrow V_S=0V \ \Rightarrow \ S="0"$ 

La resistencia R se sustituye por un MOSFET de canal P en Saturación.




Si una puerta PMOS ha sido bien diseñada: ///
Entrada "0" a un MOSFET lo pone en conducción, y entrada "1" lo pone en corte.




Α	В	S	MA	Мв	L
0	0	1	ON	ON	
_0	1	1	ON	OFF	L
1	0	1	OFF	ON OFF	
1	1	0	OFF	OFF	
-		NAND	•		_

A	В	S	MA	Мв	
0	0	1	ON ON*	ON OFF	
_0	1	0	ON*	OFF	
1	0	0	OFF OFF	ON*	
1	1	0	OFF	OFF	
		NOR	•		_



(ON\*: En realidad esta en OFF)





### Nota:


Los sustratos de MOSFET de canal N deben conectarse a la tensión más negativa del circuito (a tierra)


Los sustratos de MOSFET de canal P deben conectarse a la tensión más positiva del circuito (a Vcc)

## MOSFET-COMPLEMENTARIO










E="0" 
$$(V_E = 0V) \Rightarrow \begin{bmatrix} MOSFET & P & ON \\ MOSFET & N & OFF \end{bmatrix} \Rightarrow V_S = V_S$$
  
E="1"  $(V_E = V_{CC}) \Rightarrow \begin{bmatrix} MOSFET & P & OFF \\ MOSFET & N & ON \end{bmatrix} \Rightarrow V_S = 0V_S$ 

- ⊕ Consumo mucho menor que en la NMOS o en la PMOS, y por tanto menor aún que en las familias lógicas bipolares.
- Ocupa más espacio en el circuito integrado (especialmente para puertas complejas).

El consumo estático es prácticamente nulo.


El consumo aumenta con la frecuencia de trabajo.



Vcc φ

Α	В	S	MAP	Man	Мвр	Мви
0	0	1	ON	OFF	ON	OFF
_0	1	0	ON	OFF	OFF	ON
1	0	0	OFF	ON	ON	OFF
1	1	0	OFF	ON	OFF	ON
		NOR				

Α	В	S	Map	Man	Мвр	$M_{\mbox{\footnotesize{BN}}}$	
0	0	1	ON	OFF	ON	OFF	Г
0	1	1	ON	OFF	OFF	ON	
1	0	1	OFF	ON	ON	OFF	Г
1	1	0	OFF	ON	OFF	ON	
		NAND					_



A	B
C	$S = (A \cdot B) + C$
A	C
B	(A B) (C - (A B) (C
///	$\overline{(A \cdot B) + C} = (\overline{A} + \overline{B}) \cdot \overline{C}$

АВС	S	MAP	MAN	Мвр	$M_{BN}$	Мсе	Mcn
0 0 0	1	ON	OFF	ON	OFF	ON	OFF
0 0 1	0	ON	OFF	ON	OFF	OFF	ON
0 1 0	1	ON	OFF	OFF	ON	ON	OFF
0 1 1	0	ON	OFF	OFF	ON	OFF	ON
1 0 0	1	OFF	ON	ON	OFF	ON	OFF
1 0 1	0	OFF	ON	ON	OFF	OFF	ON
1 1 0	0	OFF	ON	OFF	ON	ON	OFF
1 1 1	0	OFF	ON	OFF	ON	OFF	ON

También se puede realizar la misma función lógica combinando puertas NAND, NOR y NOT de tipo CMOS.

### 

Como conmutadores se utilizan interruptores CMOS.

Por simplicidad, en los esquemas utilizaremos transistores NMOS. Una puerta PTL que genera una función lógica y su complementaria se llama CPL (Lógica de Paso Complementaria)

Conmutador NMOS: "0" ⇒ OFF "1" ⇒ ON

Α	В	S1	$S_2$	S <sub>3</sub>	S4	S <sub>5</sub>	S <sub>6</sub>
0	0	0	1	0	1	0	1
_0	1	0	1	1	0	1	0
1	0	0	1	1	0	1	0
1	1	1	0	1	0	0	1
		AND	NAND	OR	NOR	XOR	EQV

$$S_{1} = A B + \overline{A} 0 = A \cdot B$$

$$S_{2} = A \overline{B} + \overline{A} 1 = \overline{A} \cdot \overline{B}$$

$$S_{3} = A 1 + \overline{A} B = A + B$$

$$S_{4} = A 0 + \overline{A} \overline{B} = \overline{A} + \overline{B}$$

$$S_{5} = A \overline{B} + \overline{A} B$$

$$S_{6} = A B + \overline{A} \overline{B}$$

$$S_{1} = \overline{A} \cdot \overline{B}$$

$$S_{2} = A \overline{B} + \overline{A} B$$

$$S_{3} = \overline{A} \cdot \overline{B} = \overline{A} + \overline{B}$$

$$S_{4} = \overline{A} \cdot \overline{B} = \overline{A} + \overline{B}$$

$$S_{5} = \overline{A} \cdot \overline{B} + \overline{A} \cdot \overline{B}$$

$$S_{6} = \overline{A} \cdot \overline{B} + \overline{A} \cdot \overline{B}$$

$$S_{6} = \overline{A} \cdot \overline{B} + \overline{A} \cdot \overline{B}$$

$$S_{6} = \overline{A} \cdot \overline{B} + \overline{A} \cdot \overline{B}$$

$$S_{6} = \overline{A} \cdot \overline{B} + \overline{A} \cdot \overline{B}$$

$$S_{6} = \overline{A} \cdot \overline{B} + \overline{A} \cdot \overline{B}$$

$$S_{6} = \overline{A} \cdot \overline{B} + \overline{A} \cdot \overline{B}$$

$$S_{6} = \overline{A} \cdot \overline{B} + \overline{A} \cdot \overline{B}$$

$$S_{7} = \overline{A} \cdot \overline{B} + \overline{A} \cdot \overline{B}$$

$$S_{7} = \overline{A} \cdot \overline{B} + \overline{A} \cdot \overline{B}$$

$$S_{7} = \overline{A} \cdot \overline{B} + \overline{A} \cdot \overline{B}$$

$$S_{7} = \overline{A} \cdot \overline{B} + \overline{A} \cdot \overline{B}$$

$$S_{7} = \overline{A} \cdot \overline{B} + \overline{A} \cdot \overline{B}$$

$$S_{7} = \overline{A} \cdot \overline{B} + \overline{A} \cdot \overline{B}$$

$$S_{7} = \overline{A} \cdot \overline{B} + \overline{A} \cdot \overline{B}$$

$$S_{7} = \overline{A} \cdot \overline{B} + \overline{A} \cdot \overline{B}$$

$$S_{7} = \overline{A} \cdot \overline{B} + \overline{A} \cdot \overline{B}$$

$$S_{7} = \overline{A} \cdot \overline{B} + \overline{A} \cdot \overline{B}$$

$$S_{7} = \overline{A} \cdot \overline{B} + \overline{A} \cdot \overline{B}$$

$$S_{7} = \overline{A} \cdot \overline{B} + \overline{A} \cdot \overline{B}$$

$$S_{7} = \overline{A} \cdot \overline{B} + \overline{A} \cdot \overline{B}$$

$$S_{7} = \overline{A} \cdot \overline{B} + \overline{A} \cdot \overline{B}$$

$$S_{7} = \overline{A} \cdot \overline{B} + \overline{A} \cdot \overline{B}$$

$$S_{7} = \overline{A} \cdot \overline{B} + \overline{A} \cdot \overline{B}$$

$$S_{7} = \overline{A} \cdot \overline{B} + \overline{A} \cdot \overline{B}$$

$$S_{7} = \overline{A} \cdot \overline{B} + \overline{A} \cdot \overline{B}$$

$$S_{7} = \overline{A} \cdot \overline{B} + \overline{A} \cdot \overline{B}$$

$$S_{7} = \overline{A} \cdot \overline{B} + \overline{A} \cdot \overline{B}$$

$$S_{7} = \overline{A} \cdot \overline{B} + \overline{A} \cdot \overline{B}$$

$$S_{7} = \overline{A} \cdot \overline{B} + \overline{A} \cdot \overline{B}$$

$$S_{7} = \overline{A} \cdot \overline{B} + \overline{A} \cdot \overline{B}$$

$$S_{7} = \overline{A} \cdot \overline{B} + \overline{A} \cdot \overline{B}$$

$$S_{7} = \overline{A} \cdot \overline{B} + \overline{A} \cdot \overline{B}$$

$$S_{7} = \overline{A} \cdot \overline{B} + \overline{A} \cdot \overline{B}$$

$$S_{7} = \overline{A} \cdot \overline{B} + \overline{A} \cdot \overline{B}$$

$$S_{7} = \overline{A} \cdot \overline{B} + \overline{A} \cdot \overline{B}$$

$$S_{7} = \overline{A} \cdot \overline{B} + \overline{A} \cdot \overline{B}$$

$$S_{7} = \overline{A} \cdot \overline{B} + \overline{A} \cdot \overline{B}$$

$$S_{7} = \overline{A} \cdot \overline{B} + \overline{A} \cdot \overline{B}$$

$$S_{7} = \overline{A} \cdot \overline{B} + \overline{A} \cdot \overline{B}$$

$$S_{7} = \overline{A} \cdot \overline{B} + \overline{A} \cdot \overline{B}$$

$$S_{7} = \overline{A} \cdot \overline{B} + \overline{A} \cdot \overline{B}$$

$$S_{7} = \overline{A} \cdot \overline{B} + \overline{A} \cdot \overline{B}$$

$$S_{7} = \overline{A} \cdot \overline{B} + \overline{A} \cdot \overline{B}$$

$$S_{7} = \overline{A} \cdot \overline{B} + \overline{A} \cdot \overline{B}$$

$$S_{7} = \overline{A} \cdot \overline{B} + \overline{A} \cdot \overline{B}$$

$$S_{7} = \overline{A} \cdot \overline{B} + \overline{A} \cdot \overline{B}$$

$$S_{7} = \overline{A} \cdot \overline{B} + \overline{A} \cdot \overline{B}$$

$$S_$$

#### **EJEMPLO:**

						conse				
A B.C	S <sub>1</sub>	S <sub>2</sub>	S3	S4_	S1 las e	S2 ntrado	Sz is serán:	AB   Z	ī Ī	
0 0:0	0	0	0	0	C	0	0	00	T <del>T</del> T	7
0 0 1	1	0	Ü	1	O	J	Ŭ	ΙĀ	ī в	
0 1:0	1	0	0	1	1	$\cap$	$\cap$	01 1	T <del>*</del> T	
0 1:1	1	0	0_	0	1	U	U	ΙΔ		S
1 0:0	0	0	0	1				_ <u> /</u> ` 10 <b>T∓</b> T		
1 0:1	0	1	1	1	0	С	С			†
1 1 0	1	0	1	1				<u></u> A	<u> </u>	
1 1:1	0	1	1	0	$\overline{C}$	С	1	<u> 11 J<del>*</del>T</u>		]
										[*B]

Para consequir


### EJERCICIO:

Diseñar circuitos PTL que realicen las funciones lógicas S<sub>1</sub>, S<sub>2</sub>, S<sub>3</sub> y S<sub>4</sub> con el número minimo de conmutadores. (Necesitarán 6, 2, 4 y 6 respectivamente.)

#### **EJEMPLO:**


En el siguiente ejemplo se tiene una red de paso en función de multiplexor (izda.) o en función de conversor digital—analógico (dcha.).

En el multiplexor la palabra digital AB selecciona en S uno de los cuatro canales de radio.




En el conversor D/A la palabra digital AB, proporciona en S, la tensión analógica correspondiente.

Las tensiones analógicas se pueden conseguir con un partidor de tensión como el de la figura.




# EECMOS CMOS PROGRAMABLE ELECTRICAMENTE



Utiliza transistores Mosfet de puerta flotante (G). Mediante una inyección de carga puede controlarse de forma permanente el estado de conducción (On/Off) del Mosfet.

Como puede observarse en el ejemplo, según el estado de los transistores G, se realizará en S una función u otra.


Si G1,G2,G3,G4= S= 
$$0 0 0 0 \overline{A \cdot B}$$
 0 1 0 1  $\overline{A}$  1 0 1 0  $\overline{B}$ 



En este circuito se muestra la variedad de funciones lógicas que se pueden obtener, en funcion del estado de los transistores G. Se ha elaborado con el mismo método que la EECMOS, pero aplicado a una puerta NMOS (por simplicidad).

G1	G2	G3	S=
0	0	0	1
1	0	0	C
0	1	0	$\overline{A\cdotD}$
0	0	1	B·D
0	1	1	D · (A+B)
1	0	1	<del>C+B·D</del>
_1	1	0	<del>C+D·A</del>
1	1	1	C+D·(A+B)





En las puertas CMOS, puede modificarse la etapa de salida. Se añaden transistores bipolares que facilitan una carga y descarga más rápida de la capacidad de la siguiente etapa, mientras pre—servan la baja disipación de potencia en reposo.



Elimina casi la mitad de los transistores (los PMOS) de la familia CMOS estática.


Con CLK=0 ("precarga")  $C_L$  se carga a "1". Con CLK=1 se produce la evaluación de la función lógica

#### **VENTAJAS:**


- ⊕ Menor espacio en el circuito integrado
- ⊕ Menor capacidad de entrada ⇒ Mayor velocidad
- ⊕ Potencia estática casi nula

#### **INCONVENIENTES:**


- ⊖ Necesita circuiteria de reloj
- O Necesita algún añadido frente al circuito de la figura
- ⊖ Necesita "refrescos" periódicos, ya que la carga se fuga por las capacidades parásitas
- ⊖ La corriente de fuga se duplica cada 10°C
- O Menor robustez que en la CMOS estática



CMOS Dinámica



### PROBLEMAS NMOS, PMOS, CMOS



Es NMOS, ya que por debajo de la salida son transistores N-MOSFET controlados por las variables de entrada, y por encima de la salida es un MOSFET en saturación que hace de resistencia.




Obtención de la función lógica en S revisando la tabla de verdad, o bien viendo las posibilidades de que S llegue a tierra:

La salida S será 0 (irá a tierra) si:

$$S = \overline{(A \cdot B) + (A + B)} = \overline{(A + B)}$$


Diseñar un circuito lógico que realice la función:  $Y = \overline{A + (B \cdot \overline{C}) \cdot \overline{D}}$ 

La haré con NMOS ...



- S?

Calcular la función lógica S:





Calcular la función lógica S:

Vcc

S será cero si:

$$(\overline{A} = 1 \text{ o } B = 1) \text{ y } \overline{A} = 1$$
  
 $S = (\overline{\overline{A} + B) \cdot \overline{A}} = A$ 






P-MOSFET ON si le llega a la puerta un "0" P-MOSFET OFF si le llega a la puerta un "1"

S valdrá "1" (Vcc) si:

$$(A=0 \ y \ B=0) \ o \ C=0$$
  
 $S=(\overline{A} \cdot \overline{B}) + \overline{C}$ 




Calcular las funciones lógicas S1 y S

S1 será 0 (tierra) si:

$$S1 = [D + E]$$

S será 0 (tierra) si:

$$S = \overline{A \cdot B + S1} = \overline{A \cdot B + [\overline{D + E}]}$$




Calcular S (A, B, C y Z entradas)


S será 0 si:

$$[(A=1 y C=1) o B=1] y Z=1$$

$$S = \overline{[A \cdot C + B] \cdot Z}$$





No es una puerta CMOS, ni NMOS, ni PMOS por tanto, hay que revisar todos los casos de la tabla de verdad




En este caso S está conectado a Vcc y a tierra simultáneamente Por tanto, el valor de S dependerá de la resistencia en conducción de los transistores.

No se puede saber a priori, el valor de la tensión de salida.





S no tiene camino ni a Vcc ni a tierra, S está desconectada, S está en circuito abierto.



S conectada a tierra Vs=0V ⇒ S="0"