

WUOLAH



Notnull

www.wuolah.com/student/Notnull



4551

Preguntas-para-el-tipo-test-de-AC-TODOS.pdf

TODAS las preguntas AC



2º Arquitectura de Computadores



Grado en Ingeniería Informática - Tecnologías Informáticas



Escuela Técnica Superior de Ingeniería Informática
Universidad de Sevilla

CUNEF

POSTGRADO EN
DATA SCIENCE

Excelencia, futuro, éxito.

 **Santander**

*Programa Financiación a la
Excelencia CUNEF-Banco
Santander e incorporación
al banco finalizado el máster.*

Tema 1

1) El modo de direccionamiento Inmediato:

- a) El operando se encuentra en la propia instrucción.
- b) El operando se encuentra almacenado en un registro.
- c) El operando se encuentra almacenado en memoria.
- d) El operando no se almacena.

2) El modo de direccionamiento Directo a registro:

- a) El operando se encuentra en la propia instrucción.
- b) El operando se encuentra almacenado en un registro.
- c) El operando se encuentra almacenado en memoria.
- d) El operando no se almacena.

3) El modo de direccionamiento indirecto a registro con desplazamiento:

- a) El operando se encuentra en la propia instrucción.
- b) El operando se encuentra almacenado en un registro.
- c) El operando se encuentra almacenado en memoria, en una dirección relativa al valor de un registro.
- d) El operando no se almacena.

4) El modo de direccionamiento Inmediato permite:

- a) Solo permite operandos destino.
- b) Permite operandos fuente y destino
- c) Solo permite operandos fuente.
- d) No permite operandos.

5) El modo de direccionamiento Directo a registro permite:

- a) Solo permite operandos destino.
- b) Permite operandos fuente y destino
- c) Solo permite operandos fuente.
- d) No permite operandos.

6) El modo de direccionamiento indirecto a registro con desplazamiento permite:

- a) Solo permite operandos destino.
- b) Permite para operandos fuente en operaciones de carga, y para operandos destino en operaciones de almacenamiento.
- c) Solo permite operandos fuente.
- d) No permite operandos.

7) Que operación carga palabra:

- a) lwi \$t1, 40(\$t3)
- b) lbu \$t1, 40(\$t3)
- c) sw \$t1, 40(\$t3)
- d) lw \$t1, 40(\$t3)

8) Que operación almacena palabra:

- a) lwi \$t1, 40(\$t3)
- b) lbu \$t1, 40(\$t3)



CUNEF

**POSTGRADO EN
DATA SCIENCE**

*Haz como
Marcos y
convierte tu
talento en
oportunidades
profesionales.*

“ El Máster en Data Science de CUNEF me ha permitido tanto ampliar mis conocimientos de programación y matemáticas como conseguir el trabajo que quería. Era importante para mí encontrar un máster con conocimientos no sólo teóricos, sino también enfocado en las aplicaciones prácticas que tiene la ciencia de datos para resolver problemas de negocio.”

MARCOS BARERRA - Data Scientist



Más de 1.600 acuerdos con empresas.

Excelencia,
futuro, **éxito.**

- c) sw \$t1, 40(\$t3)
- d) lw \$t1, 40(\$t3)

9) La memoria es:

- a) El elemento activo que lleva a cabo las funciones de procesamiento de datos del computador.
- b) El elemento que permite al computador comunicarse con el mundo exterior y los dispositivos de almacenamiento permanente.
- c) El elemento que almacena los programas.
- d) El elemento que no hace nada.

10) El procesador es:

- a) El elemento activo que lleva a cabo las funciones de procesamiento de datos del computador, la ejecución de los programas.
- b) El elemento que permite al computador comunicarse con el mundo exterior y los dispositivos de almacenamiento permanente.
- c) El elemento que almacena los programas.
- d) El elemento que no hace nada.

11) La unidad de entrada y salida:

- a) El elemento activo que lleva a cabo las funciones de procesamiento de datos del computador, la ejecución de los programas.
- b) El elemento que permite al computador comunicarse con el mundo exterior y los dispositivos de almacenamiento permanente.
- c) El elemento que almacena los programas.
- d) El elemento que no hace nada.

12) La unidad de entrada y salida:

- a) El elemento activo que lleva a cabo las funciones de procesamiento de datos del computador, la ejecución de los programas.
- b) El elemento que permite al computador comunicarse con el mundo exterior y los dispositivos de almacenamiento permanente.
- c) El elemento que almacena los programas.
- d) El elemento que no hace nada.

13) La memoria principal RAM:

- a) Es la mas cercana al procesador.
- b) Es la mas cercana a la memoria secundaria (Disco duro).
- c) No importa el orden.
- d) Es Procesador – Memoria Cache – Memoria Principal – Memoria secundaria.

Tema 2

1) A la hora de evaluar un computador o comparar distintos computadores, hay que tener en cuenta distintos factores de diseño:

- a) El rendimiento o prestaciones.
- b) El coste.
- c) El consumo.
- d) Todas son correctas.

2) El mejor producto será:

- a) El que el consumo sea menor.
- b) El que sea capaz de mantener el mejor equilibrio entre todos estos factores.
- c) El que el coste sea mayor.
- d) El que el rendimiento sea el mejor.

3) Tiempo de ejecución (o tiempo de respuesta):

- a) Es el tiempo que tarda el pc en encenderse.
- b) Es el tiempo total requerido por un computador para completar una tarea (ejecutar un programa), incluidos los accesos a disco, los accesos a memoria, las operaciones de entrada/salida, la sobrecarga del sistema operativo, etc.
- c) Es el tiempo total requerido por un computador para completar una programa, sin incluir los accesos a disco, los accesos a memoria, las operaciones de entrada/salida, la sobrecarga del sistema operativo, etc.
- d) Es el tiempo total requerido por un computador para completar un ejecutable.

4) El tiempo es la medida de las prestaciones de un computador:

- a) El computador que ejecuta la mas cantidad de trabajo en el mayor tiempo es el más rápido...
- b) El computador que ejecuta la menos cantidad de trabajo en el mayor tiempo es el más lento...
- c) El computador que ejecuta la misma cantidad de trabajo en el mayor tiempo es el más rápido...
- d) El computador que ejecuta la misma cantidad de trabajo en el menor tiempo es el más rápido...

5) Ciclos de reloj por instrucción:

- a) Se define como el número medio de ciclos de reloj por instrucción para un programa o fragmento de un programa
- b) Se define como el número total por instrucción para un programa o fragmento de un programa
- c) Se define como el número medio de vueltas de reloj por instrucción para un programa o fragmento de un programa
- d) Se define como el número exacto de ciclos de reloj por instrucción para un programa o fragmento de un programa

6) La única medida completa y fiable de las prestaciones de un computador es el _____.

- a) CPI.
- b) El tiempo.
- c) Los ciclos de reloj.
- d) Frecuencia de reloj.

7) Que es el MIPS.

- a) Millones de instrumentos por segundo.
- b) Billones de instrucciones por segundo.
- c) Millones de instrucciones por minutos.
- d) Millones de instrucciones por segundo.

8) Que es el MFLOPS.

- a) Millones de operadores de punto flotante por segundo.
- b) Billones de operaciones de punto flotante por segundo.
- c) Millones de operaciones de punto flotante por segundo.
- d) Millones de operaciones de punto flotante por minuto.

9) Programa utilizado para comparar las prestaciones de un computador.

- a) Programa de trabajo.
- b) Programa de carga.
- c) Programa de incrementos.
- d) Programa de prueba(benchmark).

10) El coste...

- a) aumenta la producción.
- b) El coste aumenta con el tiempo.

POSTGRADO EN DATA SCIENCE

Lidera tu futuro y realiza
prácticas como
científico de datos.

Más de 1.600
acuerdos con
empresas



amazon

McKinsey & Company

KPMG

accenture

pwc

Morgan Stanley

CUNEF

Excelencia,
futuro, éxito.

- c) No se tiene en cuenta para el diseño.
- d) Es uno de los factores de diseño importantes en un computador.

Tema 3

1) En las arquitecturas registro-registro:

- a) ninguna instrucción tiene operando en memoria.
- b) ninguna operación ALU tienen operando en memoria.
- c) el código es más compacto que en las arquitecturas memoria-memoria.
- d) todas las operaciones ALU se realizan mediante la pila.

2) En el modo de direccionamiento indirecto con memoria:

- a) la dirección efectiva del operando se encuentra almacenada en memoria en la dirección especificada en la instrucción.
- b) el operando se encuentra en la instrucción.
- c) la dirección efectiva del operando se encuentra en la instrucción.
- d) la dirección efectiva del operando se encuentra en un registro.

3) En el modo de direccionamiento indirecto con registro:

- a) la dirección efectiva del operando se encuentra almacenada en memoria en la dirección especificada en la instrucción.
- b) la dirección efectiva del operando se encuentra en un registro.
- c) el operando se encuentra en la instrucción.
- d) la dirección efectiva del operando se encuentra en la instrucción.

4) Los procesadores RISC están basados en arquitecturas:

- a) memoria-memoria.
- b) registro-registro.
- c) registro-memoria.
- d) en cualquiera siempre y cuando el repertorio de instrucciones sea reducido.

5) En un procesador en el que el tamaño de instrucción coincide con el tamaño de palabra no puede existir el modo de direccionamiento:

- a) indirecto con registro.
- b) directo a registro.
- c) directo a memoria o absoluto.
- d) indirecto con desplazamiento.

6) Si un procesador incluye una instrucción que suma el contenido de dos registros y almacena el resultado en memoria, entonces:

- a) tiene una arquitectura reg-reg.
- b) tiene una arquitectura reg-mem o mem-mem.
- c) tiene una arquitectura reg-mem.
- d) tiene una arquitectura propia de los RISC.

7) El lenguaje de alto nivel...

- a) Se hace uso de nombres simbólicos que vienen a ser el código de la operación y los operandos. Se expresan las operaciones usando operaciones de transferencia de datos o desde registros.

WUOLAH

- b) Es el nivel de abstracción más próximo al dominio del problema a resolver, fácil de entender para el humano. Expresa las operaciones de forma algebraica, concisa, usando variables.
- c) Viene dado simplemente por instrucciones y datos codificados en código binario.
- d) Ninguna son correctas.

8) El lenguaje ensamblador...

- a) Se hace uso de nombres simbólicos que vienen a ser el código de la operación y los operandos. Se expresan las operaciones usando operaciones de transferencia de datos o desde registros.
- b) Es el nivel de abstracción más próximo al dominio del problema a resolver, fácil de entender para el humano. Expresa las operaciones de forma algebraica, concisa, usando variables.
- c) Viene dado simplemente por instrucciones y datos codificados en código binario.
- d) Ninguna son correctas.

9) El lenguaje máquina...

- a) Se hace uso de nombres simbólicos que vienen a ser el código de la operación y los operandos. Se expresan las operaciones usando operaciones de transferencia de datos o desde registros.
- b) Es el nivel de abstracción más próximo al dominio del problema a resolver, fácil de entender para el humano. Expresa las operaciones de forma algebraica, concisa, usando variables.
- c) Viene dado simplemente por instrucciones y datos codificados en código binario.
- d) Ninguna son correctas.

10) El puntero de pila...

- a) Almacena la dirección de la siguiente instrucción a ejecutar.
- b) Se utilizan para almacenar datos del programa de modo temporal.
- c) Almacena la dirección de la cabecera de la pila del sistema.
- d) Almacena códigos o bits de condición.

11) El contador de programa...

- a) Almacena la dirección de la siguiente instrucción a ejecutar.
- b) Se utilizan para almacenar datos del programa de modo temporal.
- c) Almacena la dirección de la cabecera de la pila del sistema.
- d) Almacena códigos o bits de condición.

12) El registro de datos o de propósito general...

- a) Almacena la dirección de la siguiente instrucción a ejecutar.
- b) Se utilizan para almacenar datos del programa de modo temporal.
- c) Almacena la dirección de la cabecera de la pila del sistema.
- d) Almacena códigos o bits de condición.

13) Direccionamiento inmediato...

- a) La dirección efectiva del operando está especificada en la instrucción. $EA = A$.
- b) El operando está contenido en un campo de la propia instrucción máquina. $Operando = A$.
- c) La dirección efectiva del operando está almacenada en la dirección de memoria especificada en la instrucción. $EA = (A)$.
- d) El operando está contenido en un registro de la CPU. $Operando = (Ri)$.

13) Direccionamiento directo a registro...

- a) La dirección efectiva del operando está especificada en la instrucción. $EA = A$.

- b) El operando está contenido en un campo de la propia instrucción máquina. Operando = A.
- c) La dirección efectiva del operando está almacenada en la dirección de memoria especificada en la instrucción. EA = (A).
- d) El operando está contenido en un registro de la CPU. Operando = (Ri).

14) Direccionamiento indirecto con memoria...

- a) La dirección efectiva del operando está especificada en la instrucción. EA = A.
- b) El operando está contenido en un campo de la propia instrucción máquina. Operando = A.
- c) La dirección efectiva del operando está almacenada en la dirección de memoria especificada en la instrucción. EA = (A).
- d) El operando está contenido en un registro de la CPU. Operando = (Ri).

15) Direccionamiento directo a memoria...

- a) La dirección efectiva del operando está especificada en la instrucción. EA = A.
- b) El operando está contenido en un campo de la propia instrucción máquina. Operando = A.
- c) La dirección efectiva del operando está almacenada en la dirección de memoria especificada en la instrucción. EA = (A).
- d) El operando está contenido en un registro de la CPU. Operando = (Ri).

16) Direccionamiento indirecto con desplazamiento...

- a) La dirección efectiva del operando se calcula sumando el campo desplazamiento al contenido del registro especificado. EA = (Ri) + A.
- b) El operando está contenido en un campo de la propia instrucción máquina. Operando = A.
- c) La dirección efectiva del operando está almacenada en la dirección de memoria especificada en la instrucción. EA = (A).
- d) El operando está contenido en un registro de la CPU. Operando = (Ri).

17) Direccionamiento indirecto con registro...

- a) La dirección efectiva del operando se calcula sumando el campo desplazamiento al contenido del registro especificado. EA = (Ri) + A.
- b) El operando está contenido en un campo de la propia instrucción máquina. Operando = A.
- c) La dirección efectiva del operando está almacenada en el registro especificado en la instrucción. EA = (Ri).
- d) El operando está contenido en un registro de la CPU. Operando = (Ri).

18) El Registro-Memoria tiene...

- a) 2 operandos y se permite que como máximo solo haya 1 operando en memoria para reducir el tamaño de las instrucciones. Uno es fuente y otro es destino.
- b) 3 operandos y se permite que todos puedan estar operando en memoria.
- c) 3 operandos y ninguno puede estar operando en memoria.
- d) 5 operandos y todos puede estar operando en memoria.

19) El Registro-Registro tiene...

- a) 2 operandos y se permite que como máximo solo haya 1 operando en memoria para reducir el tamaño de las instrucciones. Uno es fuente y otro es destino.
- b) 3 operandos y se permite que todos puedan estar operando en memoria.
- c) 3 operandos y ninguno puede estar operando en memoria, solo se accede a memoria con load y store.
- d) 5 operandos y todos puede estar operando en memoria.

20) El Memoria-Memoria tiene...

- a) 2 operandos y se permite que como máximo solo haya 1 operando en memoria para reducir el tamaño de las instrucciones. Uno es fuente y otro es destino.

- b) 3 operandos y se permite que todos puedan estar operando en memoria.
- c) 3 operandos y ninguno puede estar operando en memoria, solo se accede a memoria con load y store.
- d) 5 operandos y todos puede estar operando en memoria.

21) La arquitectura que es fácil de usar para programadores de ensamblador CISC.

- a) Registro – Registro.
- b) Memoria – Memoria.
- c) Registro – Memoria.
- d) Todos.

22) Una instrucción de tipo J es...

- a) Una carga y almacenamiento.
- b) Una operación de la alu.
- c) Un salto.
- d) Un salto incondicional.

23) Una instrucción de tipo R es...

- a) Una carga y almacenamiento.
- b) Una operación de la alu.
- c) Un salto.
- d) Un salto incondicional.

24) Una instrucción de tipo I es...

- a) Una carga y almacenamiento de bytes.
- b) Una operación de la alu.
- c) Un salto.
- d) Un salto incondicional.

25) La arquitectura RISC...

- a) Tiene un numero reducido de modos de direccionamiento.
- b) Instrucciones que realizan operaciones simples.
- c) Repertorio reducido de instrucciones.
- d) Todas son verdaderas.

26) La arquitectura RISC...

- a) Número reducido de registros.
- b) Instrucciones que realizan operaciones complejas.
- c) Amplio Repertorio instrucciones.
- d) Todas son verdaderas.

Tema 4

1) Una CPU tiene una cache con 32 líneas que divide las direcciones en los siguientes campos: DESPLAZAMIENTO de 8 bits, INDICE de 4 bits y ETIQUETA de 20 bits. Indique que afirmación es la correcta:

“ El Máster en Data Science de CUNEF es específico para el sector financiero y tiene como elemento diferenciador la combinación de ciencia (modelos y técnicas) y experiencia (conocimiento del negocio de las entidades financieras). ”

JUAN MANUEL ZANÓN
Director - CRM & Commercial
Intelligence Expert

YGROUP



Convierte el desafío en
oportunidad y especialízate
en Data Science.

Más de 1.600
acuerdos con
empresas

- a) La caché es asociativa por conjuntos de 8 vías.
- b) La caché es asociativa por conjuntos de 4 vías.
- c) La caché es asociativa por conjuntos de 2 vías.
- d) La caché es de mapeado directo.

Como el índice es 4, entonces $24 = 16 \text{ bloques o conjuntos. Siendo } x \text{ el número de vías necesario: } 16 \cdot x = 32 \cdot x = 2 \text{ vías.}$

2) Se tiene una caché de mapeado directo con la siguiente división de direcciones: DESPLAZAMIENTO de 8 bits, INDICE de 4 bits y ETIQUETA de 20 bits. Indique el número y el tipo de fallos que se producen para la siguiente secuencia de referencias a direcciones de memoria: 0xA101, 0xA104, 0xB102, 0xBC03, 0xA1FF. Suponga que la caché está inicialmente vacía.

- a) 4 fallos forzosos y 0 fallos por conflicto.
- b) 3 fallos forzosos y 0 fallos por conflicto.
- c) 3 fallos forzosos y 1 fallos por conflicto.
- d) 2 fallos forzosos y 1 fallo por conflicto.

Dir. física	Etiqueta	Línea	F/A
0xA101	A	1	Fallo forzoso
0xA104	A	1	Acerto
0xB102	B	1	Fallo forzoso
0xBC03	B	C	Fallo forzoso
0xA1FF	A	1	Fallo por conflicto

3) Un sistema de memoria virtual tiene las siguientes características: direcciones virtuales de V bits, direcciones físicas de F bits, tamaño de pagina de 2P bytes y una TLB de mapeado directo con 2L líneas. Indique cuantos elementos tiene la tabla.

- a) 2^{F-P-L}
- b) 2^{F-P}
- c) 2^{V-P-L}
- d) 2^{V-P}

Sea V los bits de la dirección virtual, P los bits de desplazamiento de pagina y x los bits del número de pagina virtual, entonces $x + P = V \rightarrow x = V - P$. Por tanto, habrá 2^{V-P} elementos en la tabla de paginas.

4) Localidad temporal...

- a) Si se referencia un elemento, no tenderá a volver a ser referenciado pronto.
- b) Si se referencia un elemento, los elementos cercanos a él no tenderán a ser referenciados pronto.
- c) Si se referencia un elemento, los elementos cercanos a él tenderán a ser referenciados pronto.
- d) Si se referencia un elemento, tenderá a volver a ser referenciado pronto.

5) Localidad espacial...

- a) Si se referencia un elemento, no tenderá a volver a ser referenciado pronto.
- b) Si se referencia un elemento, los elementos cercanos a él no tenderán a ser referenciados pronto.
- c) Si se referencia un elemento, los elementos cercanos a él tenderán a ser referenciados pronto.
- d) Si se referencia un elemento, tenderá a volver a ser referenciado pronto.

6) Jerarquía de memoria... Indica la falsa.

- a) Cada nivel es más pequeño, más rápido y más caro por byte que el siguiente, a medida que disminuye la distancia hasta la CPU.
- b) Organizar el sistema de memoria en varios niveles.
- c) Todos los datos de un nivel están contenidos también en el siguiente nivel inferior.
- d) Todas son falsas.

7) Inclusión...

- a) Cualquier información almacenada en un nivel de memoria, debe encontrarse también en los niveles inferiores.
- b) Las copias de la misma información existentes en los distintos niveles deben ser consistentes.

POSTGRADO EN DATA SCIENCE

CUNEF

Excelencia,
futuro, éxito.

WUOLAH

- c) Los programas favorecen una parte de su espacio de direcciones en cualquier instante de tiempo.
- d) Todas son falsas.

8) Coherencia...

- a) Cualquier información almacenada en un nivel de memoria, debe encontrarse también en los niveles inferiores.
- b) Las copias de la misma información existentes en los distintos niveles deben ser consistentes.
- c) Los programas favorecen una parte de su espacio de direcciones en cualquier instante de tiempo.
- d) Todas son falsas.

9) Localidad de referencia (localidad espacial y temporal)...

- a) Cualquier información almacenada en un nivel de memoria, debe encontrarse también en los niveles inferiores.
- b) Las copias de la misma información existentes en los distintos niveles deben ser consistentes.
- c) Los programas favorecen una parte de su espacio de direcciones en cualquier instante de tiempo.
- d) Todas son falsas.

10) Bloque...

- a) Todas falsas.
- b) Todas verdaderas.
- c) Máxima unidad de información que puede estar presente o no en la jerarquía de dos niveles.
- d) Mínima unidad de información que puede estar presente o no en la jerarquía de dos niveles.

11) Tiempo de acierto...

- a) Tiempo para acceder a la primera palabra de un bloque en un fallo.
- b) Es el tiempo para sustituir un bloque del nivel superior por el bloque correspondiente del nivel más bajo, más el tiempo en proporcionar el dato pedido (que está incluido en dicho bloque) al nivel que está por encima en la jerarquía o a la CPU.
- c) Es el tiempo para acceder al nivel superior de la jerarquía de memoria, que incluye el tiempo para determinar si el acceso es un acierto o un fallo.
- d) Fracción de accesos a memoria que suponen un fallo (es decir, no encontrados en el nivel superior).

12) Tiempo de fallos...

- a) Tiempo para acceder a la primera palabra de un bloque en un fallo.
- b) Es el tiempo para sustituir un bloque del nivel superior por el bloque correspondiente del nivel más bajo, más el tiempo en proporcionar el dato pedido (que está incluido en dicho bloque) al nivel que está por encima en la jerarquía o a la CPU.
- c) Es el tiempo para acceder al nivel superior de la jerarquía de memoria, que incluye el tiempo para determinar si el acceso es un acierto o un fallo.
- d) Fracción de accesos a memoria que suponen un fallo (es decir, no encontrados en el nivel superior).

13) Tiempo de penalización por fallos...

- a) Tiempo para acceder a la primera palabra de un bloque en un fallo.
- b) Es el tiempo para sustituir un bloque del nivel superior por el bloque correspondiente del nivel más bajo, más el tiempo en proporcionar el dato pedido (que está incluido en dicho bloque) al nivel que está por encima en la jerarquía o a la CPU.
- c) Es el tiempo para acceder al nivel superior de la jerarquía de memoria, que incluye el tiempo para determinar si el acceso es un acierto o un fallo.
- d) Fracción de accesos a memoria que suponen un fallo (es decir, no encontrados en el nivel superior).

14) Los bloques en caché se denominan...

- a) Vías.

- b) Líneas.
- c) Ciclos.
- d) Bloques.

15) La dirección de bloque...

- a) Permite direccionar los diferentes bytes del bloque requeridos por la CPU.
- b) Permite direccionar los diferentes bloques de memoria.

16) El desplazamiento...

- a) Permite direccionar los diferentes bytes del bloque requeridos por la CPU.
- b) Permite direccionar los diferentes bloques de memoria.

17) Cachés de correspondencia directa (o de mapeado directo)...

- a) Cada bloque tiene asociada una varias líneas en la que puede ubicarse.
- b) Los bloques pueden ubicarse en cualquier línea.
- c) Cada bloque tiene asociada una única línea en la que puede ubicarse.
- d) Cada bloque tiene asociado un conjunto de líneas en las que puede ubicarse.

18) Cachés de totalmente asociativas (o completamente asociativas)...

- a) Cada bloque tiene asociada una varias líneas en la que puede ubicarse.
- b) Los bloques pueden ubicarse en cualquier línea.
- c) Cada bloque tiene asociada una única línea en la que puede ubicarse.
- d) Cada bloque tiene asociado un conjunto de líneas en las que puede ubicarse.

19) Cachés asociativas por conjuntos de k vías...

- a) Cada bloque tiene asociada una varias líneas en la que puede ubicarse.
- b) Los bloques pueden ubicarse en cualquier línea.
- c) Cada bloque tiene asociada una única línea en la que puede ubicarse.
- d) Cada bloque tiene asociado un conjunto de líneas en las que puede ubicarse.

20) ¿Cómo se sabe si un bloque de memoria está ubicado en caché a partir de la dirección de memoria emitida por la CPU?

- a) Para poder identificar al bloque de memoria que está almacenado en cada línea, la caché almacena también la dirección de bloque (o parte de ella). Esta información se denomina **etiqueta**.
- b) Para poder identificar al bloque de memoria que está almacenado en cada línea, la caché almacena también la dirección de bloque (o parte de ella). Esta información se denomina **índice**.
- c) Para poder identificar al bloque de memoria que está almacenado en cada línea, la caché almacena también la dirección de bloque (o parte de ella). Esta información se denomina **desplazamiento**.
- d) Todas son incorrectas.

21) Las cachés de correspondencia directa... Indica la falsa.

- a) Baja complejidad hardware.
- b) Tasa de fallos alta.
- c) Poca sobrecarga de memoria.
- d) Son mas rápidas.

22) Cachés completamente asociativas... Indica la falsa.

- a) Alta complejidad hardware.
- b) Tasa de fallos baja.
- c) Poca sobrecarga de memoria.
- d) Mucha sobrecarga de memoria.

23) Cachés asociativas por conjuntos... Indica la falsa.

- a) Al aumentar la asociatividad, el tiempo acierto de mayor tiempo de acceso y coste hardware aumenta.
- b) Poca sobrecarga de memoria.
- c) Al aumentar la asociatividad (es decir, el número de vías), disminuyen los fallos de caché.

24) Fallos forzosos...

- a) Se producen en el segundo acceso a un bloque de memoria.
- b) Ocurren cuando la caché no puede contener todos los bloques necesarios durante la ejecución de un programa.
- c) Se producen en el primer acceso a un bloque de memoria.
- d) Se producen cuando el núm. de referencias a bloques distintos que se ubican en la misma línea (o el mismo conjunto) es mayor que el grado de asociatividad de la caché.

25) Fallos por conflicto...

- a) Se producen en el segundo acceso a un bloque de memoria.
- b) Ocurren cuando la caché no puede contener todos los bloques necesarios durante la ejecución de un programa.
- c) Se producen en el primer acceso a un bloque de memoria.
- d) Se producen cuando el núm. de referencias a bloques distintos que se ubican en la misma línea (o el mismo conjunto) es mayor que el grado de asociatividad de la caché.

26) Fallos por capacidad...

- a) Se producen en el segundo acceso a un bloque de memoria.
- b) Ocurren cuando la caché no puede contener todos los bloques necesarios durante la ejecución de un programa.
- c) Se producen en el primer acceso a un bloque de memoria.
- d) Se producen cuando el núm. de referencias a bloques distintos que se ubican en la misma línea (o el mismo conjunto) es mayor que el grado de asociatividad de la caché.

27) Pagina virtual...

- a) Bloques en los que se divide la memoria principal. Tienen obviamente el mismo tamaño que las páginas virtuales.
- b) Bloques en los que se divide el espacio de memoria virtual.
- c) Bloques en los que se multiplica el espacio de memoria virtual.
- d) Bloques en los que se multiplica la memoria principal. Tienen obviamente el mismo tamaño que las páginas virtuales.

28) Pagina física o marco de pagina...

- a) Bloques en los que se divide la memoria principal. Tienen obviamente el mismo tamaño que las páginas virtuales.
- b) Bloques en los que se divide el espacio de memoria virtual.
- c) Bloques en los que se multiplica el espacio de memoria virtual.
- d) Bloques en los que se multiplica la memoria principal. Tienen obviamente el mismo tamaño que las páginas virtuales.

Tema 5

1) Los dispositivos externos son...

“ El Máster en Data Science de CUNEF me ha permitido ampliar mis conocimientos teóricos y conseguir el trabajo que quería gracias a su enfoque en las aplicaciones prácticas que tiene la ciencia de datos para resolver problemas de negocio.”

MARCOS BARERRA
Data Scientist



Haz como Marcos y convierte
tu talento en oportunidades
profesionales.

Más de 1.600
acuerdos con
empresas



POSTGRADO EN DATA SCIENCE



Excelencia,
futuro, éxito.

- a) Es un elemento que permite la conexión de muchos dispositivos externos a muchos buses del sistema.
- b) Es un elemento que permite la transferencia de un dispositivo externo al bus del sistema.
- c) Es un elemento que permite la conexión de un dispositivo externo al bus del sistema.
- d) Es un elemento que permite la transferencia de información entre la CPU y el mundo exterior.

2) Modulo de E/S...

- a) Es un elemento que permite la conexión de muchos dispositivos externos a muchos buses del sistema.
- b) Es un elemento que permite la transferencia de un dispositivo externo al bus del sistema.
- c) Es un elemento que permite la conexión de un dispositivo externo al bus del sistema.
- d) Es un elemento que permite la transferencia de información entre la CPU y el mundo exterior.

3) Cual es verdadera:

- a) Un computador solo puede estar formado por la CPU y la memoria.
- b) La misión principal del subsistema de E/S es la adaptación de los dispositivos externos para su conexión al bus del sistema.
- c) A menudo, la velocidad de transmisión de datos de los periféricos es mucho mayor que la de la memoria y la CPU (es necesario amortiguar esa diferencia de velocidades).
- d) Los formatos y tamaños de datos de los periféricos son iguales a los utilizados por el computador a los que se conectan.

4) El control de la transferencia de datos desde un dispositivo externo al procesador podría implicar la siguiente secuencia de pasos: Ordena.

- 5. Los datos se transfieren desde módulo de E/S al procesador.
 - 1. El procesador pregunta por el estado del dispositivo.
 - 4. El módulo de E/S obtiene los datos del dispositivo externo.
 - 3. Si el dispositivo está listo, el procesador solicita la transferencia (lectura) al módulo de E/S (mediante una orden).
 - 2. El módulo de E/S devuelve el estado del dispositivo.

5) La comunicación con el procesador implica las siguientes tareas... Indica la falsa.

- a) Agrupamiento de tareas.
- b) Transferencia de datos.
- c) Información de estado.
- d) Reconocimiento de dirección.

6) Cual no es una función del modulo de E/S.

- a) Agrupamiento de tareas.
- b) Control y temporización.
- c) Comunicación con los dispositivos.
- d) Almacenamiento temporal.

7) La comunicación con los dispositivos... Indica la falsa.

- a) Ordenes.
- b) Información de dirección.
- c) Información de estado.
- d) Datos.

8) E/S separada...

- a) El acceso a la E/S se realiza a través de la memoria.

WUOLAH

- b) El acceso a la E/S se realiza a través de un espacio de direcciones diferente al espacio de direcciones de memoria, al que llamaremos espacio de direcciones de E/S (puertos de E/S).
- c) El acceso a la E/S se realiza a través del espacio de direcciones de memoria; es decir, el acceso a los periféricos se hace como si se accediese a un dato almacenado en la memoria principal.
- d) El acceso a la E/S se realiza a través de la memoria, al que llamaremos puertos de salida.

9) E/S mapeada en memoria...

- a) El acceso a la E/S se realiza a través de la memoria.
- b) El acceso a la E/S se realiza a través de un espacio de direcciones diferente al espacio de direcciones de memoria, al que llamaremos espacio de direcciones de E/S (puertos de E/S).
- c) El acceso a la E/S se realiza a través del espacio de direcciones de memoria; es decir, el acceso a los periféricos se hace como si se accediese a un dato almacenado en la memoria principal.
- d) El acceso a la E/S se realiza a través de la memoria, al que llamaremos puertos de salida.

10) Existen 3 técnicas para realizar las operaciones de E/S... Indica la falsa.

- a) E/S programada.
- b) E/S por interrupciones.
- c) Acceso directo a registro.
- d) Acceso directo a memoria.

11) E/S programada...

- a) Permite evitar las esperas activas que se dan en la E/S programada, de manera que emplea interrupciones para indicar al procesador que un dispositivo de E/S necesita atención.
- b) También conocida como sondeo o encuesta (polling), consiste en un proceso en el que se comprueba periódicamente el estado de un dispositivo de E/S para determinar la necesidad de dar servicio al dispositivo.
- c) El procesador puede transferir datos a alta velocidad al precio de no hacer nada más y utilizando la E/S con interrupciones libera en parte al procesador a expensas de reducir la velocidad de E/S (debido a la sobrecarga que supone el cambio de contexto).
- d) Todas son verdaderas.

12) E/S por interrupciones...

- a) Permite evitar las esperas activas que se dan en la E/S programada, de manera que emplea interrupciones para indicar al procesador que un dispositivo de E/S necesita atención.
- b) También conocida como sondeo o encuesta (polling), consiste en un proceso en el que se comprueba periódicamente el estado de un dispositivo de E/S para determinar la necesidad de dar servicio al dispositivo.
- c) El procesador puede transferir datos a alta velocidad al precio de no hacer nada más y utilizando la E/S con interrupciones libera en parte al procesador a expensas de reducir la velocidad de E/S (debido a la sobrecarga que supone el cambio de contexto).
- d) Todas son verdaderas.

13) E/S por interrupciones...

- a) Permite evitar las esperas activas que se dan en la E/S programada, de manera que emplea interrupciones para indicar al procesador que un dispositivo de E/S necesita atención.
- b) También conocida como sondeo o encuesta (polling), consiste en un proceso en el que se comprueba periódicamente el estado de un dispositivo de E/S para determinar la necesidad de dar servicio al dispositivo.
- c) El procesador puede transferir datos a alta velocidad al precio de no hacer nada más y utilizando la E/S con interrupciones libera en parte al procesador a expensas de reducir la velocidad de E/S (debido a la sobrecarga que supone el cambio de contexto).

d) Todas son verdaderas.

14) Cual es verdadera...

- a) El DMAC transfiere el bloque de datos completo, palabra a palabra, directamente desde, o hacia, la memoria, sin que tenga que pasar a través del procesador.
- b) El DMAC transfiere la memoria completa.
- c) El DMAA transfiere el bloque de datos completo, palabra a palabra, directamente desde, o hacia, la memoria, sin que tenga que pasar a través del procesador.
- c) Todas son falsas.

Tema 6

1. Indique qué bucle es paralelizable usando Open MP.

A. for (i=0; i<10; i++) {
 a[i] = a[i] * 3;
 res += a[i];
}

B. for(i=0; i<10; i++) {
 a[i] = a[i-1] * 3;
}

El bucle del apartado B no puede ser paralelizable debido a que se puede estar produciendo una condición de carrera al acceder al elemento "i-1" del vector a.

- C. Ninguno.
- D. Los dos son paralelizables.

2. Al ejecutar el siguiente código, el valor final de la variable res es incorrecto. ¿Qué directiva de OpenMP debemos utilizar para solucionar el problema?

```
#pragma parallel for private(aux)
for (i=0; i<100; i++) {
    aux = funcion(x[i]);
    res = sqrt(res + aux);
}
```

- A. reduction
- B. atomic
- C. critical
- D. Ninguna

3. Indique qué afirmación es correcta:

- A. Un comunicador es cualquier función MPI que se utiliza para la comunicación entre los procesos.
- B. Un comunicador define o identifica a un grupo de procesos.
- C. Un comunicador es el parámetro que se utiliza para identificar al proceso al que se envía el mensaje o al proceso del que se recibe el mensaje en las funciones MPI Send o MPI Recv, respectivamente.
- D. Ninguna es correcta.

4. En un DLX con todos los desvíos, ¿cuántos ciclos de bloqueo se producen al ejecutar la siguiente secuencia de instrucciones?

lw r2, 0(r1)
addi r2, r2, 4
sw 0(r2), r1
j etiqueta

- A. 1 ciclo
- B. 2 ciclos
- C. 3 ciclos
- D. 4 ciclos

lw r2, 0(r1)	IF	ID	EX	MEM	WB				
addi r2, r2, 4		IF	ID	-	EX	MEM	WB		
sw 0(r2), r1			IF	-	ID	EX	MEM	WB	
j etiqueta				-	IF	ID	EX	MEM	WB

Hay 1 bloqueo de datos. Además, se produce un bloqueo de control debido al salto de la instrucción "j". Por tanto hay 2 ciclos de bloqueos.

5. ¿Cuántos ciclos se pueden eliminar reordenando el código de la pregunta anterior?

- A. El código no se puede reordenar.
- B. El código se puede reordenar, pero no se eliminan bloqueos.
- C. 1 ciclo.
- D. 2 ciclos

lw r2, 0(r1)	IF	ID	EX	MEM	WB				
sw 4(r2), r1		IF	ID	-	EX	MEM	WB		
addi r2, r2, 4			IF	-	ID	EX	MEM	WB	
j etiqueta				-	IF	ID	EX	MEM	WB

Aunque se ha podido reordenar el código, el número de bloqueos sigue siendo el mismo.

1) Las arquitecturas basadas en registros de propósito general:

- a) no permiten instrucciones ALU con operandos en memoria.
- b) incluyen las arquitecturas Registro-Registro, Registro-Memoria y Memoria-Memoria.
- c) no permiten instrucciones para manipular una pila.
- d) incluyen sólo las arquitecturas Registro-Registro y Registro-Memoria.

2) En el modo de direccionamiento absoluto:

- a) el operando se encuentra en la instrucción.
- b) la dirección efectiva del operando se encuentra en un registro.
- c) la dirección efectiva del operando se encuentra en la instrucción.
- d) la dirección efectiva del operando se encuentra almacenada en memoria en la dirección especificada en la instrucción.

3) En las cachés de mapeado directo:

- a) no existen fallos de capacidad.
- b) no existen fallos de conflicto.
- c) el índice representa el conjunto en el que debe encontrarse el bloque de memoria.
- d) no se requieren políticas de sustitución de bloque.

4) Para direccionar un dispositivo de entrada/salida:

- a) el procesador debe utilizar alguna instrucción especial.
- b) el procesador debe realizar el acceso como si se tratase de un acceso a memoria.
- c) el procesador genera direcciones físicas de forma excepcional.
- d) existen dos métodos distintos que pueden coexistir en el mismo computador.

5) En el procesador MIPS estudiado:

- a) el número de ciclos de bloqueo debidos a un riesgo de datos es a lo sumo 2.
- b) el número de ciclos de bloqueo es siempre 0 si se usa anticipación de resultados.
- c) el número de bloqueos de control es 1 si el salto es no tomado.
- d) se apuesta por salto tomado.

6) Según la taxonomía de Flynn, las GPU son:

- a) SISD
- b) SIMD

POSTGRADO EN DATA SCIENCE

*Lidera tu futuro y realiza
prácticas como
científico de datos.*

Más de 1.600
acuerdos con
empresas

- c) MISD
- d) MIMD

amazon

McKinsey & Company

KPMG

accenture

pwc

Morgan Stanley

CUNEF

Excelencia,
futuro, éxito.

WUOLAH