# (1) Experimental Goal

이번 실험은 FIR을 설계하는 과정이다. FIR의 경우 Finite Impulse filter의 약자로, 유한한 길이의 임펄스의 응답을 갖는 필터이다. 이는 출력이 입력으로 들어가지 않는 비 재귀적 인 구조를 갖는다. 본 실험에서는 다섯 개의 coeff를 갖는 FIR Filter를 구현한다.

## (2) Result

Cell Leakage Power = 678,4018 uW

#### 1. Direct-form FIR

// /stimulus_FIR_filter/c3	110010100000	110010100000																								
// /stimulus_FIR_filter/c4 // /stimulus_FIR_filter/direct_out	011001110010 163073	011001110010	72	E17 YE2	DE YEA	1 22	Y 10	202 Y 2	7 [-27	20 66	Veo	16	Yes	160	1 17	27	Y 27	124	(25	142	o VE1	20	Y 20	<b>1</b>		16 Y 1
/stimulus_FIR_filter/i	22	0		,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,					6																	
/> /stimulus_FIR_filter/err	0	0																								
/stimulus_FIR_filter/out_mat	163073	19 [70 [	-28 [ 190 ]	29 58	[-38 ]	22 (-22	2 [61		-53 [ 12.	. (-12)	-29	-26	-8881	-94	(-21	25	(-70	59	-43	. 13.	. (343.	. (-24	(-26	32	30	49 (
/stimulus_FIR_filter/dk				ᇺ			ЦП	$\Box$				$\neg \Box$		$\sqcap$	L	$\Box$	$\Box$	л		╜					╙	
/stimulus_FIR_filter/rstn	0																			_					_	
/stimulus_FIR_filter/c0	001001100001	001001100001																								
/stimulus_FIR_filter/c1	110010101101	110010101101																								
/stimulus_FIR_filter/c2	010000011111	010000011111																								
/stimulus_FIR_filter/c3	110010100000	110010100000																								
/stimulus_FIR_filter/c4	011001110010	011001110010																								
/stimulus_FIR_filter/direct_out	163073	19 [70 [	-28 [ 190 ]	29 58	. 38	22 (-22	61	13	-53 12.	. [-12]	-29	-26	-8881	-94	(-21	25	70	59	-43	. 13.	. [343.	24	(-26	32	30	49 [:
/stimulus_FIR_filter/i	22	221 222	223 (224 )	225 226	227	228 (22	9 230	231	232 233	234	235 2	236	237	238	239	240	241	242	243	244	245	246	247	248	249	250
/stimulus_FIR_filter/err	0	0																							=	
A Direct FORM FIR																										
esign : Direct_FORM_FIR			***	****	****	****	****	****	****	****	***	***	<del>:</del>													
ersion: Z-2007.03-SP4 ate : Mon May 8 20:21:2	E 2027		Rep	ort :	are	a																				
ace ; non mag 6 20;21;2				ign :			торм	ETP																		
			ver	sion:																						
ibrary(s) Used:			Dat	е :	: Mon	May	8 :	20:20	0:48	2023																
				****	****	****	****	****	****	****	***	***	+													
lec25dscc25_SS (File: /	home/admin/lib/l	ec25/lec25dscc2	25_SS																							
			طابا	rary(	(6) 11	d+																				
perating Conditions: nom_p	ut Libraru• le	c25dscc25_SS	LID	a a y	(3/ U	scu;																				
peracing condicions; nom_p ire Load Model Mode: top	Eminial At 16																									
vor			8	lec2	25dsc	c25_9	3S (I	File	: /ho	me/ac	lmin.	/li	.b/1	.ec2	25/1	.ec2	?5ds	:cc2	25_9	S.	(db					
lobal Operating Voltage =			Num	ber d	nf po	ctst				96																
wer-specific unit informa	tion :			iber o						580																
Voltage Units = 1V Capacitance Units = 1.0	00000																									
Time Units = 1.0	ooooopt		Num	ber o	ot ce	lls:				147																
Dunamic Power Units = 1	mbl (decided f	rom V.C.T units	, Num	iber d	of re	fere	nces	:		32																
Leakage Power Units = 1		I yoy i dilito																								
			Com	binat		1			220	817.6	4463	70														
			:																							
Cell Internal Power = 1	9,9449 mW (67%	)	Non	icombi	inati	onal	are	a:	142	B2,98	5225	5														
Net Switching Power =	9,9509 mW (33%	)	Net	Inte	ercon	nect	are	a:	u	ndefi	.ned	(	No	wir	re l	oac	sp	eci	ifie	d)						
otal Dynamic Power = 2	9,8958 mW (100%	)	l	,					047	100 6		<b></b>														
			: Lot	al ce	e iie	rea+			24.4	11 III 1 6-	or 194 K.	150														

Total cell area: 243100,609375
Total area: undefined

undefined

Total area:

add_1_root_add_48_4/U312/Q (xor2s2) add 1 root add 48 4/SUM[20] (Direct FORM FIR DW01	0.41	9.59 r			
aud_1_1000_aud_40_4/30/([20] \D1/ecc_10K/1_/1K_DM01_	0.00	9.59 r	perating Conditions: nom_pvt Library: lec25dscc25_	SS	
add_O_root_add_48_4/B[20] (Direct_FORM_FIR_DW01_ad			ire Load Model Mode: top		
	0.00	9.59 r	The Edga Hodel Hode, cop		
add_0_root_add_48_4/U240/Q (or2s3)	0.22	9.81 r			
add_0_root_add_48_4/U175/Q (and2s2)	0.19	10,00 r	Startpoint: c112/q_reg[2]		
add_0_root_add_48_4/U227/Q (nnd2s2)	0.10	10.10 f	(rising edge-triggered flip-flop clocke	al lace a HeA	
add_0_root_add_48_4/U228/Q (nnd2s2)	0.10	10,20 r		d by CIK/	
add_0_root_add_48_4/U298/Q (xnr2s2)	0.30	10.50 f	Endpoint: df22/q_reg[21]		
add_O_root_add_48_4/SUM[21] (Direct_FORM_FIR_DW01_			(rising edge-triggered flip-flop clocked	hu clk)	
	0.00	10.50 f		29 02.17	
df22/d[21] (D_FF22)	0.00	10,50 f	Path Group: clk		
df22/q_reg[21]/CLRB (dffcs1)	0.00	10.50 f	Path Type: max		
data arrival time		10,50	<del>-</del>		
clock clk (rise edge)	11,00	11.00	Point	Incr	Path
clock network delay (ideal)	0.00	11.00	···		
df22/q_reg[21]/CLK (dffcs1)	0.00	11.00 r			
library setup time	-0.50	10,50	clock clk (rise edge)	1,00	1,00
data required time		10,50	clock network delay (ideal)	0.00	1.00
d-b		10.50	c112/q_reg[2]/CLK (dffcs2)	0.00	1.00 r
data required time data arrival time		-10.50			
data arrival time		-10.50	c112/q_reg[2]/QN (dffcs2)	0,25	1,25 f
slack (MET)		0.00	c112/q_reg[2]/Q (dffcs2)	0.15	1,41 r

### 2. Transpose Form FIR

→ /stimulus_Transe_F 078ea	3a 3	61d2	021b10	053e33	3fa1ef	3f96e0	007e81	3b4f87	078eaa		3ee921	
/ /stimulus_Transe_F 1										i		
<pre>// /stimulus_Transe_F 0</pre>												
	01100001	1001100001										
//stimulus_Transe_F 1100:	10101101	0010101101										
// /stimulus_Transe_F 01000	00011111	0000011111										
→ /stimulus_Transe_F 1100:	10100000	0010100000										
672  673  673	6	2										
<u>→</u> /stimulus_Transe_F 078ea	ea 3	61d2	021b10	053e33	3fa1ef	3f96e0	007e81	3b4f87	078eaa		3ee921	
	2	13	244	245	246	247	248	249	250		251	
→ /stimulus_Transe_F 0	0											

		3c1fe6	085c33	3b1d1d	02d044	0475c8	3bdd54	3bdff2	
/stimulus_Transe_F 0									
// /stimulus_Transe_F 0									
<b>- - - - - - - - - -</b>	001001100001								
	110010101101								
	010000011111								
<u>→</u> /stimulus_Transe_F 110010100000	110010100000								
→ /stimulus_Transe_F 672	672								
	(09b939	3c1fe6	085c33	3b1d1d	02d044	0475c8	3bdd54	3bdff2	
±-4 /stimulus_Transe_F 243	0		1	2	3	4	5	6	
	0								

```
lobal Operating Voltage = 2,25
'ower-specific unit information:
                                                      .ibrary(s) Used:
   Voltage Units = 1V
  Capacitance Units = 1.000000pf
                                                          lec25dscc25_SS (File: /home/admin/lib/lec25/lec25dscc25_SS.db)
   Time Units = 1ns
  Dynamic Power Units = 1mW
                             (derived from V,C,T units)umber of ports:
                                                                                        96
                                                      lumber of nets:
                                                                                       662
  Leakage Power Units = 1pW
                                                      lumber of cells:
                                                                                       191
                                                      lumber of references:
                                                                                        43
 Cell Internal Power = 31.1850 mW (67%)
                                                      Combinational area:
                                                                                   243001,068722
 Net Switching Power = 15.5297 mW (33%)
                                                                                   20205,162140
                                                      loncombinational area:
                                                                                     undefined (No wire load specified)
                                                      let Interconnect area:
otal Dynamic Power = 46.7147 mW (100%)
                                                                                   263206,218750
                                                      otal cell area:
                    = 701,8758 uW
Cell Leakage Power
                                                                                     undefined
                                                      otal area:
data arrival time
                                                        8.49
                                                                Report : timing
-path full
-delay max
clock clk (rise edge)
                                               9,00
                                                        9,00
clock network delay (ideal)
                                              0,00
                                                        9,00
                                                                -max_paths 1
Design : Transe_FORM_FIR
c005/q_reg[20]/CLK (dffcs1)
                                              0,00
                                                        9.00 r
                                                                Version: Z-2007.03-SP4
library setup time
                                                        8.49
                                                                Date : Mon May 8 20:36:43 2023
                                                        8,49
data required time
                                                        8,49
```


data required time
data arrival time
data required time

### (3) Discussion


	Direct_form	Transpose_form	비교 [%]
Min period [ns]	10	8	-20
Clock speed [Hz]	10^8	1.25*10^8	20
Data arrival time [ns]	10.50	8.49	-19.2
Area [μm²]	243100	263206	8.2
Total power [mW]	29.9	46.7	56.1

모든 정보들을 정리하면 위와 같다.

Transpose 과정을 통하여 performance 를 20% 향상시키는 대신, Power consumption 에서 56.1% 만큼 더 소모하는 것을 알 수 있었다. 실제로 회로를 설계하는 입장이 된다면 해당 부분에서의 Trade off를 고려하여 Direct form 과 Transpose form 중 하나를 결정하게 될 것 같다. 하지만 Area 부분에서는 큰 손실이나 이득이 없음을 알 수 있었다. 다음은 Critical path 이다.



Direct form에서는 위와 같은 Critical path를 확인할 수 있었다. 실제로 정성적으로 생각해보면, 한 개의 multiplier와 4개의 adder를 거쳐야 하므로, 해당 path가 critical path 임을 확인할 수 있었다. 하지만, critical path 는 같으나 정성적인 생각과 다른 점은 , 앞에서 계산하고 첫번 째 adder 를 거치는 동안, 다른 C 값끼리 먼저 더해지고 있었다는 것이다. 마치 MUX 를 이용한 carry select adder와 같이 병렬화가 된 것이었다.



Transpose form 은 위와 같다.

해당 회로에서 역시, 정성적으로 입력 값이 5개로 나누어져, 동시에 하나의 multiplier 와 adder 를 거치는데, 따라서 이 중 하나가 critical path 가 되는 것을 알 수 있었다. 이 역시 DFF 를 거치고, C1 과의 곱 이후 C2+C3+C4 의 결과와 덧셈을 하는 것으로 critical path 는 같으나 정성적인 생각과 다른 점은 ,병렬화가 이루어졌다는 사실을 알 수 있었다. 마치 MUX 를 이용한 carry select adder 와 같이 병렬화가 된 것이었다.

마지막으로 Verification 이다. Test bench는 내가 verification하는 design의 input을 만들어 주어 야 하며, Reference model과 동일하게 operation하는지 output을 check하는 부분으로 이루어져 있다. Operating 시나리오를 기반으로 test case의 constraint를 만들고 그 안에서 random한 input을 apply한다. 이를 마지막 score board에서 Wave form으로 check하며, RTL algorithm이 동일하게 구현되었는지 error를 check한다 IP의 모든 부분이 connected 되었는지 check하기 위하여 coverage를 check하는 것도 필요하다. 이제 Verification 결과를 간단하게 확인하자. 우리는 Matlab을 통하여 input과 해당 value 간의 mul,addedr을 이용한 output 결과를 만들었다. 즉, 앞서 언급한 operating 시나리오를 위한 constraint를 matlab을 통하여 txt로 만든 것이다. 이를 testbench file에 apply하고, 앞에서 본 결과를 살펴보면 먼저 a와 b의 연산이 잘 되었는지 확인하기 위하여 시나리오 상의 output constraint와 실제 회로의 output과 비교를 진행했고, 이후 해당 값과 오차를 error로 출력하였다. 앞의 Testbench의 결과로 clk를 apply한 것의 유무에 관계없이, error가 0을 유지하는 것을 볼 수 있다.

#### (4) Reference

Verilog HDL -joseph Cavanagh Verilog HDL 이론 -한양대학교 전자전기공학부 Quora- CPU clock speed vs power vs area ResearchGate – Circuit Area vs frequency

3

고려대학교 전자전기공학부 – VLSI design practice07