

ción de este código, si el procesador usase un predictor de salto dino

ESTRUCTURA DE COMPUTADORES Primera evaluación (ejercicios)

	(CJCICIOS)
APELLIDO	
anticipación	NOMBRE: ID, EX, MEM y WB. El salto se decide en la etapa ID. El procesador usa la técnica en la etapa EX. La ejecución de una operación en la unidad de suma en punto flotante elos. Las etapas MEM y WB solo tienen capacidad para albergar una única instrucción.
1. a	ldi \$t1) \$0




- a [0.3p] Identifica sobre el código anterior las dependencias entre instrucciones.
- b [0.4p] Muestra el diagrama multiciclo para la primera iteración, indicando explícitamente anticipaciones y bloqueos. Señala cómo cambiará ese diagrama en la última iteración del bucle.



2 42

- d [0.3p] En la ejecución de este código, si el procesador usase un **predictor de salto dinámico** indica razonadamente cómo afectaría al tiempo de ejecución.
- e [0.3p] Si en lugar de salto fijo no efectivo el procesador usase salto retardado, indica razonadamente qué instrucción o instrucciones son las más adecuadas para ocupar el hueco de retardo.

f [0.5p] El siguiente diagrama muestra las líneas de datos y señales de control significativas en el procesador en un instante concreto de la ejecución del programa anterior. Identifica razonadamente qué instrucción se encuentra en cada etapa.



hay que Sijonse na al estar eso se hace un salto y por eso es el ciclo 10.

Ejercicio 1

tag: 1 add.s \$f0, \$f2, \$f4) egend 2 lwc1 \$f0, 0(\$a0)
3 add.s.\$f1, \$f0, \$f4 dag
4 addi \$a0, \$a0, 4
5 addi \$t0, \$t0, -1 habe
6 swc1 \$f1, 0(\$a0) ba
7 bne \$t0, \$0, tag - dependencia de control
9 suc1 \$f1 4(\$a0) 8 swc1 (\$f1), 4(\$a0)

Este código se ejecuta en un procesador con unidad de detección de riesgos en ID, unidad de anticipación en EX. El salto se decide en la etapa ID e implementa salto fijo no efectivo.

La unidad de suma en punto flotante está segmentada y tiene una latencia de 3 ciclos,

En este procesador pueden coincidir dos instrucciones en la etapa MEM si no acceden ambas a memoria, y en la etapa WB si no escriben el mismo banco de registros (es el comportamiento del SIMULA).

- 1. Dibujar el diagrama multiciclo para una iteración del código indicando explícitamente las anticipaciones y los riesgos en el procesador.
- 2. Si el procesador utilizase salto retardado, ¿qué instrucciones podemos colocar en el hueco de retardo?

This code runs in a processor with a hazard detection unit in the ID stage, and a forwarding unit in the EX stage.


Branches are decided in the ID stage and implements fixed non-taken branch technique.

The floating point adder is pipelined and has a latency of 3 clock cycles.


In this processor, MEM stage can hold several instructions as long as at most one of them accesses the data memory, and WB as well as long as they do not write the same registers bank.

- 1. Draw the multi-cycle diagram for one iteration of the loop. Mark forwardings and stalls in the processor.
- 2. If this processor used delayed branch, which instructions could we move into the delay slot?

que des form por soker cual en la mejor apoin



Ejercicio 2



Este código se ejecuta en un procesador con unidad de detección de riesgos en ID, unidad de anticipación en EX. El salto se decide en la etapa ID e implementa salto fijo no efectivo.

Las unidades de suma y multiplicación en punto flotante están segmentadas y tienen una latencia de 2 y 3 ciclos respectivamente.

En este procesador las etapas MEM y WB sólo pueden albergar una instrucción.

- 1. Dibujar el diagrama multiciclo para una iteración del código indicando explícitamente las anticipaciones y los riesgos en el procesador.
- 2. Si el procesador utilizase salto retardado, ¿qué instrucciones podemos colocar en el hueco de retardo?

This code runs in a processor with a hazard detection unit in the ID stage, and a forwarding unit in EX stage. Branches are decided in the ID stage and implements fixed non-taken branch technique.

The floating point adder and multiplication units are pipelined and have a latency of 2 and 3 clock cycles, respectively. In this processor, MEM and WB stages can only hold one instruction each.

- 1. Draw the multi-cycle diagram for one iteration of the loop. Mark forwardings and stalls in the processor.
- 2. If this processor used delayed branch, which instructions could we move into the delay slot?

IF 10 EX MEM. WB RAW MEM WB MZ M3 2 10 estructural (D) 10 EX MEM WB 3 resob COT EX MEN WB IF 10 9 E3 MEM WB 1 EI EZ F 5 (ID) EX HEM WB 1F 19 6 10 EX LEH W3 (F) IF IT no may into [\$52 == \$58] 1F 000 \$ 52 != \$ 32 (4

COMPUTER STRUCTURE First test (exercises)

1-61111

LAST NAME:	FIRST NAME:
------------	-------------

[2.0p] The following code is executed in a 5-stage pipelined processor as the MIPS studied in the classroom: IF, ID, EX, MEM y WB. Branch condition is evaluated at the EX stage and PC is updated at MEM stage. The processor implements the fixed non-taken branch technique, there is a hazard detection unit at ID stage and a forwarding unit at EX stage. The processor has a floating point adder unit with 2 cycles of latency and a floating point multiplication unit with a latency of 5 cycles. MEM and WB stages have capacity to hold one single instruction each.

1. 2. loop:	mul.s \$f0 \$f0 \$f0 addi \$a0, \$a0, 4	A antidependencia O dependencia de flujo de datos
3.	addi \$a1, \$a0, -4	- april of
4.	lwc1 \$f0 0 (\$a0)	12 dependencia de soulida
5.	add.s \$f2, \$f0, \$f4	12 debenderen de
6.	add \$s1, \$s1, \$t5	
7.	swc1 \$f2, 0(\$s1)	
8.	(bne \$a1), \$a2, loop - depardencia	de control
9.	sw (\$s1), 0(\$a2)	

- a [0.3p] Identify the dependencies among instructions over the source code.
- b [0.4p] Show the multicycle diagram for the first loop iteration, and indicate forwardings and stalls explicitely. Mark how the diagram would change in the last loop iteration.
- c [0.2p] Identify over the diagram the hazards and their type.

1	2	3	4	5	6	7	8	9	10	11	12	13	14	15	16	17	18	19
1	2	3	-	113	44	MS	MEU	EX										
IF	10	HI	MZ	M.	-													
2	IF		CX	NCH	WB													
3		VI		EX	MEM	ws												
		11	1E	10	0	0	EX	WEH	MB		atroop	2 xg	sina	que	dod	date	de a	rib
4			10															
5																		
6																		
7																		
8																		
9																		