Direction Nationale de la Souverainté Numérique



NOTE CONFIDENTIELLE

MESSAGE AGENT 008:

Détection sur chambre de compensation Clearflow mouvement 50 Milliards USD par Dimitri Rastapopouline - STOP - Objectif : OPA hostile sur société AMR-corp. - STOP-Probable perte d'accès France / Europe sur technologie CPU Curtex -FIN-



D.Rastapopouline

RELEVÉ DE DÉCISION COMITÉ STRATÉGIQUE DNSN'

(Présents Professeur Nestor Halambique, docteur Jonathan Septimus, Professeur Tryphon Tournesol, Professeur Hippolyte Bergamotte.)

Contexte : Risque maximum de perte de souveraineté sur technologie numérique clé CPU 32 bit AMR-Curtex. - source agent 008.

Recommandation : Mettre en place et sécuriser technologie alternative base RISC-V avant OPA sur société AMR.

Phase 1 : Identifier / former des formateurs filières technologiques sur écosystème RISC-V en environnement libre matériel / logiciel : linux/GCC/ Make/iVerilog/RISC-V/Picorv32.

Opérateur phase 1 : IUT, département Geii. Proposition en attente.

- Jalon 1 : Compilation, simulation, synthèse projet risc-v sans modification
- Jalon 2 : Démonstration chaine de compilation logicielle GCC/Make sur code
- Jalon 3 : intégration d'un périphérique fourni sur bus risc-v et devéloppement test logiciel



Université Paris-Saclay — IUT de CACHAN BUT-GEii

Année 2024/2025 — semestre S3
Développement en environnement libre pour CPU RISC-V
Cahier de Charge de la formation
1er septembre 2024

CdC

BUT-GEii RISC-V

J.O.Klein

En réponse à la demande de la *Direction Nationale de la Souveraineté Numérique (DNSN)*, le département GEii-1 de l'IUT de Cachan propose une formation sur 4 demi-journées, caractérisée par les objectifs pédagogiques suivants :

Acquis d'Apprentissage Visés (AAV):

A l'issue de la formation, tous les étudiants seront capables de :

- **AAV1**: Développer du code en C dans un evironnement libre (sous linux en mode terminal, avec l'utilitaire make/makefile, et un compilateur croisé GCC pour risc-v).
- **AAV2**: Interfacer un périphérique sur le bus d'un softcore RISC-V (par ex. picorv32) décrit en verilog et le programmer en C.
- AAV3 : Simuler un système modélisé en verilog en utilisant un logiciel libre (iverilog), sous linux.
- **AAV4**: Réaliser la synthèse d'un softcore RISC-V pour un FPGA, avec sa mémoire (RAM et /ou ROM) et son contenu (code binaire).

Calendrier

Jour 1:

Lundi 16 septembre 2024 de 8h à 11h45

- En équipe : analyser les documents fournis, lister (sur un paperboard) les mots-clés connus et inconnus, les questions en suspens et les ressources pour y répondre.
- En binôme ou trinôme : démontrer la simulation verilog d'un système à base de RISC-V.
- En binôme ou trinôme : Démontrer la synthèse d'un système à base de RISC-V sur un FPGA.

Inter-séance 1-2 (livrable) :

 Individuellement : rédiger un tutoriel sur le langage verilog (notamment les différences avec le langage VHDL) et sur la simulation avec l'outil iverilog (et les différences avec l'outil ModelSim).

Jour 2:

Lundi 23 septembre 2024 de 8h à 11h45

- En équipe: Produire son propre code C montrant l'accès à des périphériques, en modifiant leurs adresses. Adapter le code verilog aux nouvelles adresses choisies.
- En binôme ou trinôme : Tester le code C de l'équipe et montrer par simulation son bon fonctionnement.
- En équipe : Se répartir dans les 5 groupes thématiques pour l'interséance 2-3.

Inter-séance 2-3:

• Produire et présenter un résumé de cours sur un des 5 thèmes : 1. linux en mode terminal, 2. utilitaire make, 3. verilog, 4. bus système du picorv32, 5. l'accés aux périphériques mappés en mémoire en langage C.

Jour 3:

Lundi 30 septembre 2024 de 8h à 11h45

- En groupe thématique : préparer un cours (sur un paperboard) sur le thème.
- En groupe thématique : Présenter le cours préparé à l'ensemble du groupe.
- Evaluation formative (blanche) sur feuille de l'**AAV2** : « Interfacer un périphérique sur le bus d'un softcore RISC-V (par ex. picorv32) décrit en verilog et le programmer en C . »

Interséance 3-4:

• Finaliser la réponse détaillée à l'évaluation formative.

Jour 4:

Lundi 7 octobre 2024 de 8h à 11h45

- Correction de l'évaluation formative.
- **Evaluation pratique individuelle**: Produire son propre code C montrant l'accès à des périphériques, en utilisant leurs adresses. Adapter le code verilog aux adresses choisies. Tester le code C et montrer par simulation son bon fonctionnement. Réaliser la synthèse sur FPGA.
- Bilan de la formation.

Documents ressources:

Document 1 : L'interface bus du softcore RISC-V picorv32.

Document 2 : Les cycles bus du softcore RISC-V picorv32.

Document 3 : L'accès aux registres en mémoire en langage C.

Document 4: Le fichier makefile

Document 5: Cours d'introduction au langage Verilog,

Document 6: Le système complet et son décodage d'adresse, en verilog

Document 7: Le schéma du système complet


L'ensemble de ces documents sur github :

https://github.com/JOKleinGe1/Module_Initiation_Riscv.git


Démonstration de la simulation en vidéo : https://youtu.be/eN36onBk7ro

Codes sources

- Pour la simulation seulement (icarus verilog) : https://github.com/JOKleinGe1/min_sys_riscv.git
- Pour la simulation (icarus verilog) et la synthese avec quartus (intel-fpga) : https://github.com/JOKleinGe1/riscv_quartus.git



Document 2



Document 3

En langage C, l'accès à un registre *mappé* en mémoire (qui a une adresse dans l'espace mémoire), se fait en utilisant un pointeur. On part de l'adresse donnée explicitement par une constante entière, généralement en codage hexadécimal, ici en vert **0x8000** ou **0x8004**.

La taille du registre (8, 16 ou 32 bits) définit le type de base du langage C qui doit être utilisé (unsigned char, short, int, ou mieux uint8_t, uint16_t, uint32_t définis dans <stdint.h>). A partir de ce type de base, il faut construire un pointeur, par ex. ici (uint8_t *), c'est l'objet de l'opération de cast (changement de type) en bleu dans le code.

Le mot clé « **volatile** » précise au compilateur qu'il ne s'agit pas réellement d'une mémoire, la donnée écrite n'est pas réellement mémorisée, il faut donc que tous les accès en lecture et en écriture soit effectivement réalisés et éviter des optimisations du compilateur qui pourraient en supprimer certains.

Pour acccéder au registre, ce n'est pas l'adresse qu'on souhaite manipuler, mais la données qui s'y trouve, il faut donc **déréférencer** le pointeur (accéder à la donnée qui se trouve à cette adresse) avec l'opérateur de **déférence** * (en rouge ici).

Finalement, il reste à définir une **constante symbolique** (ici en **orange**) pour pouvoir accèder facilement au registre en écriture (dans une affectation) ou en lecture (dans une condition, un test).

Les adresses sont des multiples de 4 pour simplifier l'accès aux registres

```
en un cycle car le CPU possède un bus de données
 de largeur 32 bits (4 octets).
//test.c
#include <stdint.h>
#define LEDRADDRESS (*(volatile uint8_t *) 0x8000)
#define SWADDRESS (*(volatile uint8_t *) 0x8004)
int main (void){
int i=1;

Écriture des LED à l'adresse 0x8000

while (1){
 LEDRADDRESS = i++;
 while (SWADDRESS & 0x01);
 }
return 0;
}
                            Lecture des switchs à l'adresse 0x8004
```

Makefile

Dans un environnement de développement linux (en mode terminal), on compile un programme avec la commande *make [cible]*. Le détail des règles pour la compilation d'une cible est donné dans le fichier *makefile*, suivant le syntaxe :

[CIBLE]: [DEPENDANCE1] [DEPENDANCE2] ...

[CARACTERE DE TABULATION ->] [Règle(=commande) à exécuter pour créer la CIBLE]

- Au début du fichier makefile, on peut trouver la définition de variables pour les commandes de compilation standard (comme CC pour le compilateur C). On accède à sa valeur avec le symbole \$ (par ex. **\$(CC)**).
- Le symbole **\$@** représente la cible et le symbole **\$^** les dépendances.
- En l'absence de cible précisée dans la commande make, la cible par défaut est « all ».
- Lorsqu'une dépendance est absente (le fichier n'existe pas), le makefile va chercher s'il y a une règle pour le construire. Lorsqu'une dépendance existe, il ne la reconstruit que si c'est nécessaire, lorsqu'une des dépendances a été modifiée (en comparant les dates de création des fichiers).

```
CC := /opt/riscv32i/bin/riscv32-unknown-elf-gcc
                                                                       Chemins vers le compilateur (CC) et les
NM:= /opt/riscv32i/bin/riscv32-unknown-elf-nm
                                                                       outils de manipulation des fichiers objets
OBJCOPY:= /opt/riscv32i/bin/riscv32-unknown-elf-objcopy
                                                                       et binaires
OBJDUMP:= /opt/riscv32i/bin/riscv32-unknown-elf-objdump
                                                                           La cible "all" définit tout ce qui doit être reconstruit
all: test.asm test.map test.mem32 tb_sys_picorv32.vcd
                                                                           quand on lance la commande make.
                                                                                 Commande principale de compilation $(CC) avec
test.hex:
             jumpstart.s test.c
                                                                                 les options pour le fichier de commande du
 [TAB -> ]
                    $(CC) -o $@ $^
                                            -T linker.lds -nostartfiles
                                                                                 linker (-T). Le fichier jumpstart.s est notre fichier
                                                                                 de startup, on ne veut pas ceux par défaut (-
                                          Créé un fichier (.map) contenant la
test.map : test.hex
                                                                                 nostartfiles).
                                          cartographie de la mémoire après
 [TAB -> ]
                     $(NM) $^
                                 > $0
                                          compilation et édition de lien (linker).
                                                            Transforme le fichier binaire standard (.hex) en fichier binaire
test.mem : test.hex
                                                            (.mem) compatible avec la commande verilog $readmemh.
 [TAB -> ]
                     $(OBJCOPY) -O verilog
                                                      $0
                                                                      Réorganise le fichier verilog (.mem) pour que les données
test.mem32 : test.mem VlogMem8to32
                                                                      soient présentées en mots de 32 bits (mem32), avec le
 [TAB -> ]
                     ./VlogMem8to32 <test.mem > test.mem32
                                                                      programme "maison" VlogMem8to32.c
                                                                                 Réorganise le fichier verilog (.mem) pour que les
test.mif : test.mem VlogMem8to32
                                                                                 données soient compatibles avec la synthèse
 [TAB -> ]
                     ./VlogMem_to_QuartusMIF
                                                    <test.mem > test.mif
                                                                                 dans Quartus (intelFpga) en utilisant le
                                                                                 programme "maison"
VlogMem8to32 : VlogMem8to32.c
                                                                                 VlogMem_to_QuartusMIF.c
 [TAB -> ]
                     cc -o $@ $^
                                                                  Comilation des outils "maison" utilisés pour
VlogMem_to_QuartusMIF : VlogMem_to_QuartusMIF.c
                                                                  réorganiser le fichier binaire
 [TAB -> ]
                     cc -o $@ $^
test.asm : test.hex
                                                     Désassemblage du fichier binaire (.hex) pour re-créer un
 [TAB -> ]
                     $(OBJDUMP) $^
                                       -d > $0
                                                     fichier en langage assembleur (.asm).
                                                                                            Compilation avec iverilog des
tb_sys_picorv32.vvp : picorv32.v system_picorv32.v tb_sys_picorv32.v
                                                                                            fichiers verilog, y compris le
 [TAB -> ]
                     iverilog -o $@
                                                                                            testbench. Le modèle simulable
                                                      Lancement de la simulation verilog (vpp). Les avec vvp est écrit dans le fichier de
 tb sys picorv32.vcd :tb sys picorv32.vvp
                                                      signaux sont enregistrés dans le fichier (.vcd) sortie (.vpp).
 [TAB -> ]
                     vvp
                                                      que l'on peut afficher avec l'utilitaire gtkwave
clean :
                                                                                                   make clean permet de
                                                                                                   supprimer (rm = remove)
 [TAB -> ]
                     /bin/rm -f test.hex *.mem *.map *.elf *.hex tb_picorv32
                                                                                                   tous les fichiers créés par
rm *.vcd *.asm *.mem32 VlogMem8to32 *.vvp
```

make all.

Document 6

```
le signal 8 bit LEDR
  Interface du système
                                                                                                                                          type "reg" donc défini
                                                                                                                                          dans un bloc
  (I/O de la DE10-lite)
                                                                                                                                          procédural
                                                                                                                                          (avec un @)
  Signaux pour connecter
                                                                                                                                                                                          Bus sur 8 bits
  le coeur du CPU
                                                                           //file : system_picorv32.v
                                                                           module system_picorv32 (input sys_clk,sys_resetn,output reg [7:0] LEDR,input [7:0] SW);
                                                                            odule system_picorv32 (inpu
wire cpu_trap;
wire cpu_m_cycle;
wire cpu_instr_fetch;
reg sys_rw_is_done;
wire [31:0] cpu_address;
wire [31:0] cpu_write_data;
                                                                                                                                        Dans ce contexte, "|" est un opérateur unaire
                                                                                                                                        de réduction, C'est le OU de tous les bits (4)
                                                                                                                                        du bus cpu_write_strobe.
                                                                            wire [3:0] cpu_write_strobe;
wire [31:0] cpu_read_data;
reg [31:0] lo_read_data;
Signaux pour connecter
la RAM et les I/O
                                                                                      wire [31:0] ram_read_data;
                                                                            // individual read_enable and write_enable
wire sys_RAM_read, sys_RAM_write; //RAM-1KB:0-0x3FF(byte) = 0-FF(32-bit-word)
wire sys_LED_read, sys_LED_write;
    Signaux pour sélectionner
                                                                            wire sys_SWITCH_read;
    la RAM et les I/O
                                                                            reg [4:0] sys_rw_bus ; // grouping 5 individual read_enable and write_enable in a bus wire global_rw = |(sys_rw_bus) ; // if any individual r/w is enable
                                                                            // degrouping individual read_enable and write_enable assign {sys_SWITCH_read, sys_LED_write,sys_LED_read, sys_RAM_write, sys_RAM_read}
                                                                               sign {sys_SWI
= sys_rw_bus;
 Multiplexeur entre RAM data
 et I/O data (en lecture)
                                                                            // select if data bus is read from RAM or IO
assign cpu_read_data = (sys_RAM_read) ? ram_read_data : io_read_data ;
                                                                            // Acknowkledge read/write request cpu one cycle after cpu_rw_cycle using
// sys_rw_is_done if cpu address is in ram or for any I/O registers
always @(posedge sys_clk) sys_rw_is_done <= (global_rw && !sys_rw_is_done);</pre>
 Géneration de la confirmation
 de fin d'écriture ou de lecture
                                                                             // instance of RISC-V
 (sys_rw_is_done)
                                                                            picorv32 uut (
.clk
.resetn
                                                                                                 (sys_clk
(sys_resetn
                                                                                                                                       Connexions des signaux internes,
                                                                                                 (sys_resetn ),
(cpu_trap ),
(cpu_rm_cycle ),
(cpu_instr_fetch ),
(sys_rm_is_done ),
(cpu_address ),
(cpu_write_data ),
(cpu_write_strobe )
(cpu_read_data )
                                                                              .resetn
.trap
.mem_valid
.mem_instr
.mem_ready
.mem_addr
.mem_wdata
                                                                                                                                       précédés d'un ".", aux signaux externes
                                                                                                                                       (définis au dessus) entourés
 Instance du CPU RISC-V
                                                                                                                                       de parenthèses.
 (picorv32)
                                                                               mem_wstrb
                                                                                                                                                 Utilisation de l'instruction
                                                                                                                                                 casex (correpondance avec des
                                                                            // instance RAM (1KB)
 Instance de la RAM 1 K octets
                                                                             // instance wan (lb)
ramiport ramiport_inst (
   .address ( cpu_address[9:2] ),
   .byteena ( cpu_write_strobe ),
                                                                                                                                                 0 des 1 et des X=don't care)
 (ram1port 256 x 32 bits)
                                                                                                                                                 portant sur un bus dont les signaux
                                                                              .byteena ( cpu_write_strob
.data ( cpu_write_data ),
.clock ( sys_clk ),
.rden ( sys_RAM_read ),
.wren ( sys_RAM_write ),
.q ( ram_read_data )
                                                                                                                                                 sont regroupés avec l'opérateur {
                                                                                                                                                 de concaténation.
   Bloc procédural combinatoire
                                                                              .wren
   "@(tous les signaux d'entrée)"
   Décodage d'adresse : génération
                                                                            // r/w individual signal generation from address decoding
always @({sys_read_enable.sys_write_enable.cpu_address})
casex ({sys_read_enable.sys_write_enable.cpu_address}) /
//ram read @-3FF :
   des signaux de sélection en
   lecture et écriture dans
                                                                                 2'b10,32'b00
                                                                                                         .
90_00000000_000000xx_xxxxxxxxx}:sys_rw_bus <= 5'b00001;
                                                                               (2'b10,32'b00000000 000

//ram write 0-3FF:

{2'b01,32'b0000000 000

(2'b10,32'b0000_8000)

{2'b01,32'b0000_8000}

{2'b10,32'b0000_8004}
   la RAM et les périphériques
                                                                                                                 B00000_00000xx_xxxxxxxxx):sys_rw_bus <= 5'b00010;
: sys_rw_bus <= 5'b00100; //led read @ 8000
: sys_rw_bus <= 5'b10000; //switch read @ 8000
: sys_rw_bus <= 5'b10000; //switch read @ 8004
: sys_rw_bus <= 5'b0000;</pre>
 Bloc procédural synchrone
                                                                               default
 "@(posedge sys_clk)"
                                                                            always @(posedge sys_clk) begin
if (sys_LED_read) io_read_data <= { 24'd0 , LEDR };
else if (sys_LED_write & cpu_write_strobe[0]) LEDR <= cpu_write_data[ 7: 0];
else if (sys_SMITCH_read) io_read_data <= { 24'd0 , SW };
  pour l'écriture et lecture dans
  lespériphériques (LED et boutons)
                                                                           endmodule
                                                                                                                      Constante numérique zéro (O) de 24 bits,
                                                                                                                      ici écrite en décimal (d).
```

Ces constantes peuvent aussi s'écrire

en hexa (h) ou binaire (b).

