#### Grupo I

Responda às questões seguintes, mostrando todos os passos da sua resposta:

a) O valor dos 16 bits menos significativos, expresso em hexadecimal, do código máquina da instrução L1: beq \$1,\$1,L1 é:

```
offset = (target_addr - (PC + 4)) >> 2
target_addr = PC
offset = (PC - (PC + 4)) >> 2 = -4 >> 2 = -1
Então o valor dos 16 lsb é: 0xFFFF
```

b) Suponha que \$2=0xA35 e que se pretende aceder, através da instrução LW, ao endereço de memória 0xA31. Para que isso aconteça, o valor dos 16 bits menos significativos, expresso em hexadecimal, do código máquina da instrução "lw \$3,??(\$2)" deve ser:

```
Address = 0x0A31 = $2 + offset => offset = 0x0A31 - $2 offset = 0x0A31 - 0x0A35 = -4 O valor dos 16 lsb é: 0xFFFC
```

c) O valor **0xAC640100** é o código máquina de uma instrução do MIPS. Apresente a instrução *Assembly* completa a que corresponde esse código (mnemónica e argumentos – consulte a tabela de códigos disponível no Grupo III):

```
101011 00011 00100 0000000100000000

op=2B $rs=3 $rs=4 ofs=0x0100

Então a instrução é: SW $4,0x0100($3)
```

d) Admita que os valores indicados no *datapath* da Figura 1 correspondem à "fotografia" tirada no decurso da execução de uma dada instrução. Observe todos os sinais e valores presentes nessa figura e responda às seguintes questões:

```
1) A fase de execução em que se encontra é Write-back , porque o sinal RegWrite está ativo, o que só acontece nesta fase

2) A instrução que se encontra em execução é (não necessita de colocar a instrução completa) LW
```

- (load word) \_\_\_\_\_, porque para além do RegWrite ativo, MemtoReg está
  a '1', i.e., o valor a escrever no Register File vem da memória. Pode ainda
  observar-se que RegDst está a '0' (Reg destino codificado no campo RT)
- 4) Admita que o sinal "RegWrite" tinha o valor '0'. Podia então concluir-se que a instrução em execução estava na faseID/Instr decode/Op fetch porque o ALUSelA é '0', o ALUSelB é 11 e o ALUOp é "00"; isto significa que a ALU está a somar o valor do PC com o offset extendido para 32 bits e deslocado 2 bits à esquerda, ou seja está a calcular o Branch Target Address, o que acontece na fase ID




Figura 1. Datapath multi-cycle do MIPS.

Zona de rascunho

# Grupo II

Considere o *datapath* e a unidade de controlo fornecidos na Figura 1, sabendo que corresponde a uma implementação *multi-cycle* simplificada do MIPS, sem *pipelining*.

a) Preencha a tabela seguinte com o nome de cada uma das fases de execução da instrução "xor \$1,\$2,\$3" e com o valor que tomam, em cada uma delas, os sinais de controlo ali indicados. Admita que o valor lógico "1" corresponde ao estado ativo. Assinale as situações de "don't care" com "X".

Designação da Fase	Instruction Fetch/Calc. PC+4	ID/Inst Dec Op fetch	Execute	Write-Back	
PCWrite	1	0	0	0	
MemWrite	0	0	0	0	
IRWrite	1	0	0	0	
ALUOp	00	00	10	XX	
ALUSeIA	0	0	1	X	
ALUSelB	01	11	00	XX	
IorD	0	X	X	X	
PCSource	00	XX	XX	XX	
MemRead	1	0	0	0	
RegWrite	0	0	0	1	
RegDst	X	X	X	1	

b) Preencha a tabela seguinte com o nome de cada uma das fases de execução da instrução "xor \$1,\$2,\$3" (código máquina 0x00430826) e com o valor que tomam, em cada uma delas, os valores do datapath ali indicados. Considere que os registos, no instante em que vai iniciar-se o instruction fetch, têm os seguintes valores: \$1=0x145, \$2=0x3A4, \$3=0x75D, PC=0x0040008C). Assinale as situações de "valor desconhecido" com "?".

Designação da fase	Instruction Fetch/Calc. PC+4	ID/Inst Dec Op fetch	Execute	Write-back	
PC	0x0040008C	0x00400090	0x00400090	0x00400090	
Instr. Register	?	0x00430826	0x00430826	0x00430826	
Data Register	?	0x00430826	?	?	
A	?	?	0x3A4	0x3A4	
В	?	?	0x75D	0x75D	
ALU Result	0x00400090	0x00402128	0x000004F9	?	
ALU Out	?	0x00400090	0x00402128	0x000004F9	
ALU Zero	0	0	0	?	

```
ALUOp - 00: Add, 01: Subtract, 10: R-Type, 11: Set if Less Than
```

```
Fase ID: ALU_res = (0x00000826 << 2) + PC = 0x00002098 + 0x00400090
= 0x00402128
Fase EX: ALU res = (0x3A4 \text{ XOR } 0x75D) = 0x4F9
```

# Grupo III

Considere o trecho de código da tabela ao lado onde o endereço representado pelo label L1 é 0x0000A204.

a) Traduza para código máquina do MIPS as instruções abaixo indicadas (expressando o resultado em <u>hexadecimal</u>) e indique o endereço de memória em que se encontra cada uma. <u>Mostre todos os passos da</u> sua resposta e, no final, **preencha a tabela**.

Opcode	Funct	Instr.
0	0x20	add
0	0x26	xor
$0 \times 04$		beq
0x2B		sw
0x02		j
80x0		addi
0x0A		slti
0x23		lw

```
L1: addi $2,$0,0x14
add $3,$0,$0

L2: beq $3,$2,L3
lw $4,0x100($3)
sw $4,0x200($3)
addi $3,$3,4
j L2

L3: ...
```

```
sw $4,0x200($3)
```

```
Formato I; SW $rt,offs($rs)

op = 0x2B

101011 00011 00100 , 0x0200 = 1010 1100 0110 0100 , 0x0200

= AC640200
```

Endereço Instrução		Código Máquina (hexadecimal)		
0xA214	sw	\$4,0x200(\$3)	0xAC640200	
0xA21C	j	L2	0x08002883	

b) Calcule o número total de ciclos de relógio que demora a execução completa desse trecho de código (desde o instante inicial do *instruction fetch* da primeira instrução até ao momento em que vai iniciar-se o *instruction fetch* da instrução presente em "L3:"): i) <u>num datapath single-cycle</u>; ii) <u>num datapath multi-cycle</u>. Apresente todos os passos que justifiquem a sua resposta (a simples apresentação de valores sem justificação adequada terá cotação 0).

### **Grupo IV**

a) O código VHDL que se apresenta de seguida corresponde a uma possível implementação do módulo "PC\_update" para a arquitetura *single-cycle* do MIPS que implementou nas aulas práticas, responsável pela manutenção e atualização do valor do *Program Counter*. Complete o diagrama temporal da figura seguinte, calculando o valor de saída ("pc") para todos os ciclos de relógio ali apresentados (note que os valores de "jAddr" e "offset32" estão representados em hexadecimal).

```
entity PC update is
     port(clk, reset, branch, jump, zero : in std logic;
          offset32 : in std logic vector(31 downto 0);
                    : in std logic vector(25 downto 0);
                    : out std_logic_vector(31 downto 0));
          рс
   end PC update;
   architecture Behavioral of PC_update is
     signal s pc, s offsetSL2 : unsigned(31 downto 0);
     signal s pc4 : unsigned(31 downto 0);
   begin
     s offsetSL2 <= unsigned(offset32(29 downto 0)) & "00";
     s pc4 \le s pc + 4;
     process(clk)
     begin
        if (rising edge(clk)) then
          if(reset = '1') then
            s_pc <= (others => '0');
          else
            if(jump = '1') then
               s_pc <= s_pc4(31 downto 28) & unsigned(jAddr) & "00";</pre>
             elsif(branch = '1' and zero = '1') then
               s_pc <= s_pc4 + s_offsetSL2;</pre>
             else
               s_pc <= s_pc4;
            end if;
          end if;
        end if;
     end process;
     pc <= std logic vector(s pc);</pre>
   end Behavioral;
    clk
  reset
   zero
 branch
  jump
  jAddr
                                                                               0000320
                               0640014
                                           20A925A
                                                       1253F47
                                                                   0000201
                  04EA1F3
offset32
                                                                              00000320
                 FFFFA1F3
                              00000014
                                          FFFF925A
                                                      00003F47
                                                                   00000201
                                                    000005C
    рс
               0000000
                            00000004
                                        0000058
                                                                 00000060
                                                                             00000804
                                           BTA
                                                                                JTA
         BTA = (PC+4) + (14 << 2) = 00000008 + 50 = 0 \times 00000058
         JTA = 4msb(pc+4) concat. (jAddr << 2) = 0201 << 2 = 0x0804
```

#### Grupo V

a) Complete o código VHDL seguinte com a implementação de um registo de N bits com <u>reset síncrono</u> e <u>enable</u>. <u>A</u> ação de <u>reset</u> não deve depender do sinal <u>enable</u>.

```
entity RegisterN is
 generic (N : positive
                      std logic ;
 port (clk
                in
                      std logic ;
      enable
                in
       reset
                in
                      std logic ;
                      std_logic vector(N-1 downto 0);
                      std_logic_vector(N-1 downto 0)
      dout
end RegisterN;
                of RegisterN
architecture behav
         if(reset = '1') then
            dout <= (others => '0');
    ....end if;
  ·····end·if;
end behav;
```

Zona de rascunho