Laboratório de Sistemas Digitais Aula Teórico-Prática 13

Ano Letivo 2018/19

Utilização de recursos da FPGA Restrições e análise temporal A interface JTAG para programação e depuração


Arnaldo Oliveira, Augusto Silva, Iouliia Skliarova




Conteúdo

- Exemplo de utilização de recursos usados por um projeto implementado numa FPGA
- Restrições e análise temporal
 - Exemplo prático com especificação de restrições temporais e avaliação da frequência máxima de funcionamento
- Programação e depuração de FPGAs: a interface JTAG
 - A cadeia JTAG da placa DE2-115
 - A memória FLASH para armazenamento de configurações da FPGA de forma não volátil
 - Criação de ficheiros para programação da memória FLASH






RTL View



Recursos da FPGA Utilizados



Análise Temporal


Questões

- Como podemos saber se um determinado sistema pode operar com um sinal de relógio com uma dada frequência?
- Como determinar a frequência máxima de funcionamento de um sistema?

Resposta


- Especificar restrições temporais e realizar a análise temporal após a implementação (compilação) do sistema
- Pressupostos e simplificações consideradas em LSD
 - Todo o sistema opera com um único sinal de relógio
 - Todas as entradas e saídas do sistema (top-level) são registadas
 - Os timings (incluindo os tempos de setup e de hold) dos sinais de entrada e saída externos (top-level) são ignorados – simplificação útil, embora questionável e só possível devido à natureza dos sinais de interface com os periféricos do kit DE2-115


Estrutura Conceptual do Sistema e Caminho Crítico




- Todo o sistema opera com um único sinal de relógio
- Todas as entradas e saídas do sistema (top-level) são registadas
- Os *timings* (incluindo os tempos de *setup* e de *hold*) dos sinais de entrada e saída externos (top-level) são ignorados













Ficheiros FRF e SRF (supressão seletiva de *warnings*)










Caminho Crítico e Frequência Máxima









Caminho Crítico e Frequência Máxima



Como Armazenar a Configuração da FPGA de Forma Não Volátil no *Kit*?



Memória FLASH (usada para armazenar a configuração de fábrica)



Cadeia (Chain) JTAG do Kit DE2-115

- Interface JTAG (Joint Test Action Group)
 - Interface série para programação e teste (TDI, TDO dados; TCK clock; TMS controlo)
 - Permite ligar dispositivos em cascata
- Usada no kit DE2-115 com "Quartus Prime" para
 - Programação da FPGA (com "Programmer") e depuração (com "SignalTap Logic Analyser")
 - Programação da memória FLASH do kit (com "Programmer")




Figure 4-1 The JTAG chain on DE2-115 board



Programação da FPGA / Depuração

- "USB Blaster Circuit" comporta-se como uma gateway entre USB e a interface JTAG da FPGA
- Interruptor deve estar em modo "RUN"
 - Arranque normal do sistema
- "Quartus Programmer" deve usar o modo "JTAG"




Figure 4-3 The JTAG configuration scheme



Programação da Memória FLASH do *Kit*

- "USB Blaster Circuit" comporta-se como uma gateway entre USB e a interface de programação da FLASH
- Interruptor deve estar em modo "PROG"
- "Quartus Programmer" deve usar o modo "Active Serial Programming"







Figure 4-5 The AS configuration scheme





Programação da Memória FLASH com o Ficheiro .POF



Comentários Finais

- No final desta aula deverá ser capaz de:
 - Analisar os relatórios de implementação com os tipos e quantidades dos recursos da FPGA utilizados num dado projeto
 - Especificar restrições temporais para circuitos simples
 - Realizar análises temporais simples com a ferramenta "TimeQuest Timing Analyser"
 - Conhecer as funcionalidades da interface JTAG e saber usá-la para efeitos de programação de dispositivos (FPGA e memória FLASH) e depuração dos circuitos implementados na FPGA