Universidade de Aveiro, DETI Arquitetura de Computadores I, Teste prático 2 (23/01/2018)

Nome:	N Mec:

Grupo I

Responda às questões	seguintes	mostrando tod	os os nasso	da cua rech	neta:
Responda as questoes	seguintes.	าแบรนาสแนบ เบน	US US PASSU:	s ua sua resp	osta.

	Kes	sponda as questoes seguintes, mos	stranuo tou	ios os pass	os ua sua	a resposta.				
a)		valor dos 16 bits menos sign : beq \$1,\$1,L1 é:	nificativos,	expresso	em hex	adecimal,	do código	o máquin	a da :	instrução
b)	que	ponha que \$2=0xA35 e que se pre isso aconteça, o valor dos 16 bits re w \$3,??(\$2)" deve ser:								
c)		valor 0xAC640100 é o código m e corresponde esse código (mnemo	•	,		•		,	•	•
d)		mita que os valores indicados no <i>a</i> uma dada instrução. Observe todo	•	•	•		•			,
		A fase de execução em que se e		•			, poi		•	
	2)) A instrução que se encontra em	-				-	_		
	3)) A instrução que vai ser executa	da de seguio	da encontra	ı-se no er	ndereço		,]	porque	
	4)) Admita que o sinal "RegWrite na fase					-	•	-	




Figura 1. Datapath multi-cycle do MIPS.

Zona de rascunho

Universidade de Aveiro, DETI Arquitetura de Computadores I, Teste prático 2 (23/01/2018)

Nome:	N. Mec:
-------	---------

Grupo II

Considere o *datapath* e a unidade de controlo fornecidos na Figura 1, sabendo que corresponde a uma implementação *multi-cycle* simplificada do MIPS, sem *pipelining*.

a) Preencha a tabela seguinte com o nome de cada uma das fases de execução da instrução "xor \$1,\$2,\$3" e com o valor que tomam, em cada uma delas, os sinais de controlo ali indicados. Admita que o valor lógico "1" corresponde ao estado ativo. Assinale as situações de "don't care" com "X".

Designação da Fase	Instruction Fetch/Calc. PC+4		
PCWrite			
MemWrite			
IRWrite			
ALUOp			
ALUSeIA			
ALUSeIB			
lorD			
PCSource			
MemRead			
RegWrite			
RegDst			

b) Preencha a tabela seguinte com o nome de cada uma das fases de execução da instrução "xor \$1,\$2,\$3" (código máquina 0x00430826) e com o valor que tomam, em cada uma delas, os valores do datapath ali indicados. Considere que os registos, no instante em que vai iniciar-se o instruction fetch, têm os seguintes valores: \$1=0x145, \$2=0x3A4, \$3=0x75D, PC=0x0040008C). Assinale as situações de "valor desconhecido" com "?".

Designação da fase	Instruction Fetch/Calc. PC+4				
	Τ	T	1	Γ	
PC	0x0040008C				
Instr. Register					
Data Register					
Α					
В					
ALU Result					
ALU Out					
ALU Zero					

ALUOp - 00: Add, 01: Subtract, 10: R-Type, 11: Set if Less Than

Universidade de Aveiro, DETI Arquitetura de Computadores I, Teste prático 2 (23/01/2018)

Nome: N. Mec:

Grupo III

Apresente todos os passos que justifiquem as suas respostas: a simples apresentação de valores sem justificação adequada terá cotação 0

Considere o trecho de código da tabela ao lado onde o endereço representado pelo label L1 é 0x0000A204.

a) Traduza para código máquina do MIPS as instruções abaixo indicadas (expressando o resultado em <u>hexadecimal</u>) e indique o endereço de memória em que se encontra cada uma. <u>Mostre todos os passos da</u> <u>sua resposta</u> e, no final, **preencha a tabela**.

sw \$4,0x200(\$3)

Opcode	Funct	Instr.
0	0x20	add
0	0x26	xor
0x04		beq
0x2B		sw
0x02		j
0x08		addi
0x0A		slti
0x23		lw

L1:	addi	\$2,\$0,0x14
	add	\$3,\$0,\$0
L2:	beq	\$3,\$2,L3
	lw	\$4,0x100(\$3)
	sw	\$4,0x200(\$3)
	addi	\$3,\$3,4
	j	L2
L3:		

j L2

Endereço	Instrução		Código	Máquina	(hexadecimal)
	sw	\$4,0x200(\$3)			
	j	L2			

- b) Calcule o número total de ciclos de relógio que demora a execução completa desse trecho de código (desde o instante inicial do *instruction fetch* da primeira instrução até ao momento em que vai iniciar-se o *instruction fetch* da instrução presente em "L3:"): i) <u>num datapath single-cycle</u>; ii) <u>num datapath multi-cycle</u>. Apresente todos os passos que justifiquem a sua resposta (a simples apresentação de valores sem justificação adequada terá cotação 0).
 - i) Single-cycle:

ii) Multi-cycle:

Nome: N. Mec:

Grupo IV

a) O código VHDL que se apresenta de seguida corresponde a uma possível implementação do módulo "PC_update" para a arquitetura *single-cycle* do MIPS que implementou nas aulas práticas, responsável pela manutenção e atualização do valor do *Program Counter*. Complete o diagrama temporal da figura seguinte, calculando o valor de saída ("pc") para todos os ciclos de relógio ali apresentados (note que os valores de "jAddr" e "offset32" estão representados em hexadecimal).

```
entity PC_update is
     port(clk, reset, branch, jump, zero : in std_logic;
          offset32 : in std_logic_vector(31 downto 0);
                     : in std_logic_vector(25 downto 0);
          рc
                     : out std_logic_vector(31 downto 0));
   end PC_update;
   architecture Behavioral of PC_update is
     signal s_pc, s_offsetSL2 : unsigned(31 downto 0);
     signal s_pc4 : unsigned(31 downto 0);
   begin
     s_offsetSL2 <= unsigned(offset32(29 downto 0)) & "00";</pre>
     s_pc4 <= s_pc + 4;
     process(clk)
     begin
        if(rising_edge(clk)) then
          if(reset = '1') then
             s pc <= (others => '0');
          else
             if(jump = '1') then
               s_pc <= s_pc4(31 downto 28) & unsigned(jAddr) & "00";</pre>
             elsif(branch = '1' and zero = '1') then
               s_pc <= s_pc4 + s_offsetSL2;</pre>
             else
               s_pc <= s_pc4;
             end if;
          end if;
        end if;
     end process;
     pc <= std_logic_vector(s_pc);</pre>
   end Behavioral;
    clk
  reset
   zero
 branch
  jump
  iAddr
                               0640014
                                            20A925A
                                                                     0000201
                                                                                  0000320
                                                         1253F47
                   04EA1F3
offset32
                  FFFFA1F3
                              00000014
                                           FFFF925A
                                                       00003F47
                                                                     00000201
                                                                                 00000320
     pc
```

Grupo V

a) Complete o código VHDL seguinte com a implementação de um registo de N bits com <u>reset síncrono</u> e <u>enable</u>. <u>A ação de reset não deve depender do sinal <u>enable</u>.</u>

entity RegisterN is			
generic ();	
port (: std_logi	.c	
	: std_logi	.c);
end RegisterN;			
architecture	of	is	
•••••			
end behav;			

Zona de rascunho