Universidade de Aveiro – Departamento de Electrónica, Telecomunicações e Informática Laboratório de Sistemas Digitais

Ano Letivo 2013/14

Mini-teste 2

Nome:	N. Mec.:	Turma:
Grupo I		
Desenhe o diagrama de estados de Mealy de uma máquina binárias apresentadas nas suas entradas A e B. A sua função situação A=B em pelo menos 3 bits consecutivos. Analise funcionamento pretendido. A: 010101010110011010 B: 01110110100011001	o é activar a saída, Y, sem	pre que identificar a
Y: 00000 <u>1</u> 000000 <u>111</u> 00		
Sugestão: Pode usar notação algébrica para exprimir as condições de transição de estado.		


Grupo II

- 1. Identifique, justificando, o modelo de máquina de estados representada no diagrama de estados abaixo.
- 2. Complete o programa abaixo de acordo com o diagrama de estados (respeite os nomes indicados).

```
library IEEE;
                                                  I/XŸ
use IEEE.STD LOGIC 1164.all;
                                                                  0/10
                                                       0/00
entity MyStateMachine is
   port (clk : in std logic;
                                                               1/01
                 : in std logic;
                                                1/11
                                            1/00
                 : ____ std_logic);
end MyStateMachine;
                                                   С
                                                              D
architecture STM of MyStateMachine is
  type MyST is (_____
 signal ____, ___ : ____
 begin
   main : process(____)
   begin
     case ___ is
           when ____ =>
      end case;
    end process;
    control : process (clk)
       if (rising_edge(clk)) then
           CS \le NS;
        end if;
    end process;
end STM;
```

Grupo III

O sistema sequencial síncrono da figura implementado segundo o modelo de Moore compara duas sequências binárias A e B. A saída Y estará *active high* sempre se verificar a situação A=B em pelo menos 3 bits consecutivos. O sistema tem ainda uma entrada de reset assíncrona *active-low* que conduz o sistema ao estado inicial com a saída a "0".



```
library IEEE;
use IEEE.STD LOGIC 1164.all;
entity ABcompareTb is
end ABcompareTb;
architecture Stimulus of ABcompareTb is
  signal s reset, s clk: std logic;
  signal s A,s B s Y : std logic;
begin
 uut : entity work.ABCompare(Behav)
        port map(reset => s_reset,
                 ck
                        => s clk,
                 Α
                        => s_A,
                        => s_B,
                 В
                 Y
                        => s_Y);
  clock proc : process
 begin
    s clk <= '1'; wait for 50 ns;
    s_clk <= '0'; wait for 50 ns;
  end process;
  stim proc : process
 begin
        s reset <= '0'; s A <= '0'; s B <= 0; wait for 250 ns;
       s reset <= '1'; wait for 100 ns;
        s_A <= '1'; s_B <= '1'; wait for 100 ns;
        s_A <= '0'; s_B <= '1'; wait for 100 ns;
        s_A <= '1'; s_B <= '1'; wait for 100 ns;
        s A <= '0'; s B <= '0'; wait for 100 ns;
        s A <= '1'; s_B <= '1'; wait for 100 ns;
        s_A <= '0'; s_B <= '1'; wait for 100 ns;
        s_A <= '0'; s_B <= '0'; wait for 100 ns;
        s_A <= '1'; s_B <= '1'; wait for 100 ns;
        s A <= '1'; s B <= '0'; wait for 100 ns;
        s A <= '0'; s B <= '0'; wait for 200 ns;
        s A <= '1'; s B <= '1'; wait for 200 ns;
        s A <= '0'; s B <= '0'; wait for 100 ns;
        s A <= '1'; s B <= '0'; wait for 100 ns;
        s_A <= '0'; s_B <= '1'; wait for 100 ns;
 end process;
end Stimulus;
```

1. Complete adequadamente o diagrama temporal no sentido de demonstrar o funcionamento do detetor de sequências. Tenha em conta as especificações do código *testbench*, e justifique a evolução temporal dos sinais que considera relevantes para a simulação.

Entity:s1tb Architecture:stimulus Date: Wed Apr 30 15:41:40 GMT Daylight Time 2014 Row: 1 Page: 1