

# Divisor cargado y criterio de impedancia

## S2.1 — Simulaciones y laboratorio de la Semana 2

M. en C. José de Jesús Santana Ramírez

Licenciatura en Ingeniería Aeroespacial  
UNAM · ENES Unidad Juriquilla

Semestre 2027-1

## Objetivos de la sesión


- Calcular la salida de un divisor **sin carga**:  $V_{out} = V_{in} \frac{R_2}{R_1 + R_2}$ .
- Aplicar el **efecto de carga** cuando se conecta una  $R_L$  en paralelo con  $R_2$ .
- Obtener  $V_{th}$  y  $R_{th}$  del divisor y conectar con el criterio  $R_{in} \gg R_{th}$ .
- Determinar la **resistencia mínima de carga** que mantiene el error por debajo de 1 %.
- Decidir el **compromiso** entre baja impedancia (menos error, más consumo) y baja potencia.

## Objetivos de la sesión


- Calcular la salida de un divisor **sin carga**:  $V_{out} = V_{in} \frac{R_2}{R_1 + R_2}$ .
- Aplicar el **efecto de carga** cuando se conecta una  $R_L$  en paralelo con  $R_2$ .
- Obtener  $V_{th}$  y  $R_{th}$  del divisor y conectar con el criterio  $R_{in} \gg R_{th}$ .
- Determinar la **resistencia mínima de carga** que mantiene el error por debajo de 1 %.
- Decidir el **compromiso** entre baja impedancia (menos error, más consumo) y baja potencia.

### Pregunta rectora

Una salida de 2.5 V medida en vacío, ¿seguirá siendo 2.5 V al conectarla a un instrumento, amplificador o ADC?



$$V_{out} = V_{in} \cdot \frac{R_2}{R_1 + R_2}$$



$$V_{out} = V_{in} \cdot \frac{R_2}{R_1 + R_2}$$

Esta expresión sólo describe la salida **en vacío** (sin carga en  $V_{out}$ ).

Si una resistencia  $R_L$  se conecta **en paralelo con**  $R_2$ , el divisor cambia:

$$R_{eq} = R_2 \parallel R_L = \frac{R_2 R_L}{R_2 + R_L} \qquad V_{out}^{cargada} = V_{in} \cdot \frac{R_{eq}}{R_1 + R_{eq}}$$

Si una resistencia  $R_L$  se conecta **en paralelo con**  $R_2$ , el divisor cambia:

$$R_{eq} = R_2 \parallel R_L = \frac{R_2 R_L}{R_2 + R_L} \qquad V_{out}^{cargada} = V_{in} \cdot \frac{R_{eq}}{R_1 + R_{eq}}$$

- Como  $R_2 \parallel R_L < R_2$ , la salida **cae** respecto del caso ideal.
- Una impedancia de entrada finita de la siguiente etapa **forma parte del circuito**.
- Para reducir el error se desea  $R_{in} \gg R_{th}$  (alta impedancia de entrada).

Visto desde la salida, el divisor es una fuente con:

$$V_{th} = V_{in} \cdot \frac{R_2}{R_1 + R_2} \qquad R_{th} = R_1 \parallel R_2$$




Visto desde la salida, el divisor es una fuente con:

$$V_{th} = V_{in} \cdot \frac{R_2}{R_1 + R_2} \qquad R_{th} = R_1 \parallel R_2$$

### El compromiso de diseño

- $R_L \gg R_{th} \Rightarrow$  poco error, pero  $R_1, R_2$  grandes  $\Rightarrow$  mayor consumo/ruido.
- $R_1, R_2$  pequeños  $\Rightarrow$  menos error, pero más corriente de reposo y autocalentamiento.
- Regla práctica:  $R_L \geq 100 \cdot R_{th}$  da un error de carga  $\lesssim 1 \%$ .

## Divisor 1:1 de la simulación S2.1

 $V_{in} = 5\text{ V}, \quad R_1 = R_2 = 1\text{ k}\Omega, \quad R_L: \text{ de } 10\text{ k}\Omega \text{ a } 1\text{ M}\Omega.$ 

**Determinar:** la salida ideal, la salida cargada para  $R_L = 10\text{ k}$ ,  $47\text{ k}$ ,  $100\text{ k}$ ,  $1\text{ M}$ , y la resistencia mínima que mantiene el error  $< 1\%$ .

$$V_{out}^{ideal} = V_{in} \cdot \frac{R_2}{R_1 + R_2} = 5 \cdot \frac{1000}{1000 + 1000} = 2,500 \text{ V}$$

$$V_{out}^{ideal} = V_{in} \cdot \frac{R_2}{R_1 + R_2} = 5 \cdot \frac{1000}{1000 + 1000} = 2,500 \text{ V}$$

- Es la referencia: el divisor 1:1 divide exactamente a la mitad.
- $V_{th} = 2,5 \text{ V}$  y  $R_{th} = R_1 \parallel R_2 = 500 \Omega$ .

$$R_{eq} = 1\text{ k} \parallel 10\text{ k} = 909,1\ \Omega \quad V_{out} = 5 \cdot \frac{909,1}{1000 + 909,1} = 2,381\text{ V}$$

$$\text{error} = \frac{2,381 - 2,500}{2,500} = -4,76\%$$

$$R_{eq} = 1\text{ k} \parallel 10\text{ k} = 909,1\ \Omega \quad V_{out} = 5 \cdot \frac{909,1}{1000 + 909,1} = 2,381\text{ V}$$

$$\text{error} = \frac{2,381 - 2,500}{2,500} = -4,76\%$$

- Con  $R_L = 20 \cdot R_{th}$ , la salida cae casi 5 %: la etapa siguiente está cargando el divisor.

$$R_L = 47\text{ k} : \quad V_{out} = 2,474\text{ V} \quad (\text{error} = -1,056\%)$$

$$R_L = 100\text{ k} : \quad V_{out} = 2,488\text{ V} \quad (\text{error} = -0,495\%)$$

$$R_L = 47\text{ k} : \quad V_{out} = 2,474\text{ V} \quad (\text{error} = -1,056\%)$$

$$R_L = 100\text{ k} : \quad V_{out} = 2,488\text{ V} \quad (\text{error} = -0,495\%)$$

- A 47 k el error aún supera 1 %; a 100 k ya queda por debajo.
- El límite de 1 % está en algún valor entre ambas.



Con el divisor 1:1, la salida cargada es  $V_{out} = 5 \cdot \frac{R_L}{1000 + 2R_L}$ . Fijando error = -1 %:

$$\frac{5R_L}{1000 + 2R_L} = 2,475 \quad \Rightarrow \quad \boxed{R_L \approx 49,5 \text{ k}\Omega}$$

Con el divisor 1:1, la salida cargada es  $V_{out} = 5 \cdot \frac{R_L}{1000 + 2R_L}$ . Fijando error = -1 %:

$$\frac{5R_L}{1000 + 2R_L} = 2,475 \quad \Rightarrow \quad \boxed{R_L \approx 49,5 \text{ k}\Omega}$$

### Regla práctica

Como  $R_{th} = 500 \Omega$ , se cumple  $R_L \approx 99 \cdot R_{th} \approx 100 \cdot R_{th} \Rightarrow R_L \geq 100 \cdot R_{th}$  da un error de carga  $\lesssim 1 \%$ .

| $R_L$          | $R_{eq}$     | $V_{out}$ | Error    |
|----------------|--------------|-----------|----------|
| 10 k $\Omega$  | 909 $\Omega$ | 2,381 V   | -4,76 %  |
| 47 k $\Omega$  | 979 $\Omega$ | 2,474 V   | -1,056 % |
| 100 k $\Omega$ | 990 $\Omega$ | 2,488 V   | -0,495 % |
| 1 M $\Omega$   | 999 $\Omega$ | 2,499 V   | -0,05 %  |


| $R_L$          | $R_{eq}$     | $V_{out}$ | Error    |
|----------------|--------------|-----------|----------|
| 10 k $\Omega$  | 909 $\Omega$ | 2,381 V   | -4,76 %  |
| 47 k $\Omega$  | 979 $\Omega$ | 2,474 V   | -1,056 % |
| 100 k $\Omega$ | 990 $\Omega$ | 2,488 V   | -0,495 % |
| 1 M $\Omega$   | 999 $\Omega$ | 2,499 V   | -0,05 %  |

- Para una interfaz con ADC de alta impedancia ( $R_{in} \sim 1 \text{ M}\Omega$ ), el error es despreciable.
- Para un amplificador con  $R_{in} = 10 \text{ k}\Omega$ , hay que contar con el  $\sim 5 \%$  de error o usar un buffer.

Abrir semana2\_01\_divisor\_cargado.cir (barrido de  $R_L$ : 10 k, 47 k, 100 k, 1 M) y consultar el Error Log:

```
.meas op VOUT FIND V(vout)
.meas op IIN PARAM -I(V1)
.meas op ERROR_PCT PARAM 100*(V(vout)-2.5)/2.5
```

**Criterio de éxito:** el error cae de  $\approx -4,76 \%$  ( $R_L = 10 \text{ k}$ ) a  $\approx -0,05 \%$  ( $R_L = 1 \text{ M}$ ), y cruza 1 % cerca de  $R_L \approx 49,5 \text{ k}\Omega$ .



| Error                                        | Consecuencia              | Corrección                       |
|----------------------------------------------|---------------------------|----------------------------------|
| Usar el divisor en vacío ignorando la carga  | Sobreestimar la salida    | Paralelar $R_2$ con $R_L$        |
| No calcular $R_{th}$ para elegir la interfaz | Error de carga por diseño | $R_{in} \geq 100 \cdot R_{th}$   |
| Bajar $R_1, R_2$ sin límite                  | Más consumo/calor         | Balancear impedancia vs potencia |
| Olvidar la impedancia del ADC                | Conversión sesgada        | Buffer o $R_{in}$ alta           |

- **Interfaz de sensor:** antes de amplificar se documenta el rango de la señal, la tensión de modo común, la  $R_{out}$  de cada rama y la impedancia de entrada requerida.
- **ADC de alta impedancia:** los convertidores de alta resolución tienen entrada capacitiva; el divisor se carga en el instante de muestreo (sample-and-hold).
- **Consumo presupuestado:** en el EPS, bajar impedancia para reducir error de carga aumenta la corriente de reposo; se optimiza contra el presupuesto de potencia.
- Un divisor de referencia debe alimentar una carga conocida; si se desconecta, el estado queda indefinido (verificador de integridad de cable).



1. ¿Por qué la salida cae al conectar una carga a  $V_{out}$ ?
2. Para error  $< 1\%$  con  $R_{th} = 500\ \Omega$ : ¿qué  $R_L$  mínima se necesita?
3. ¿Qué conviene más cerca del sensor:  $R_1, R_2$  altos o bajos? ¿Por qué?
4. Con  $R_L = 10\text{ k}$ , ¿qué solución reduce el error: bajar  $R_1, R_2$  o añadir un buffer?
5. Si la salida ideal es  $2.5\text{ V}$  y mido  $2.38\text{ V}$ , ¿qué información da esa diferencia?

1. ¿Por qué la salida cae al conectar una carga a  $V_{out}$ ?
2. Para error  $< 1\%$  con  $R_{th} = 500\ \Omega$ : ¿qué  $R_L$  mínima se necesita? ( $\approx 50\text{ k}\Omega$ :  $R_L \geq 100 \cdot R_{th}$ .)
3. ¿Qué conviene más cerca del sensor:  $R_1, R_2$  altos o bajos? ¿Por qué?
4. Con  $R_L = 10\text{ k}\Omega$ , ¿qué solución reduce el error: bajar  $R_1, R_2$  o añadir un buffer?
5. Si la salida ideal es  $2.5\text{ V}$  y mido  $2.38\text{ V}$ , ¿qué información da esa diferencia?

1. ¿Por qué la salida cae al conectar una carga a  $V_{out}$ ?
2. Para error  $< 1\%$  con  $R_{th} = 500\ \Omega$ : ¿qué  $R_L$  mínima se necesita? ( $\approx 50\ \text{k}\Omega$ :  $R_L \geq 100 \cdot R_{th}$ .)
3. ¿Qué conviene más cerca del sensor:  $R_1, R_2$  altos o bajos? ¿Por qué? (*Compromiso: impedancia/ruido vs consumo/calor.*)
4. Con  $R_L = 10\ \text{k}$ , ¿qué solución reduce el error: bajar  $R_1, R_2$  o añadir un buffer?
5. Si la salida ideal es  $2.5\ \text{V}$  y mido  $2.38\ \text{V}$ , ¿qué información da esa diferencia?

1. ¿Por qué la salida cae al conectar una carga a  $V_{out}$ ?
2. Para error  $< 1\%$  con  $R_{th} = 500\ \Omega$ : ¿qué  $R_L$  mínima se necesita? ( $\approx 50\ \text{k}\Omega$ :  $R_L \geq 100 \cdot R_{th}$ .)
3. ¿Qué conviene más cerca del sensor:  $R_1, R_2$  altos o bajos? ¿Por qué? (*Compromiso: impedancia/ruido vs consumo/calor.*)
4. Con  $R_L = 10\ \text{k}$ , ¿qué solución reduce el error: bajar  $R_1, R_2$  o añadir un buffer? (*Buffer:  $R_{in}$  muy alta  $\Rightarrow$  el divisor vuelve a estar en vacío.*)
5. Si la salida ideal es  $2.5\ \text{V}$  y mido  $2.38\ \text{V}$ , ¿qué información da esa diferencia?