

Conmutador BJT corregido con carga RC

Saturación forzada, dos constantes de tiempo y puente al MOSFET

Licenciatura en Ingeniería Aeroespacial · UNAM

Semestre 2027-1

Dos fallas eléctricas


1. En SPICE, un BJT debe usar prefijo Q; T describe una línea de transmisión.
2. Un NPN con emisor a GND y colector sin pull-up solo puede **hundir** corriente: no podía alimentar la base de T2.

Corrección

Q1 será un inversor/pull-down y una resistencia R_{PU} desde +5 V suministrará la corriente de base de Q2.

Predicción: con entrada alta, ¿Q2 debe quedar encendido o apagado?

1 · Topología corregida



Quién entrega y quién hunde

R_{PU} entrega I_{B2} . Q1 la hunde para apagar Q2. Q2 hunde la corriente del colector y la descarga del capacitor.

2 · Tabla de estados

V_{IN}	Q1	Q2	Respuesta del capacitor
Alto	ON	OFF	carga por $R_C + R_{ser}$
Bajo	OFF	ON	descarga por R_{ser} y Q2

Entrada alta

Q1 lleva B_2 cerca de GND. Q2 abre y la fuente carga C a través de dos resistencias.

Entrada baja

Q1 abre. R_{PU} eleva B_2 , Q2 conduce y el capacitor entrega corriente hacia Q2.

3 · Dimensionar la base para el peor instante

Corriente de base aproximada:

$$I_{B2} \approx \frac{5 - 0,8}{910} = 4,6 \text{ mA}$$

Corriente permanente desde R_C :

$$I_{RC} \approx \frac{5 - 0,2}{220} = 21,8 \text{ mA}$$

Al encender Q2 con $V_C \approx 4,9 \text{ V}$:

$$I_{C,pico} \approx I_{RC} + \frac{V_C - 0,2}{220} \approx 43 \text{ mA}$$

$$\beta_{forzado} \approx \frac{43}{4,6} \approx 9,4$$

El error que se evita

Dimensionar solo $5/220$ omite la descarga simultánea del capacitor.

4 · Hay dos constantes de tiempo

Q2 OFF: carga

La trayectoria incluye $R_C + R_{ser}$:

$$\tau_{\uparrow} = (220 + 220) \cdot 5 \mu\text{F} = 2,2 \text{ ms}$$

$$V_C(t) = 5 \left(1 - e^{-t/\tau_{\uparrow}} \right)$$

Q2 ON: descarga

La trayectoria principal incluye R_{ser} :

$$\tau_{\downarrow} \approx 220 \cdot 5 \mu\text{F} = 1,1 \text{ ms}$$

$$V_C(t) \approx V_C(0) e^{-t/\tau_{\downarrow}}$$

Predicción: ¿qué transición debe verse dos veces más lenta?

5 · Resultados verificados en LTspice

Medida	Resultado
$V_{C,cargado}$	4,905 V
$V_{C,descargado}$	52,51 mV
$V_{CE2,on}$	50,62 mV
$I_{B2,on}$	4,576 mA
$I_{C2,estable}$	22,515 mA
$I_{C2,pico}$	44,625 mA

- La simulación confirma el pico doble: fuente más capacitor.
- El pulso de 10 ms permite más de cuatro $\tau_{\uparrow}$ y nueve $\tau_{\downarrow}$.
- $V_{CE(sat)}$ es resultado del modelo genérico, no garantía para cualquier BC548.

6 · Qué significa saturación forzada

- Se diseña con una relación I_C/I_B conservadora en lugar de usar el β de región activa.
- La heurística “10:1” debe contrastarse con la tabla de $V_{CE(sat)}$ del transistor real para el par I_C/I_B elegido.
- Beneficio estático: menor V_{CE} y menor disipación de conducción.
- Compromiso dinámico: saturar profundo almacena carga y puede retrasar el apagado.

Cuando importa la velocidad

Evaluar un clamp Baker/Schottky, reducir la sobreexcitación o usar un MOSFET adecuado; no afirmar que “más saturación siempre es más rápida”.

MOSFET de nivel lógico

Se define por tener $R_{DS(on)}$ garantizada a la tensión lógica real disponible, por ejemplo 2.5, 3.3 o 4.5 V; no por un V_{th} bajo.

IRF640N

No es reemplazo directo para un gate-drive lógico de 5 V: su $R_{DS(on)}$ se especifica a $V_{GS} = 10\text{ V}$. Requiere un driver de 10–12 V.

El pico capacitivo y la disipación siguen existiendo. Cambia el dimensionamiento de base por el de carga de gate, $R_{DS(on)}$, SOA y térmica.

- Una carga capacitiva puede duplicar transitoriamente la corriente que sugeriría el pull-up por sí solo.
- Verificar corriente pico, potencia pulsada, SOA y repetición; no basta con la corriente permanente.
- En actuadores, buses auxiliares y líneas térmicas, documentar el estado seguro si el driver queda abierto o sin alimentación.
- En vacío, definir la ruta conductiva hacia estructura y el balance radiativo; no reutilizar sin análisis un $R_{\theta JA}$ de aire quieto.

Responde sin mirar el esquema:

1. ¿De dónde sale la corriente de base de Q2?
2. Con entrada alta, ¿qué transistor está apagado y por dónde carga C ?
3. ¿Por qué $I_{C2,pico}$ supera a la corriente de R_C ?
4. ¿Por qué carga y descarga tienen constantes de tiempo distintas?
5. ¿Qué gana y qué pierde un BJT al saturarse profundamente?
6. ¿Por qué V_{th} no define un MOSFET de nivel lógico?

- Netlist validado: `semana4_04_conmutador_hard_sat.cir`.
- Guía completa: `semana_4_conmutador_potencia_mosfet.md`.
- Hoja de práctica activa: `semana_4_actividades_aprendizaje.md`.
- Conexión con el IRF640N: `clase_4_mosfet.pdf`.

Cierre

Una topología, una ecuación y una medida deben contar la misma historia de corriente. Si no coinciden, se corrige el modelo antes de construir.