

## Programação Paralela (Prof. Fernando Castor) Alunos: Edwin Marinho e Thomas Cristanis



## Trabalho 02

- 1. Descreya a arquitetura do seu computador pessoal em termos dos seguintes itens:
  - Frequência de clock

Edwin: 2,3 GHz Thomas: 2,4 GHz

• Número de núcleos (físicos e virtuais) do processador.

**Edwin:** 4 núcleos físicos e 8 virtuais - Intel "Core i7" (3615QM) **Thomas:** 2 núcleos físicos e 4 virtuais - Intel "Core i5" (4258U)

- \* Comando executado no OSX -> sysctl -a | grep machdep.cpu
- Qual é a organização da memória? Ela é NUMA ou não? COMA? Barramento?
- Número de níveis de cache e onde as memórias cache estão localizadas.

## **Edwin:**

Cache L2 (por núcleo): 256 KB

Cache de L3: 6 MB

## **Thomas:**

Cache L2 (por núcleo): 256 KB

Cache L3: 3 MB

Tanto a cache L2 como a L3 estão localizadas no processador. Entretanto, a cache L2 é reservada para cada núcleo enquanto a L3 é compartilhada entre eles.

Como é mantida a coerência das memórias cache
 MESI (modified, exclusive, shared, invalid) [1]

- As instruções atômicas não-triviais (por exemplo, um LOAD ou um STOR são instruções "triviais" por fazerem apenas uma coisa) que estão disponíveis e o que elas fazem.
  - \* Baseado em [1]:

**BTC** - Bit Test and Complement

BTR - Bit Test and Reset

BTS - Bit Test and Set
CMPXCHG - Compare and Exchange
CMPXCHG8B/CMPXCHG16B - Compare and Exchange Bytes
NEG - Two's Complement Negation
XADD - Exchange and Add

• A velocidade da memória que está rodando na sua máquina. Ela rápida o suficiente para o processador? Sim? Não? Por quê?

**Edwin:** 2 memórias de 4GB, com velocidade de 1600 MHz **Thomas:** 2 memórias de 4GB, com velocidade de 1600 MHz

Não, como discutido na seção 3.1.2 do *Perfbook* as memorias não vem acompanhando o crescimento de desempenho dos CPUs, causando latência no acesso a memoria.

- Anos 80 Tempo de Carregamento < Tempo de Execução
- Anos 2000 Tempo de Carregamento = Tempo de Execução

[1] **Intel® 64 and IA-32 Architectures Software Developer's Manual**. Disponível em: <a href="http://www.intel.com/content/dam/www/public/us/en/documents/manuals/64-ia-32-architectures-software-developer-manual-325462.pdf">http://www.intel.com/content/dam/www/public/us/en/documents/manuals/64-ia-32-architectures-software-developer-manual-325462.pdf</a>.