2026 年安徽省集成电路精英赛

赛道 2　FPGA 设计及应用

无线通信系统数字基带信号实时频谱分析电路

设　计　报　告

合肥工业大学

容培钧　管书玮

目　录

摘要.....3
1 引言.....4
1.1 设计背景与指标.....4
1.2 术语与口径.....5
2 方案调研与选择.....7
2.1 调研与器件边界.....7
2.2 待测信号来源.....8
2.3 数字基带信号形式.....8
2.4 并行度、点数与数据流组织.....10
2.5 合并架构的选择.....11
2.6 频域参数提取算法.....12
2.7 1 GSPS 的可行性边界.....13
3 理论分析与参数设计.....15
3.1 信号与带宽.....15
3.2 频域分解与加窗.....17
3.3 单帧谱的统计性质与平滑窗长.....18
3.4 定点位宽与量化误差分析.....20
3.5 三种速率与时间预算.....21
4 RTL 电路设计与仿真验证.....23
4.1 总体结构与模块划分.....23
4.2 位精确的 3 乘法 Karatsuba 复乘.....27
4.3 输出侧 radix-4 合并.....28
4.4 定点位宽链与仿真对拍.....29
4.5 缺陷与修复.....31
4.6 综合与实现结果.....33
4.7 可证伪性与未验证项.....37
5 板级测试与指标核验.....39
5.1 测试平台.....39
5.2 测试方法.....40
5.3 测试结果分析.....43
5.4 指标核验：证据等级与不确定度.....47
5.5 频谱质量与谱平滑收益.....50
5.6 结果可重复性.....50
6 创新点与优化建议.....52
6.1 位精确的 3 乘法 Karatsuba.....52
6.2 输出侧 radix-4 合并.....52
6.3 从 25% 到 100% 的两次提升与一次兜底.....52
6.4 时钟域切分.....54
6.5 平滑窗长与门限.....54
6.6 免除法门限与全圆谱跨直流.....54
6.7 优化建议与展望.....55
7 结论.....57
参考文献.....58
附录 A 源程序清单.....59
A.2 关键片段（节选）.....60
附录 B 架构演进.....62
B.1 吞吐的六个阶段.....62
B.2 带宽：从单边谱到全圆谱.....63

摘要

本设计在 xc7a35tfgg484-2 上实现 8192 点实时频谱分析电路，对数字基带 IQ 信号给出频点、带宽、幅度与帧长四类结果，以及帧界与逐帧时域诊断值。4 条并行通路各跑一路 2048 点流水线 FFT，输出侧按 radix-4 合并为 8192 点频谱；数字吞吐 $f_s = 4f_{clk} = 4 \times 250$ MHz = 1 GSPS，每拍消化 4 个复数样点（板上无 1 GSPS ADC，激励为片内 ROM 向量）。一帧 8192 点、2048 拍、8.192 μs。全链路定点运算、固定缩放 1/128，中间结果与定点模型逐 bin 对齐。

器件仅有 90 个 DSP48E1，4 乘法复乘需 105 个，无法容纳。核内复乘改为位精确的 3 乘法 Karatsuba：单核 15 个 DSP、加前级共 85/90，中间信号加宽到 43/44 bit、最终移位前不截断，与 4 乘法实现逐位相同。

下游采用连续捕获与 PA/PB 双引擎，稳态每帧出一组结果（N=1），更新周期 8.192 μs。占空比 100% 对任意输入成立：最坏情形（满带 1 GHz、峰值贴带边）走查只需 517 个 `clk2` 拍，判据 `max(PA,PB)` ≤ `1024` 恒满足。帧首到结果锁存的上界为 2132 个 `clk2` 拍，即 17.1 μs，也正是赛题所称的分析处理时间，报文 LAT 域实测 17024 ns（2128 拍）；8.192 μs 是更新周期。

指标逐项对照见表 5-4：12 bit 位宽；1 GSPS 数字吞吐，为赛题 100 MSPS 的 10 倍；8192 点变换；分析处理时间不超过 17.1 μs，为 2 ms 上限的 1/117；数字 IQ 带宽 768.55 MHz（v10 板测），为 f_s 的 76.9%，全圆谱结构能力 1 GHz。速率、时间与带宽三项均远优于要求。

板级证据：满带向量（v11，最坏情形）上板抓包 60 s、7858 行，报文 BW=8192 C=4096 L=0 R=8191 与仿真一致，DCNT 给出帧周期 8.1920 μs（122 071.2 Hz，若 N=2 应为 61 035 Hz），LAT 给出分析处理时间 17024 ns（2128 拍 7858 行恒值）；单音与 700 MHz 两组沿用前版网表，880 MHz 已在 v10 上重测（v10_880，读数与前版一致），四组合计 2 万余条报文，与仿真、定点模型逐字段一致（5.1 节），单音谱 8192/8192 逐 bin 相同，宽带为 ± 6 LSB 舍入；时序 WNS +0.197 ns（clk2 域 +0.197、clk1 域 +0.351），69227 个端点 0 失败；比特流已固化进 SPI Flash，断电重上电即自动出报文。时序、资源与帧周期取自交付网表 v11，与上一版 v10、b8、b7 的差别见表 4-10。未验证项与能力边界见 4.7 节。

关键词： 频谱分析；FPGA；FFT；并行分解；位精确乘法；固定缩放；连续捕获

1 引言

1.1 设计背景与指标

赛题要求对无线通信系统数字基带信号做时域与频域分析，给出信号幅度、帧长度、频点与带宽；信号类型与 FPGA 型号自选，板级指标五项：IQ 位宽不低于 12 bit、数据速率不低于 100 MSPS、FFT 点数不少于 8192、分析处理时间不超过 2 ms、数字 IQ 带宽越高越好。五项中位宽与点数只要求达标，速率、时间与带宽按高低评分，故目标的优先次序是速率、带宽、延迟，资源列在最后——资源不计分，却是前三项绕不开的硬边界。三项互相制约：采样率不足会把带外频段折叠进带内，可测带宽被入口卡死；点数不足则频率分辨率 f_s/N 不够，1 GSPS 下需 8192 点才有 122.070 kHz 的 bin 宽；处理时间过长则一次驻留出不了几帧谱，突发信号整段漏掉。

器件选用 xc7a35t：90 个 DSP48E1、50 个 Block RAM tile、20800 个 LUT[2]。单条通路的时钟上限不由 FFT 蝶形决定，而由大量 18~26 位加法与比较构成的宽进位链决定，同族网表在 250 MHz 收敛、278~280 MHz 已到边界。若沿用一条通路、每拍一个样点，8192 点一帧要 8192 拍，采样率只能停在 250 MSPS 量级。要达到 1 GSPS，结构性出路是每拍消化 4 个复数样点，把 8192 点分解为 4 条并行的 2048 点通路。随之出现第二个约束：4 乘法复乘每核 20 个 DSP，4 核 80 个，加前级加窗、合并与平方的 25 个共 105 个，超过器件的 90 个，无法容纳。乘法结构不改，4 路并行不成立。

本设计的解法是：4 路并行提吞吐，位精确的 3 乘法 Karatsuba[5] 压 DSP，输出侧 radix-4 合并回 8192 点。核内复乘由 4 次降为 3 次，每核 15 个 DSP，加前级共 85/90（94.4%）；中间信号加宽到 43/44 bit、最终移位前不作截断，因而与 4 乘法版逐位相同，2992 组全范围向量无一处差异。按此达到的指标为：1 GSPS 数字吞吐（赛题 100 MSPS 的 10 倍）、8192 点、分析处理时间不超过 **17.1 µs**、数字 IQ 带宽 **768.55 MHz**（f_s 的 76.9%，比 780 MHz 的理论值低 1.47%）。交付网表的验收向量为 `N=1`（满带、`880 MHz` 等）；`700 MHz` 一组为历史 `N=2` 网表读数。

赛题要求的四类测量量各有对应字段：频点为 `C` 换算的 kΔ f（单音扣滑窗 M/2 偏置后偏差 2 bin），带宽为 `BW`，幅度为 `PEAK`，帧长为 `FRM`（固定帧长突发，由设计参数给定为 8192 并如实上报；接外部突发时帧界改由包络检测）。换算与字

段取值见表 5-1。时域信息另由帧界 `fend` 与逐帧诊断值 `A` 构成：`A` 是 `done` 那拍采的瞬时 I^2+Q^2，随锁存相位而变，只作辅助观测、不参与判决；本设计不设逐样点波形存储与触发。

设计总体结构如图 1-1。250 MHz 域负责采集与变换：前级加窗、4 个 2048 点核、radix-4 合并、平方取模，结果写入双 bank 谱 RAM；125 MHz 域负责判决与输出：4 路并行滑窗平滑、PA/PB 双引擎走查、报文格式化与串口发送。两域之间只跨一个谱 RAM 双口和单比特帧标志，数据通路不跨域。




图 1-1　系统总体结构与两时钟域划分

1.2 术语与口径

正文反复使用的量与口径集中定义于表 1-1，后文按表引用，不再逐处说明。

表 1-1　术语与口径

术语	定义	数值 / 说明
数字吞吐 1 GSPS	每拍送 4 个复数样点，无丢样、无背压	$f_s = 4f_{clk} = 4 \times 250$ MHz；板上无 1 GSPS ADC，激励为 ROM 向量
帧周期	8192 点 ÷ 4 点/拍	2048 个 `clk1` = 8.192 μs
结果更新周期	连续捕获下相邻 `done` 的间隔	1024 个 `clk2` = 8.192 μs；实测 8.1920 μs
分析处理时间	帧首样点至该帧结果锁存，取结构上界	2132 个 clk2 = 17.1 μs（上界）；报文 LAT 板上实测 2128 拍 = 17.024 μs
pass A / pass B	下游两级引擎：平滑与峰值走查	PA 固定 586 拍（预算记 587）；PB 走查 4 组/拍，≤ 517 拍
分析帧间隔 N	相邻两组结果相差的帧数	N=1 即每帧出一组结果
100%（无条件）	占空比 1/N = 100% 的成立条件	任意输入 max(PA,PB) ≤ 1024 恒满足
报文刷新周期	88 B（满带）/ 89 B（单音）× 10 bit ÷ 115200	7.64 / 7.73 ms，约 131 / 129 帧/s
v10 / b8 / b7	v11 为交付网表，v10、b8、b7 为上一版	差别在走查调度与 smem 字宽，对照见表 4-10

2 方案调研与选择

表 2-1 汇总十一项决策，依据分四类：器件手册与开源核文档、Vivado 2020.2 实现报告、定点模型与仿真、板上报文。六项判据（吞吐、延迟、Block RAM、DSP、可复现性、验证风险）受两条硬约束筛选：资源上 DSP ≤ 90、Block RAM ≤ 50，时序上时钟低于 278–280 MHz 的过零点。

表 2-1 设计决策总览

设计决策	候选范围	选定	主要判据	详见
技术路线	3 条	FPGA	周期级确定延迟	2.1
FFT 核来源	3 类	开源 2048 点核	频率、存储、逐位可复现	2.1、2.4
信号来源	3 种	片内 ROM 环回	可逐位复现	2.2
调制与成形	3 类	QPSK 加 RRC 成形	带宽可测	2.3.1
帧边界	3 种判据	计数器到点（2048 拍）	与信号内容无关	2.3.2
并行度与点数	5 条路线	4×fft2048	可容纳且收敛	2.4
数据流组织	3 条	全流水	延迟可算、入口无背压	2.4
核内复乘	4 乘法或 3 乘法	3 乘法 Karatsuba	105 降到 85 个 DSP	2.4
合并方式	3 种	输出侧 radix-4	3 乘/拍、4 bin/拍	2.5
边界提取	5 种	门限穿越加 M=256	退化为整数比较	2.6
时钟频率	逐点扫描	250 MHz	三条约束的交点	2.7

2.1 调研与器件边界

赛题指定 FPGA 平台，故不在 CPU/ASIC 之间展开横向比较。就本设计而言，FPGA 的价值在于以流水线实现周期级确定延迟，吞吐可随 lane 数与时钟扩展，适合 1 GSPS 连续流；专用集成电路延迟更优，但流片成本高、指标固定，不适用于竞赛迭代。

8192 点变换有三类来源：商用核、开源流水线核与自研。自研需自建蝶形网络、旋转因子表与位序置换并逐级比对，竞赛周期内不足以支撑。本设计取“核用开源、前级与合并自研”的形态：核为 2048 点流水线结构[1]（CC BY-NC-SA 2.0），仅作例化与端口封装，源码随附录同许可提供。商用核取 Xilinx LogiCORE FFT IP v9.1（xFFT）[9]，见 2.4 节。

边界由器件决定：xc7a35tfgg484-2 含 20800 个 LUT、50 个 Block RAM tile、90 个 DSP48E1、41600 个 FF[2]。4 个 2048 点核若用 4 乘法复乘，每核 20 个

DSP、4 核 80，加前级（合并 9、平方 8、加窗 8）25 个，合计 105，超出上限 15 个，属物理上无法容纳。最终 DSP 85/90（94.4%）、Block RAM 41/50（82.0%）、LUT 12819、FF 21320：逻辑尚余四成，乘法器接近用尽，后续每增加一级处理都要先核算 DSP 占用。

2.2 待测信号来源

外部 ADC 最接近真实场景，但 1 GSPS 需高速 ADC 与串行接口，前端响应会叠加到被测谱；DAC 回环受通道失真限制；ROM 环回将向量写入片上存储，每拍并行读出 4 lane × 24 bit，调制、带宽与帧结构均可预设（表 2-2）。

表 2-2 待测信号来源对比

来源	速率与位宽	可复现性	代价	结论
外部 ADC	受 ADC 与串行接口限制	受模拟前端影响	前端与差分走线成本高	不采用（见本节末段）
DAC 回环	受 DAC 更新率限制	受通道失真影响	需高速 DAC 与重建滤波	不采用
片内 ROM	**12 bit，每拍 4 个复数样点（96 bit）**	**逐位可复现**	**仅占片上 Block RAM**	**选定**

ROM 环回有两点优势：同一帧重放逐位一致，板级可与仿真对照；与分析链间仅一条 96 bit 并行总线，不引入额外时钟域。其局限是向量预设；代价是占用 9 个 RAMB36。

1 GSPS 复数入口属板级问题，不是逻辑瓶颈：每拍 96 bit × 250 MHz = 24 Gb/s，按 ISERDESE2 约 0.95 Gb/s/对计算需 25.3 对，取 4 的倍数即 32 对 LVDS。硬约束是 32 对线等长、模拟前端与仅余 5 个的 DSP：若 ADC 不含数字下变频，FPGA 内需另加 DDC，至少 4 个 DSP，另加 NCO 与抽取滤波，DSP 预算不允许。

2.3 数字基带信号形式

2.3.1 调制与成形

单音只能检验频点，无法检验带宽，单根谱线的 −3 dB 宽度仅为窗的主瓣宽度[7]。故取 QPSK 复基带加根升余弦（RRC）成形：功率谱在 $|f| \leqslant R_s(1-\alpha)/2$ 内平坦、在外按升余弦降至零，半功率点位于 $|f| = R_s/2$，−3 dB 带宽等于符号率，占用带

宽为 $R_s(1+\alpha)$。矩形脉冲的谱按 sinc^2 衰减，−3 dB 点随截断长度变化；RRC 的半功率点固定，适合作基准，对比如图 2-1（$\alpha = 0.35$）。




图 2-1　矩形脉冲与 RRC 成形的功率谱对比

带宽向量在频域直接构造：$|f| \leqslant F_1$ 平坦，F_1 至 F_2 按升余弦在功率域滚降，−3 dB 带宽精确等于 F_1+F_2，参数见 3.1 节表 3-1。构造谱与 RRC-QPSK 随机段功率谱同形，−3 dB 与占用带宽同口径，读数可直接与先验值比较；帧间起伏由相位随机性引起，已由 256 bin 平滑吸收（3.3 节）。

2.3.2 帧结构与帧长

帧边界有三类判据（表 2-3）：包络起伏、前导相关峰、突发加静默加计数器。连续流下包络无凹陷；前导相关需滑动相关器，在每拍 4 样点入口代价过高。本设计取第三种，以固定帧长计数器替代包络通断：一帧 8192 点、每拍 4 个，帧界为每 2048 拍一次的 `fend`，仅需一个 11 bit 计数器。

表 2-3　帧结构方案对比

方案	帧边界判据	额外资源	可靠性	结论
连续加包络检波	包络起伏	极低	与信号凹陷混淆	不可用
连续加前导相关	相关峰	滑动相关器，较高	高	可行但代价大
突发加静默加计数器	**计数器到点（2048 拍）**	**一个 11 bit 计数器**	**与信号内容无关**	**选定**

一帧 8192 点 = 2048 拍 = 8.192 μs，整帧参与一次变换，不需补零或重叠；ROM 深度按一帧设计（2048 字 × 96 bit），读出节拍与帧节拍同源，如图 2-2。




图 2-2　数字基带信号帧结构与节拍

2.4 并行度、点数与数据流组织

f_s = 1 GSPS 决定了组织方式：单核每拍处理 1 个样点，提高 f_s 只能提高时钟，而同族网表收敛边界为 278–280 MHz（图 2-5），单核最多约 280 MSPS，距 1 GSPS 差 3.6 倍；4 条 lane 并行、每核 1 样点/拍时 $f_s = 4f_{clk}$，250 MHz 恰好给出 1 GSPS。故单核 8192 点不可行。

五条候选路线如表 2-4。

表 2-4　并行度判决

候选	点数×核数	DSP（核+前级）	可达 f_s	判定
① 1×fft8192	8192×1	20+25=45	≤250 MSPS	吞吐低 4 倍
② 2×fft4096	4096×2	40+25=65	需 500 MHz	受频率限制
③ 4×fft2048（4 乘法）	2048×4	80+25=**105**	—	**>90，超出容量**
④ **4×fft2048（Karatsuba）**	2048×4	60+25=**85**	**1 GSPS**	**选定**
⑤ 8×fft1024	1024×8	~112	—	DSP 占用更高

③④ 的全设计 Block RAM 同为 41 片。① 250 MHz 仅为 250 MSPS；② 两个 4096 点核需 500 MHz，远超边界；③ 为关键一行：4 乘法每核 20 个 DSP，4 核 80，加前级 25 得 105 > 90，与布局布线无关；④ 改为位精确的 3 乘法 Karatsuba[5]，每核 15，4 核 60，加前级 25 得 85 ≤ 90；⑤ 前级与合并再宽一级，DSP 约 112 仍超上限。

④ 的关键是复乘替换：4 乘法复乘需 4 个 DSP，Karatsuba 只计算 ac、bd、(a+b)(c+d) 三个乘积，再加减恢复实虚部，以 3 个 DSP48E1[3] 实现。节省 20 个 DSP 亦有代价：加法与乘法混合后，任一处提前截位即破坏等价性，故中间信号加

宽至 43/44 bit、移位前不截断，并以 2992 组向量证明与 4 乘法版逐位相同（4.2 节表 4-2）。位精确是前提，否则逐频点比对失去判据。

数据流组织另有三条路线：帧缓存加突发变换、全流水、多帧批处理。突发核先把整帧写入片上 RAM 再启动，单帧结果须待该帧收齐并变换完成后才输出，延迟以帧计，且变换期间入口须背压；批处理的延迟再乘帧数。本设计取全流水：4 个核均为流水线结构，样点逐拍进入，帧界只用于切换谱 bank，不作启动条件，入口无背压、每帧连续出结果。代价是流水级数带来 17.1 μs 的固定延迟——仅约两帧采集期，且采集与上一帧分析重叠；收益是延迟可由级数事先算出，且 100% 占空比不依赖缓存深度；第 3 章的延迟上界与 6.3 节的连续捕获均以此为前提。

选定 4×2048 后还需选择核。OOC 实测给出三条理由：频率上，商用 8192 点核（xFFT v9.1）在 260 MSPS 的对比实现中板级 WNS 仅 +0.099 ns，开源核单独 400 MHz 仍有 +0.065 ns；存储上，商用核单核 22 片，本设计 4 核合计 16 tile；缩放上，开源核固定缩放、输出确定，商用核块浮点逐帧定标。该核点数可配置，单通道吞吐为每拍 1 个样点，4 核并行需 88 片 Block RAM，超器件总量，故不采用；所选开源核输出为位反序，写入谱需按位反转索引（2.5 节）。

2.5 合并架构的选择

4 个 2048 点核各作一路变换，输出拼接为 8192 点谱，三种方式如表 2-5。

表 2-5　合并方式对比

方式	每拍复乘	每拍 bin	位序与地址代价	主要问题	结论
两级 radix-2	4	2	两套写谱地址、两次位序对齐	复乘多一个	不采用
输入侧 radix-4 DIF	3（前级）	4	前级需缓存出相隔 2048 的样点对	前级更重，且 4 相分离的输入与 DIF 的样点配对要求不符	不采用
输出侧 radix-4	**3**	**4**	**只需输入侧一次 bitrev11，写地址三段拼接**	—	**选定**

输出侧 radix-4 有三条依据。复乘次数：两级 radix-2 需 4 次，输出侧仅需 3 次（Z_1、Z_2、Z_3），合并级占 9 个 DSP。输出 bin 数：一次给出 4 个象限的 $X[k_0+2048q]$，写满 8192 bin 恰需 2048 拍。位序：全链仅需一次 11 bit 置换，谱地址由象限、组号与 k_0 的低 2 位三段拼接。推导见 3.2 节式 (3-2) 至 (3-5)。

合并关系如图 2-3：4 条 lane 同拍给出 Y_0 … Y_3，3 个复乘乘 $W_{8192}^{l\,k0}$ 得 Z_1 … Z_3，一级 radix-4 蝶形[6]给出 4 个象限的 $X[k_0+2048q]$。




图 2-3 4 路 radix-4 合并与 bin 映射

2.6 频域参数提取算法

带宽与频点由平滑后的功率谱提取。峰值定位先找谱峰，再向两侧搜至一半处，要求峰顶唯一、尖锐；门限穿越以平滑谱峰值一半为门限，从直流侧搜索上升沿与下降沿，得左右边界。对比如图 2-4。




图 2-4 门限穿越法与峰值定位法的对比

带限信号的谱在占用带内近似平坦，谱峰随帧漂移；单帧指数分布使平顶区内任一频点都可能成为当帧最大值，峰值定位起点不稳定，门限穿越则只依赖门限与边界的相对关系（3.3 节）。故须先平滑再判决，门限取平滑谱峰值的一半：未平滑时圆弧碎裂为上百段，取 M=256（31.25 MHz）后圆弧连续，带宽偏差 −1.47%（768.55 MHz 对 780 MHz）。

表 2-6　频域参数提取方法对比

方法	门限与判据	实测边界（bin）	实测带宽	结论
门限穿越加 M=256 平滑	**平滑谱峰值的一半**	**1232 / 1487（单音）；5492 / 2939（700 MHz 向量）**	256 bin = 31.25 MHz；5640 bin = 688.48 MHz	**选定**
门限穿越，不作平滑	同上	—	—	圆弧碎裂
峰值定位加 M=256 平滑	峰值位置加两侧搜索	—	—	峰顶不确定
CFAR 滑窗	局部噪声估计	—	—	噪声底稳定，无必要
分位数法	累积功率 99%	—	—	口径不符

CFAR 假设噪声功率起伏[8]，分位数法给出占用带宽，口径均不符；本设计噪声底稳定，取整帧峰值一半即可。门限判据两侧同乘常数，比较中约去；256 与 1024 均为 2 的幂，除法退化为右移，全设计无除法器与开方器。跨直流时上升沿 bin 号大于下降沿（700 MHz 向量 L = 5492 > R = 2939），带宽按两段之和计算（5.3.2 节）。

2.7 1 GSPS 的可行性边界

250 MHz 并非任意选定的整数。同一族网表在 250–300 MHz 间逐点重跑实现流程[4]，得图 2-5 的 WNS 曲线：250 MHz 为 +0.360 ns（AltSpreadLogic_high），280 MHz 转为 −0.029 ns，曲线在 278–280 MHz 过零；270 MHz 尚有正余量，故作签核余量点；250 MHz 作交付点。




图 2-5　频率-时序扫描：同族网表的 WNS 与交付点

交付网表 v11 在 250 MHz 的实测为 WNS +0.197 ns（clk1 250 MHz +0.351、clk2 125 MHz +0.197），TNS 0，69227 个端点无失败。v10 为 +0.313/+0.370。v11 在 125 MHz 域新增报文延迟域（第 11 个数字域），其模板译码与影子寄存器都在该域，故 clk2 余量由 +0.370 收到 +0.197 并成为全设计最紧；250 MHz 域改用 ExtraTimingOpt 策略后由 +0.313 升到 +0.351。这说明“高速部分留在 250 MHz、谱读取与判决移至 125 MHz”的切分成立。

1 GSPS 同时受三堵墙约束，均未越界。**并行度墙**：85/90（94.4%），退回 4 乘法为 105；2 GSPS 需 8×1024 点核、约 112 个 DSP，比 90 多 22。**布局墙**：250 MHz 为交付点，270 MHz 为签核余量，278–280 MHz 过零；2 GSPS 若仍用 4 lane，时钟需 500 MHz，为过零点的 1.8 倍。**落地墙**：1 GSPS 入口 24 Gb/s，需 26 对 LVDS（实际按 32 对布线）；2 GSPS 为 48 Gb/s，约需 51–52 对（2.2 节）。

三堵墙的交集只有一个点：4 条 lane × 250 MHz × 3 乘法核 = 1 GSPS。任一条单独放宽均不足：DSP 节省的 8 个不足以弥补 2 GSPS 的 22 个缺口，270 MHz 的余量不能替代 500 MHz 的收敛，32 对 LVDS 也无法承载 48 Gb/s。278–280 MHz 是边界。

3 理论分析与参数设计

第 2 章各决策的定量依据分五处：带宽口径（3.1）、频域分解与加窗（3.2）、平滑窗长的统计依据（3.3）、位宽链（3.4）、时间预算（3.5）。

3.1 信号与带宽

测试信号的基带成形用 RRC 滤波器（2.3 节），半功率点恰在 $|f| = R_s/2$，故双边 −3 dB 带宽等于符号率、占用带宽为 $R_s(1+\alpha)$。本章与第 5 章用同一口径：−3 dB 带宽由功率谱形状定义，理论值先验给出，链路读数与它的偏差才是被测对象。

8192 点变换的频率分辨率为

$$\Delta f = \frac{f_s}{N} = \frac{1\ \text{GSPS}}{8192} = 122.070\ \text{kHz} \tag{3-1}$$

第 k 个频率单元的中心频率为 $f = k\Delta f$（$k \leqslant 4095$）或 $f = (k-8192)\Delta f$（$k \geqslant 4096$），即全圆谱覆盖 -500 至 +500 MHz；后文称一个频率单元为一个 bin。

验证带宽的向量在频域构造：$|f| \leqslant F_1$ 内平坦，F_1 至 F_2 在功率域按升余弦滚降，半功率点精确落在 $(F_1+F_2)/2$，−3 dB 带宽为 F_1+F_2。滚降定义在功率域而非幅度域是为让边缘足够陡：256 bin 的平滑窗会把缓变边缘拉向带内，同一链路对高斯谱的读数偏窄达 10.7%。三组向量见表 3-1。

表 3-1　信号参数与频域特征

参数	符号/关系式	数值	依据
数字吞吐	$f_s = 4f_{clk}$	4 × 250 MHz = 1 GSPS（每拍 4 个复数样点）	`rtl/sys4_top.v`
变换点数	N	8192（4 × 2048 合并）	`rtl/comb4.v`
频率分辨率	$\Delta f = f_s/N$	122.070 kHz	式 (3-1)
帧长	N/4 拍	2048 拍 = 8.192 μs	`rtl/sys4_top.v` 的 `fend`
单音向量	谱点 1234	150.63 MHz，幅度 819（0.40 满量程）	`sim/gen_vec4.py`
700 MHz 占用向量	F_1/F_2 = 300/400 MHz	占用 800 MHz（80% f_s），理论 −3 dB 700 MHz	`sim/gen_wide4.py`
880 MHz 占用向量 A	F_1/F_2 = 340/440 MHz	占用 880 MHz（88% f_s），理论 −3 dB 780 MHz	`sim/gen_ultra4.py`
880 MHz 占用向量 B	F_1/F_2 = 400/440 MHz	占用 880 MHz（88% f_s），理论 −3 dB 840 MHz	`sim` 探测点

分析范围为全圆谱 $-f_s/2$ 至 $+f_s/2$，即 1 GHz，比半谱窗口高一倍，代价是须按环形索引处理跨直流的绕回（2.6 节）。带宽能力与实测读数见表 3-2。

表 3-2　分析范围、带宽能力与实测读数

口径 / 向量	谱窗口	理论 −3 dB / 范围上限	实测 −3 dB 带宽	相对理论	依据
单边半谱（对照）	0 ~ $f_s/2$	500 MHz（范围上限）	—	—	结构上限
全圆谱（本设计能力）	$-f_s/2$ ~ $+f_s/2$	1000 MHz（范围上限）	—	—	结构上限
700 MHz 占用向量	全圆	700.00 MHz	688.48 MHz	−1.65%	板上报文
880 MHz 占用向量 A	全圆	780.00 MHz	**768.55 MHz**（6296 bin）	−1.47%	板上报文
880 MHz 占用向量 B	全圆	840.00 MHz	828.6 MHz（仿真）	+2.85%（对模型）	仿真探测
可测带宽边界	全圆	—	0.80–0.86 GHz	—	5.3.3 节

3.2 频域分解与加窗

4 个核各作一路 2048 点变换，输出不是 8192 点谱的连续四段，而是按对 4 取模的四个同余类。设一帧样点 x[n] 按 4 相分离写成 x[4m+l]，第 l 条 lane 的变换记为 $Y_l[k]$，由 DFT 定义展开得

$$X[k]=\Sigma_{l=0}^{3} W_{8192}^{lk} Y_l[k \bmod 2048],\quad W_N=e^{\frac{-j2\pi}{N}} \tag{3-2}$$

把频率单元写成 $k = k_0 + 2048q$（$q = 0,\cdots,3$），旋转因子分解为 $W_{8192}^{l(k0+2048q)} = W_{8192}^{l\,k0}\cdot(-j)^{lq}$，于是

$$Z_l=Y_l[k_0]\cdot W_{8192}^{l\,k_0}\ (l=1,2,3) \tag{3-3}$$

$$X[k_0+2048q]=\Sigma_{l=0}^{3} Z_l(-j)^{lq} \tag{3-4}$$

式 (3-4) 右端是一个 4 点 DFT，即一级 radix-4 蝶形[6]：每拍只算 Z_1、Z_2、Z_3 三个复乘（Z_0 不乘），蝶形只有加减与 (-j) 旋转，故每拍 3 个复乘、输出 4 个频率单元。写谱地址由三段拼接：

$$bin = 2048q + 4g + h,\quad q\in[0,4),\ g\in[0,512),\ h\in[0,4) \tag{3-5}$$

其中 $k_0 = 4g+h$，$h \in [0,4)$ 是 k_0 的低 2 位，q 为象限、g 为组号；h 与 lane 号 l 的数值范围相同，但含义不同，Y_l 的下标才是 lane 号。同一拍内 k_0 固

定，q 扫 0…3，四个输出落在相隔 2048 的四个象限；跨拍时 h 先遍历、g 每 4 拍进一。13 bit 写地址由 {q,g,h} 三段拼接，不含乘法器；2048 拍写满 8192 个 bin，与帧节拍一一对应；分辨率归属 8192 点变换而非单核 2048 点，逐 bin 对拍见 4.4 节，硬件形式见 4.3 节式 (4-1)。

加窗抑制矩形截断的谱泄漏[7]，两窗特性如表 3-3。矩形窗主瓣最窄，但第一旁瓣仅 −13 dB，宽带信号下会把带外能量泄进带内、抬高底噪；Hann 窗第一旁瓣 −31 dB，主瓣宽 4 个频率单元。本版 780 MHz 向量约合 6390 个频率单元，4 个单元仅占 6×10^{-4}；Hann 的相干增益 0.5 在比值判据中被约去，不影响边界判定。

表 3-3　两种窗函数的特性对照

窗函数	主瓣宽度（频率单元）	第一旁瓣电平	等效噪声带宽（频率单元）	增益
矩形窗	2	−13 dB	1.00	1.00
Hann 窗（选定）	4	−31 dB	1.50	0.50

3.3 单帧谱的统计性质与平滑窗长

单帧周期图是单个频率单元上的随机变量。对随机相位调制的信号，一个频率单元内的样点是大量独立符号的叠加，其实部与虚部近似独立同分布的高斯变量，故功率谱服从指数分布：

$$p_{Y(y)}=\left(\frac{1}{\mu}\right)\times e^{\frac{-y}{\mu}},\quad y\geq 0 \tag{3-6}$$

指数分布的均值与标准差同为 μ：单帧谱起伏与均值同量级，单帧峰值门限会被少数大值抬高；峰值位置随帧游动，峰值定位缺少稳定起点。前者是本节作谱平滑的理由，后者是 2.6 节改门限穿越的理由，处置见表 3-4。

表 3-4　单帧周期图的统计指纹与设计处置

指纹	理论	后果	本设计处置	依据
单 bin 幅度分布	指数，自由度 2	单帧起伏与均值同量级	必须先平滑再判决	式 (3-6)
标准差 / 均值	1	单帧门限随帧跳变	门限取平滑谱峰值的一半	`rtl/ds4.v`
平滑后残余起伏	$1/\sqrt{(256)} = 6.25\%$	门限穿越点趋于稳定	M=256	表 3-5
峰值位置	平顶带内随机	峰值定位无稳定起点	改门限穿越	2.6 节
帧间确定性	固定向量下逐帧相同	可用于逐字段对拍	五向量结束标记行逐字段相同	仿真日志

谱平滑采用 M 点因果滑动平均，即对当前频率单元及其之前 M-1 个单元求和后右移 $\log_2 M$ 位。M 越大，残余起伏越小，但 −3 dB 边界被抹平得越多，圆弧分裂也随之减轻。对同一测试帧作环形滑动平均，改变 M 得到的结果如表 3-5。表中带宽为 48 帧的均值，帧间标准差在同一批帧上统计，带宽一列以理论值归一化，故与 f_s 无关，可直接搬到 1 GSPS 档。

表 3-5　平滑窗长 M 扫描结果（同一测试帧，48 帧环形统计）

M（bin）	等效平滑宽度（MHz）	−3 dB 带宽 / 理论值	帧间标准差（相对带宽）	弧段数	判定
32	3.906	0.0146	0.601	116.4	圆弧碎裂，不可用
64	7.812	0.0643	0.883	49.9	圆弧碎裂，不可用
128	15.625	0.7303	0.380	7.0	边缘可用
256（选定）	**31.25**	**0.9648**	**0.0156**	**2.8**	**可用**
512	62.50	0.9772	0.0131	2.2	可用，但边界变钝

M=256 时带宽读数相对理论值的偏差为 −3.5%，帧间标准差仅为带宽的 1.56%，平均弧段数降至 2.8，即除跨直流的两次断开之外圆弧基本连续，边界搜索可以稳定收敛。继续增大 M 收益很小，而 −3 dB 边界被抹平后的定位误差增大，故取 M=256。在 1 GSPS 下，256 个频率单元对应 31.25 MHz 的平滑宽度；相对

于 −3 dB 带宽 780 MHz 的向量的 6390 个频率单元，这一宽度占 4%，是本版可测带宽止步于 0.80–0.86 GHz 的直接原因（5.3.3 节）。

门限参考电平与平滑谱必须同尺度：平滑谱是 256 bin 滑动和右移 8 位，门限取平滑谱最大值右移 1 位，二者共用缩放，比较退化为一次 16 bit 无符号整数比较不含除法与开方。若另设 1024 点长窗作峰值参考，右移 11 位恰为 256 点平均的一半，可当 −6 dB 门限；本设计把参考量直接取在平滑谱上，省去 1024 点存储及其延迟。

3.4 定点位宽与量化误差分析

全链路的位宽增长如表 3-6 所示。输入的 I、Q 各为 12 bit 有符号，加窗乘积为 24 bit，右移 12 位后回到 12 bit 量级；核内复乘用 18 bit 的 Q1.16 旋转因子，中间乘积加宽到 43/44 bit 且移位前不截断；合并蝶形以 26 bit 求和，右移 2 位并饱和回 24 bit。

表 3-6　各位宽链环节与缩放

环节	位宽	缩放 / 饱和	说明
IQ 输入	12 bit 有符号	—	ROM 单口 96 bit = 4 lane × {Q, I}
Hann 系数	12 bit 无符号	0 ~ 4095	与 IQ 同拍读出
加窗乘积	24 bit	右移 12 位	回到 12 bit 量级
核内复乘	旋转因子 18 bit（Q1.16）	$(ac-bd+2^{15}) \gg 16$	3 乘法 Karatsuba[5]，中间 43/44 bit
核输出	24 bit 有符号	核内固定 1/32	每核 2048 点
合并蝶形	26 bit 中间和	右移 2 位，饱和到 24 bit	radix-4，每拍 4 bin
合并后总增益	—	1/32 × 1/4 = 1/128	`rtl/comb4.v`
平方前截位	13 bit 有符号	−4096 ~ 4095	越界即置饱和
平方谱	26 bit 无符号	$I^2+Q^2 < 2^{25}$	两项各小于 2^{24}
幅度	16 bit 无符号	右移 8 位，饱和 0xFFFF	送平滑与门限

平方前的 13 bit 截位依据如下。输出只取 I^2+Q^2 的第 23 至 8 位作为 16 bit 幅度，并在 $I^2+Q^2 \geqslant 2^{24}$ 时饱和为 0xFFFF。13 bit 有符号的范围是 −4096 至 4095，幅值不超过 4095 的分量被原样表示；|I|、|Q| 同时接近 4095 时 I^2+Q^2 约为 2^{25}，必然越过饱和判据，此时输出已是满量程。故每个平方只用一个 DSP48E1[3]、不需两

个级联，代价是大幅度下的精度，而宽带帧的单个分量幅值远小于 4096，截位对其无损。

采用固定缩放而非块浮点（2.4 节）：核内 1/32 与合并右移 2 位给出 1/128 总增益，全链没有逐帧变化的定标因子，同一输入在任何一帧都逐位相同，这是逐 bin 对拍的前提。代价是动态范围换确定性：输入幅度每降一倍，输出少 1 bit 有效位；本版宽带峰值 1600 码字（满量程 78%），损失只落在小信号上。

3.5 三种速率与时间预算

三个速率量（输入吞吐、结果更新周期、报文刷新）与两个时间量（分析处理时间、出谱间隔）由数据入口、调度与串口波特率分别决定，不能互相替代。逐段预算以 `clk2` 拍（8 ns）列于表 3-7，因下游从帧边界到结果锁存全在 125 MHz 域

表 3-7　分析链逐段时间预算（连续捕获，v11 网表）

段	拍数（clk2）	说明
帧采集（8192 点 ÷ 4 点/拍，2048 个 clk1）	1024	8.192 μs，一帧的数据窗口
帧边界 → ds_start	3	fend 同步、读侧启动与 bank 选择
pass A：4 路并行 256 bin 滑窗	587	586 实测 + 1 拍 done 锁存；与下一帧采集重叠
pass B：峰值 → 左右走查（4 组/拍）	≤517	满带最坏 517；五向量 22/122/308/327/380；与下一帧 pass A 并行
锁存 / CDC / 报文域	1	影子寄存器在报文头一次锁存
分析处理时间上界	**2132**	**17.1 μs（LAT 实测 17.024 μs）= 赛题 2 ms 的 1/117**
结果更新周期（相邻 done）	1024	8.192 μs；板上实测 8.1920 μs
举例：五向量 PB 取 22…380	1637…1995	13.1…16.0 μs；满带向量（PB=517）为 17.1 μs
改版前出谱间隔（N=2 乒乓，仅作对照）	4095	16.38 μs，不是延迟

“分析处理时间上界”按赛题口径取帧首样点到该帧结果锁存，五段相加即 2132 拍。v11 把这五个数做成报文里的 LAT 域：满带向量仿真实测 2128 拍（17.024 μs），板上 60 s、7858 行的 LAT 全为 17024 ns，两处一致，与上界只差 4 拍（跨域同步与交接），说明上界紧而非过估。它长于结果更新周期，度量的

是流水深度，而稳态间隔仍由 1024 拍帧预算决定。

连续捕获的成立条件是 max(PA,PB) ≤ 1024；pass A 固定 586 拍、pass B 最坏 517 拍，均在 1024 拍内，故对任意输入恒成立，结果每帧更新一次。

出谱间隔由分析帧间隔 N 决定。改版前以帧为单位乒乓捕获，一帧写满后 `wr_ok` 拉低，须等下一个 `fend` 才重新 arm，故

$$N = 1 + \left\lceil \frac{D}{1024} \right\rceil \tag{3-7}$$

其中 D 为下游忙碌的 `clk2` 拍数，一帧 1024 个 `clk2`；改版前 D = 787/1906/4218/4300（tone / 中宽 / 700 MHz / 880 MHz），对应 N = 2/3/6/6，占空比 50%/33%/17%/17%。

连续捕获去掉“等下一个 `fend`”的整帧，pass A 与 pass B 可并行，式 (3-7) 退化为

$$N = 1 + \left\lceil \frac{max\left(0, max\left(PA, PB\right) - 1024\right)}{1024} \right\rceil \tag{3-8}$$

判据是 max(PA,PB) ≤ 1024，此时 N=1。两式之别在写口：式 (3-7) 的“+1”来自“分析期间写口关闭、整帧丢弃”，式 (3-8) 里写口恒开、忙则跳帧，帧采集与判决真正重叠。

按 8.192 μs 的结果更新周期折算，分析链每 8.192 μs 产出一帧功率谱，即约 122 k 谱/s；报文出口受 115200 波特率限制只有约 131 帧/s，相差约 932 倍。瓶颈在出口而不在算力（第 5 章 60 s 抓包 131.0 帧/s 可印证）；占空比只影响同一帧谱的更新间隔，不改变 1 GSPS。

4 RTL 电路设计与仿真验证

本章给出 1 GSPS 档的 RTL 实现及其验证。难点不在算法，而在两处工程约束：DSP 只剩 90 个，复乘的乘法次数必须压到 3 次；4 路并行把读侧组合逻辑推到 250 MHz 的边上，必须靠流水重定时而不是降低功能来换回时序。全章的时序资源与报文数字取自交付网表 v11 的实现报告；上一版 b8、b7 的差别只在走查调度与 smem 字宽，凡引用旧版处均单独标注。

4.1 总体结构与模块划分

分析通路是一条纯流式的定长流水线：双口 ROM 回放 → `fe4lane` → 4 个 `fft2048_core`[1] → `comb4` → 4 路 `mag_sq24` → 谱 RAM → `ds4` → `report_fmt4` → `uart_tx`，各模块职责见表 4-1。三处结构要点：ROM 双口，一口存 2048×96 bit 回放数据（每拍 4 个 lane、每 lane 12 bit I 加 12 bit Q），另一口存 2048×48 bit Hann 系数，4 个 lane 共用；谱 RAM 为 16 个 `1024×16` 真双口 BRAM（8 个 tile），地址最高位即帧 bank，写地址 `waddr = {wbuf, kd3[10:2]}`、读地址 `raddr = {rbuf, ra}`；前级无停顿与背压，帧界由外部相位计数器对齐。




图 4-1　RTL 数据流与模块划分

通路按“是否必须快”切成两个时钟域。`clk1` 为 250 MHz，承担 `fe4lane`、

4 个 fft2048_core、comb4、4 路 mag_sq24 以及谱 RAM 的写口；clk2 为 125 MHz，承担谱 RAM 读口、ds4、report_fmt4 与 uart_tx。这样切的理由是读侧的形状：ds4 要做 256 bin 的前缀差滑窗、全帧峰值跟踪和一次环形左右走查，控制相关逻辑深、扇出大，放在 250 MHz 下曾是全设计的最差路径；而它的吞吐需求只有每帧一次（8.192 μs 内完成 587 个 clk2 拍的 pass A），125 MHz 绰绰有余。跨域只在谱 RAM：写口在 clk1、读口在 clk2，真双口 BRAM 的独立时钟端口天然隔离，不需握手或异步 FIFO；buf_done 一类单比特事件经两级触发器同步后使用。

帧节拍与连续捕获如图 4-2 所示。一帧 2048 个 clk1（即 1024 个 clk2），8192 个复数样点，帧周期 8.192 μs。与改版前的区别有三处，均不改变算术逻辑：wr_ok 恒为 1，每个 fend 都翻转 wbuf 并把 buf_done 交给读侧，写口不再在分析期间关闭；读侧仍是“空闲才启动”，忙不过来就整帧跳过，这是丢帧式而不是背压式，入口始终 1 GSPS；谱 RAM 的双 bank 正好支撑“一帧写、一帧读”，wbuf/rbuf 互斥，双 bank 的代价为 0（8 个 tile 本来就在 41 片的总数里）。下游拆成 pass A 与 pass B 两个引擎：pass A 每帧固定 586 拍，pass B 由峰值向两侧走查、数据相关；同一帧内 pass B 在 pass A 之后，但 pass B(k) 与下一帧的 pass A(k+1) 重叠，故稳态吞吐由 max(PA,PB) 而不是两者之和决定。左右走查各 4 组/拍（一个字装 4 组），五类向量实测 PA=586、PB=22/122/308/327/380；满带 1 GHz、峰值贴带边的最坏情形为 517 拍，仍在 1024 拍预算内，稳态 done 间隔恒为 1024 个 clk2。




图 4-2　连续捕获下的帧节拍、双引擎与 max(PA,PB) 预算

各模块的职责、DSP 分配与所在时钟域如表 4-1。表中的 DSP 是设计分配数（不随布局变化）：4 个核合计 60 个，`comb4` 9 个，`fe4lane` 8 个，4 路 `mag_sq24` 各 2 个，恰好 85 个，与顶层利用率报告一致。模块级 LUT/FF 会随打包 smem 与走查调度变化，正文只给顶层值（表 4-9）。

表 4-1　RTL 模块清单

模块	职责	关键资源 / 参数	时钟域
fe4lane	地址置换 64×32、Hann 12×12 加窗、J_OFF=1825 槽对齐、单 lane 幅度两级流水	8 DSP	clk1 250 MHz
fft2048_core（×4）	Bailey 4-step 2048 点流水线 FFT，固定缩放 1/32，输出槽 j 载第 $\mathrm{bitrev}_{11}(j)$ 个频点	60 DSP（15/核）	clk1 250 MHz
comb4	输出侧 radix-4 合并，每拍 4 bin、3 个复乘，>>2 饱和	9 DSP	clk1 250 MHz
mag_sq24（×4）	13 bit 截位平方、26 bit 求和、24 bit 饱和输出	2 DSP/路	clk1 250 MHz
谱 RAM	16 个 1024×16 真双口 BRAM（8 tile），地址最高位为帧 bank，双 bank 乒乓	8 tile	写 clk1 / 读 clk2
ds4	256 bin 前缀差平滑（pass A 586 拍）、thr = PEAK>>1、PA/PB 双引擎、左右各 4 组/拍、跨直流合并	2 DSP + 打包 smem（128×64，LUTRAM）	clk2 125 MHz
report_fmt4	11 个键值对报文模板（含 DCNT）、十进制转换、FRM= 收尾	纯逻辑	clk2 125 MHz
uart_tx	115200 8N1 发送，84–89 B 一帧	纯逻辑	clk2 125 MHz

双 bank 谱 RAM、PA/PB 双引擎与打包 smem 的细部结构如图 4-3。它同时解释三件事：双 bank 为什么不花 BRAM、pass A 与 pass B 为什么能并行、128×64 的打包字为什么能让走查一次读拿到相邻四组。




图 4-3　双 bank 谱 RAM、PA/PB 双引擎与打包 smem

4.2 位精确的 3 乘法 Karatsuba 复乘

4 路并行最先遇到的不是时序而是 DSP 数量。若按常规做 4 乘法复乘，4 个 2048 点核共需 105 个 DSP48E1[3]（每核 20 个加前级 25 个），超过器件可用的 90 个，属物理上无法容纳，综合将直接失败。改用 3 乘法 Karatsuba[5] 后，每个核降到 15 个 DSP，4 核合计 60 个，加上前级的 25 个（`fe4lane` 8 + `comb4` 9 + 4 路 `mag_sq24` 8）共 85 个，占 90 的 94.4%。

3 乘法复乘的算式如式 (4-2)。它把 4 次乘法压到 3 次，代价是加法次数增加、中间结果变宽：先算三个实乘，再由它们加减恢复实部与虚部（实部取 P_1-P_2，虚部取 P_3-P_1-P_2）。

$$P_1 = x_r y_r,\quad P_2 = x_i y_i,\quad P_3 = (x_r + x_i)(y_r + y_i) \tag{4-2}$$

Karatsuba 容易“看起来对、实际差几个 LSB”，原因是加法和乘法混在一起，任何一处提前截位都会破坏等价性。本设计把中间信号一律加宽到 43/44 bit：P_1、P_2 为全宽乘积，P_3 的两个操作数先各自扩一位再相乘，减法的借位空间也留足；在所有加减完成之前不做任何截断，只在最终移位时截一次，且这一处截断与 4 乘法版本完全同位、同方式。因此两条数据通路的舍入行为逐位相同，而不是“误差在容限内”。

等价性由专门的 testbench `tb_calc` 直接判定：把 4 乘法与 3 乘法两个模块

并排例化，喂同一组随机与边界向量，逐位比较输出。2992 组全范围向量 0 差异（覆盖全 0、全 1、最小负数 -2^{n-1}、正负最大幅、以及 x_r+x_i 刚好溢出的组合），结果如表 4-2。这条结论是后续修改核的前提：只要 Karatsuba 与 4 乘法逐位相同，系统级对拍一旦出现差异，就一定能排除乘法器本身。

表 4-2　Karatsuba 复乘的等价性验证

项目	4 乘法实现	3 乘法 Karatsuba	判据
每复乘 DSP 数	4	3	—
单核 DSP 数	20（4 核 80，加前级 25 共 105 > 90）	15	⩽ 22.5
中间位宽	24 bit 积	43/44 bit（全宽，不截断）	不得提前截位
截断位置	最终移位一处	最终移位一处（与左列同位）	必须同位
向量数	—	2992 组（随机 + 边界）	全范围
逐位差异	—	**0**	必须为 0

4.3 输出侧 radix-4 合并

4 个核各做 2048 点变换，其输出是按对 4 取模分成的四个同余类[6]。设第 l 个核的输出为 $Y_l[k_0]$，$k_0 \in [0,2048)$，则 8192 点谱的第 $k_0 + 2048q$ 个频点由 4 个核在同一 k_0 上的值加权求和得到：

$$X\left[k_0+2048\,q\right]=\ \Sigma_{l=0}^{3} Y_l\left[k_0\right]\cdot\ W_{8192}^{l\ k_0}\cdot\ W_4^{l\ q},\quad q\ =\ 0,1,2,3\ . \tag{4-1}$$

式 (4-1) 中 $W_{8192}^{l\ k0}$ 是与 q 无关的固定相位，可以预先算成 4 组常数；W_4^{lq} 只取 ± 1、± j 四个值，用加减与实虚交换即可实现。因此每产生 4 个 bin 只需 3 个复乘（l=0 支路不乘）和若干加减。合并后的 bin 编号由式 (3-5) 给出：同一拍内 k_0 固定，q 扫 0…3，四个输出落在相隔 2048 的四个象限；跨拍 k_0 递增，h 先遍历、g 每 4 拍进一。这也是谱 RAM 按 4 个 16 bit 幅度拼成 64 bit 字、每个 bank 4 个 tile 的原因：4 个象限各占一个 tile，一拍写一个 64 bit 字。

合并级的两个索引细节是后续调试的主要来源。第一，核的输出槽位是非自然序的，`comb4` 必须按 `k0 = bitrev11(j)` 取数，若按自然序直接相连，谱会弥散成一片而不是集中在单点。第二，`fe4lane` 的 `J_OFF=1825` 负责把 4 个 lane 的固定槽差搬到 bin 域；由于核输出是 11 bit 位反序，槽域的一个常数差在 bin 域会变成一次按位重排，这一点在 4.5 节第 10 条里成为最后被发现、也最难定位的缺

陷。

增益链也在这一级闭合：核内固定缩放 1/32，合并级再右移 2 位得 1/4，总增益 1/128。这个 1/128 是 4.4 节幅度对拍的基准；早期按 1/64 定标，导致 RTL 幅度恰好是模型的两倍，是表 4-6 第 3 条缺陷的直接原因。合并结果在右移后做饱和而不是回绕，避免强信号在象限边界附近翻转成负值。

4.4 定点位宽链与仿真对拍

定点链的每一级位宽都有明确依据，如表 4-3 所示。取舍的原则是：凡是会进入判决的量，位宽必须够到与模型逐位相同；凡是只影响显示的中间量，可以截位但要留饱和。幅度通路在平方前截到 13 bit，是为了让一次平方只占一个 DSP（两个 DSP 的 P 端级联内部延时不可压缩，会直接把 250 MHz 的余量吃光）；截位带来的相对误差远小于 1/128 增益下的 1 LSB，且饱和逻辑保证强信号不会翻负。

表 4-3　定点位宽链

级	信号	位宽 / 格式	依据
输入	ROM 回放样点	每 lane 12 bit（I+Q），每拍 4 lane	1 GSPS 数字吞吐
加窗	Hann 系数 × 样点	12 bit × 12 bit → 24 bit 积	窗表 2048×48 bit，4 lane 共用
核输出	单核 2048 点结果	24 bit，槽 j（11 bit）载 $\mathrm{bitrev}_{11}(j)$	固定缩放 1/32
复乘中间	Karatsuba $P_1/P_2/P_3$	43/44 bit，最终移位前不截断	与 4 乘法逐位相同（表 4-2）
合并	radix-4 求和后	右移 2 位、饱和，增益 1/128	式 (4-1)，3 乘/拍
平方	`mag_sq24`	13 bit 平方 → 26 bit 求和 → 24 bit 饱和	一次平方一个 DSP
平滑	256 bin 前缀差	18/24 bit 累加，输出 16 bit	16 bit 会溢出（表 4-6 第 7 条）
峰值 / 门限	peak 26 bit	门限 `THR = PEAK >> 1`	与信号类型无关的半值判据
存储	谱 RAM 字	16 × `1024×16`，一拍 4 个幅度拼 64 bit	写 `clk1` / 读 `clk2`，双 bank

验证采用三层 testbench，而不是一个大 tb 跑到底。第一层 `tb_fftonly` 直连单个核，只标定输入序、输出序与延迟，任何关于位序的假设都先在这一层被证伪（20 s 就能否定一个猜想）；第二层 `tb_calc` 做乘法器等价性，即表 4-2 的

2992 组；第三层 `tb_sys4` 跑全链，把报文与谱快照同时 dump 出来与定点模型对拍。三层的好处是故障定位有方向：全链不一致时，先看 `tb_fftonly` 的位序是否仍然成立，再看 `tb_calc` 是否仍为 0 差异，剩下的才可能是索引或控制问题。四组向量的覆盖范围如表 4-4。

表 4-4　仿真向量与覆盖

向量	激励	验证目标	判据
tone	单音，真 bin 1234	单点谱、幅度定标、测频偏置	与模型逐字段相同
mid	250 MHz + 420 MHz，不跨直流	双段占用、平滑窗、段内边界	同上
wide	700 MHz 宽带，跨直流	跨直流绕回、环形带宽、组 0 写回	同上（修复前为 −52%，见表 4-6 第 8 条）
ultra	880 MHz 占用，跨直流	接近 $f_s/2$ 的边界、饱和、门限	同上

四组向量的仿真指纹如表 4-5。对拍不是看波形像不像，而是把报文里的 6 个字段与定点模型逐字段比较，判据是偏差 0，不是相差小于 2%。

表 4-5　仿真指纹与模型对拍

向量	来源	L	R	BW	C	PK	TH	偏差
tone	模型	1232	1487	256	1360	767	383	—
tone	RTL	1232	1487	256	1360	767	383	**0**
mid	模型	488	3851	3364	2170	524	262	—
mid	RTL	488	3851	3364	2170	524	262	**0**
wide	模型	5492	2939	5640	120	373	186	—
wide	RTL	5492	2939	5640	120	373	186	**0**
ultra	模型	5188	3291	6296	144	336	168	—
ultra	RTL	5188	3291	6296	144	336	168	**0**

字段级之外还有一层更细的证据：谱快照。单音向量的 8192 个 bin 中，RTL 与模型 8192/8192 逐 bin 相同；宽带向量为 6506–6511/8192 全等，其余 bin 的最大差不超过 ±6 LSB，差异全部是定点 FFT 相对双精度模型的舍入，没有 bin 搬移、没有整段为 0。8 点单音扫描（bin = 1/1023/…/8191）给出 8/8 字段全对，谱 8190–8192/8192，`s[]` 2047–2048/2048；唯一残留是主瓣跨象限的那 1 组，模型

204 / RTL 408（正好 ×2），属 P0 预灌跨象限的已知近似，与 J_OFF 无关。图 4-4 给出快照与模型的叠图。




图 4-4　谱快照与定点模型对比

最后一组是判决性实验，用来证明 8192 点分辨率是一个可测事实。取两个等幅单音，间隔 Δ = 2 bin（244.1 kHz），谱上出现可分辨的双峰，峰间凹口 12.0 dB；把间隔缩到 Δ = 1 bin，凹口消失、两峰合并，因为 Hann 窗的主瓣宽度约 4 bin。由此反推频率栅格：

$$\Delta f = \frac{f_s}{8192} = \frac{1\ GHz}{8192} = 122.0703125\ kHz, \tag{4-3}$$

即“能分辨 2 bin、不能分辨 1 bin”正好把 Δ f 钉在 122.07 kHz。单音只能验证一个点的位置，双音验证的是整条栅格的间距。

4.5 缺陷与修复

12 条缺陷按功能、时序、验证链列于表 4-6，每条给出可复现链条：现象、判据、根因、修法。

表 4-6　缺陷与修复（12 条）

#	现象	判据	根因	修法	效果
1	单音能量散成噪声	峰值散布多个 bin	读地址重复过 perm，ROM 已自然序	自然序读	单音回到单槽
2	谱弥散、峰值低于门限	峰值集中度下降	comb4 按自然序接位反序的核输出	按 bitrev11 接	峰值集中、幅度恢复
3	幅度为模型 2 倍	比值 2.00	增益链 1/128，早期按 1/64 定标	改 1/128	逐字段相同
4	宽带 BW 偏小	同门限下 BW 低	门限用满量程单音定标，宽带偏高	THR=PEAK>>1	带宽恢复
5	跨直流 BW 算错	差一个环形量	绕回写成 R-L+1	(R-L+8193) mod 8192	正确
6	报文错位、帧不同步	字节数与模板不符	残留 T=0，模板多 4 项	删 4 项、加 DCNT；11 域 84–89 B	129–132 帧/s 稳定
7	宽谱饱和平台	平滑谱贴顶不随功率变	累加器 16 bit 溢出	18/24 bit	动态范围恢复
8	跨直流 BW=2704（模型 5640，−52%）	只跨直流错	写回早 3 拍，pc>=64 打开时 w2=0/1/2 已丢且不回访	NREAD 2112→2115	0.07% → 0
9	4 路并行后 WNS −4.288	11.986 ns、20 级	地址相位链与写使能串成一条	插 4 级流水、重推相位	3.919 ns、+3.785
10	8 点扫描 pg 恒偏 +33 组（+132 bin）	随 bin 跳变	J_OFF 应为 1825；位反序下槽差变按位重排	J_OFF 1009→1825、STORE_OFF 11→0	8/8、逐字段相同
11	打包 smem 版上板 BW=8188、位置字段全错	仿真通过而上板不符	stg* 被两个 always 块驱动，综合保留常数驱动压成 0	复位搬进写块、单驱动	b6 上板正确、Synth 8-685=0
12	频谱对拍长期报 99.79%、17 个差异	同 RTL 重跑逐 bin	列序 lane3→lane0、smem 在进 PA 前导出全 0、mag16 12/13 bit 不一致	重排列序、第 2 次 pa_done 导出、mag16 13 bit	8192/8192、±6 LSB

第 8 条的判据是“从未写入”而非“算错”：整块 dump 中 smem[11..13] 恒 0，写回索引比 win 早 3 拍，pc>=64 打开 store 时 w2=0/1/2 已过去，环形读流又不回访，故走查一进组 0 就判“低于门限”；读流 2112→2115 后复验 0.07% 归零。

第 9 条是并行化的时序代价：4 路并行后数值全对，WNS 却掉到 −4.288，dly3 → peak_r/CE 一条链 11.986 ns、20 级；插 4 级流水、按数据级重推相位链后该链 3.919 ns / 3 级、slack +3.785，WNS 转正，四向量复跑不变。

第 10 条最能说明位序风险：8 点扫描 pg 恒偏 +33 组（+132 bin），L/C 最大错 16.1 MHz 且随 bin 跳变。改幅度结果不变、偏差随 bin 跳变、s[] 喂回模型可复现，三项排除后错只在频谱索引：J_OFF=1009 应为 1825——核输出 11 bit 位反序，槽域固定差搬到 bin 域是按位重排而非加法，正确关系为 addr = br(br(b)+1232)，饱和 bin 集合 8/8 命中。STORE_OFF=11 是为凑准参考音反推的补偿、长期掩盖该缺陷，与 J_OFF 一并修正后四向量才逐字段相同。

第 11 条是仿真通过而硬件失效的实例：为把 250 MHz 余量从 +0.014 ns 提高，smem 由 512×16 打包成 256×32（6.3 节），仿真全过，上板却报 BW=8188 C=5330 L=1236 R=1231，幅度对、位置全错。由 L=1236 ⇒ pl=pg、R=1231 ⇒ pr=pg 可知走查停在第一个候选，三项实验共同指向 s[pg] 被读成 0；综合日志一百多条全指向 stg*——它被写块与复位分支两个 always 块驱动，xsim 取最后驱动者，综合器保留常数驱动、丢弃另一个。复位搬进写块、单驱动后四向量逐位不变，b6 上板正确；验收门槛为 Synth 8-685 计数 0 与一次硬件闭环。

第 12 条是验证链自身的缺陷，也是 99.79% 的来源。其一，spec_dump 每行四列是 lane3→lane0、模型按 lane0→lane3 打包，旧脚本按列直比把 4 个 lane 对调；单音只有 8 个非零 bin，99.79% 看似合理。其二，旧 tb 的 smem 快照在首次进 pass A 前触发、512 行全 0，最强的索引检查从未执行，改到第 2 次 pa_done 后 tone 即 2048/2048。其三，model4.py 的 mag16 仍为 12 bit 而 RTL 已 13 bit，低幅度扫描 PK/TH 差 2.7 倍。修正后单音 8192/8192、宽带 ±6 LSB；该缺陷未改变已交付 bit 的功能，但验收脚本需加非空、非零与结构不变量级自检。

4.6 综合与实现结果

交付网表 v11 的双口径时序如表 4-7：WNS +0.197 ns、WHS +0.031 ns，TNS/THS 为 0，69227 个端点 0 失败；clk1 为 +0.351 ns，clk2 为 +0.197 ns 且成为全设计最紧（新增 LAT 域的全部逻辑都在该域），b8 为 +0.226 / +0.316。

表 4-7　交付网表的双口径时序（v11）

时钟	频率	WNS	失败端点	说明
clk_out1	250 MHz	**+0.351 ns**	0	前级 + 4 核 + 合并 + 平方 + 写口，余量 +0.351
clk_out2	125 MHz	**+0.197 ns**	0	读口 + ds4 + 报文 + UART，新增 LAT 域，全设计最紧
全设计	—	+0.197 ns（WHS +0.031 ns）	0 / 69227	TNS 0.000、THS 0.000，约束全 met

实现策略由参数扫描确定：图 4-5 与表 4-8 的 8 版扫描[4] 都在 4 路并行前的 fix-only 网表上做，只改指令、不改 RTL。结论两条：只换 place_design 指令，读侧关键路径就在 −0.105 与 +0.102 ns 之间摆动（对布局敏感约 ±0.1 ns），换 netlist 必须重扫；v10 交付网表用最优档（place=AltSpreadLogic_medium / phys=AggressiveFanoutOpt / route=AggressiveExplore / postroute=0）跑到 +0.313。反证是后三行（都在 d100 旧网表上）：换 AltSpreadLogic_high −0.001、ExtraTimingOpt −0.017、Explore/MoreGlobalIterations 虽 clk1 +0.201 但 clk2 只剩 +0.134。v11 加 LAT 域后 clk2 成为全设计最紧，上一条结论不再适用，故在同一份 v11 RTL 上重扫六档：Performance_medium +0.021、Performance_Explore +0.124、Performance_ExplorePostRoutePhysOpt +0.124、Performance_ExtraTimingOpt +0.197、Area_Explore −0.043、Congestion_SpreadLogic_low +0.048——同一 RTL 的余量在 −0.043 与 +0.197 之间摆动，最终取 ExtraTimingOpt（clk1 +0.351、clk2 +0.197）。




图 4-5　实现策略扫描与收敛

表 4-8　实现策略扫描（fix-only 8 版 + 本版三次反例）

版号 / 网表	主要差异	WNS
v2	早期布局档	**−0.105 ns**
v7	读侧最优档	**+0.102 ns**
v8（b250v11）	叠加物理优化与布线探索，交付前定稿	**+0.338 ns**（历史）
d100 + `AltSpreadLogic_high`	只换 place 指令	−0.001 ns
d100 + `ExtraTimingOpt`	只换 phys/route 指令	−0.017 ns
d100 + `Explore/MoreGlobalIterations`	`clk1` +0.201、`clk2` +0.134	min 余量更小
v11（加 LAT 域后重扫）	同 `RTL` 六档：`medium` +0.021、`Explore` +0.124、`ExplorePostRoutePhysOpt` +0.124、`ExtraTimingOpt` +0.197、`Area` −0.043、`SpreadLogic_low` +0.048	+0.197 ns（clk1 +0.351 / clk2 +0.197）

资源占用如表 4-9：LUT 12819（61.63%，含 LUTRAM 3659）、FF 21320（51.25%）、DSP 85/90（94.44%）、BRAM 41/50（82.00%）、Slice 5602/8150（68.74%）。比 b250v11 多出的 LUT 10917→12819 与 LUTRAM 2176→3659 几乎全在 `ds4` 的双套走查与双 bank smem，DSP 与 BRAM 未加：占空比 100% 买到的是调度，不是算力。

表 4-9　资源占用（v11 顶层）

资源	用量	总量	占比
Slice LUT	**12819**	20800	61.63%
‣ LUT as Logic	9160	20800	44.04%
‣ LUT as Memory（LUTRAM）	**3659**	9600	38.11%
Slice Registers（FF）	**21320**	41600	51.25%
DSP48E1	**85**	90	**94.44%**
Block RAM Tile	**41**	50	82.00%
Slice	5602	8150	68.74%

DSP 是唯一到顶的资源：LUT 剩 38%、FF 剩 50%、BRAM 剩 9 片，DSP 只剩 5 个。2G 档的障碍因此不是逻辑而是乘法——核数翻倍即超 90，否则换器件 Karatsuba 3 乘法是整个 1G 档的前提条件。

六个网表的血缘如表 4-10：占空比从 b250v11 的 N=2/3/6/6 经 d100（首个 N=1，余量 +0.014）、b7（加 DCNT）、b8（左右各 2 组/拍）逐版收紧，到 v11 的 4 组/拍、按组计上限与 LAT 域，对任意输入成立；六者分析链逐位相同，只差调度、存储与报文域。

表 4-10　网表版本与用途对照

网表	用途	N	PA / PB（clk2）	LUT / LUTRAM	clk1 / clk2 WNS	BRAM
b250v11	交付前历史对照	2/3/6/6	586 / 198·1377·3630·3726	10917 / 2176	+0.338 / +1.385	41
d100	首个 N=1 版本	1/1/1/1	586 / 70·391·610·648	14542 / 4992	+0.014 / +0.529	41
b7	上一版（右走查 1 组/拍）	1/1/1/1	586 / 70·391·610·648	12804 / 3725	+0.204 / +0.185	41
b8	上一版（左右各 2 组/拍）	1/1/1/1	586 / 38·235·610·648·751	12827 / 3723	+0.226 / +0.316	41
v10	**交付件 v10（4 组/拍，无条件）**	**1/1/1/1**	**586 / 22·122·308·327·380（满带 517）**	**12803 / 3661**	**+0.313 / +0.370**	**41**
v11	**交付件 v11（加 LAT 域）**	**1/1/1/1**	**586 / 22·122·308·327·380（满带 517）**	**12819 / 3659**	**+0.351 / +0.197**	**41**

注：WHS 依次为 +0.036 / +0.033 / +0.022 / +0.026 / +0.022 / +0.031 ns，六行均为 41 片 BRAM；b8 与 v10 的 PB 为五向量值（b8 第五项 751 对应 dc780），v10 括号内为满带最坏值。另有一份 `v10_880`：仅把 ROM 初值换成 880 MHz 带宽向量，LUT 12803、FF 20944、BRAM 41、DSP 85、WNS +0.313 ns 与 v10 逐项相同，用于带宽复测（5.3.3 节）。

4.7 可证伪性与未验证项

全章的验证证据按 L1 推导、L2 工具报告、L3 仿真对拍、L4 硬件实测分级，覆盖矩阵见 5.4 节表 5-3，与指标核验放在一起。本节列出可被检验的预测与明确未验证的边界。

可证伪性方面，本设计给出三条能被别人直接检验的预测：其一，消融式 (4-1) 的任一路输入（把某个 Y_l 置零），四个象限都应按该支路权重变化；若只缺一个象限或某象限不变，则合并索引或支路映射有误；其二，多频点单音扫描中，任何落在非饱和区的单音，其 `L/R/BW/C` 应与模型逐字段相同，本轮 8 点全部命中，谱

8190–8192/8192，唯一残留是主瓣跨象限 1 组 ×2；其三，Δ=2 bin 可分辨、Δ=1 bin 不可分辨，若 Δ f 不是 122.07 kHz，这两条不可能同时成立。三条预测在 4.4 节与第 5 章中均已检验。

未验证的部分如下。板上没有 1 GSPS ADC，激励来自片内 ROM 回放，因此 1 GSPS 数字吞吐是数字侧的吞吐能力，不是模拟采样率的实测；1G 档没有插入 ILA，资源与时序都不允许（一组探针约需 8 片 BRAM，为估算值；取舍见 5.2.1 节），交付版以标量报文加逐字段一致作为证据链，示波器级的内部波形证据缺失；时域输出限于帧界与逐帧诊断值 `A`，不提供逐样点波形、脉宽或到达时间测量；700 MHz 的板上读数来自 N=2 的 `b250ww` 网表，不是 v10 板测：换向量须重综合、重实现并重写比特流，一次全流程约 6 min，本轮只重测了 880 MHz（`v10_880`，`BW` 主值与前版相同）；分析链未改，同一 RTL 在 v10 上仿真得 `BW=5640`，与板测相同，故该读数可复现（5.3.3 节）；跨 Vivado 版本未验证，换版本必须重跑策略扫描；长时间老化未做，只有 60 s 量级的连续抓包；降频余量是同网表的线性外推，只能标未实测。

5 板级测试与指标核验

5.1 测试平台

测试平台为正点原子达芬奇开发板，器件为 Artix-7 xc7a35tfgg484-2，速度等级 −2。板上 50 MHz 晶振经 MMCM 给出两路时钟：clk_out1 为 250 MHz，驱动前级、4 个 2048 点核、合并器与平方；clk_out2 为 125 MHz，驱动下游的谱平滑与边界搜索。两路的时序各自独立收敛，WNS 分别为 +0.351 ns 与 +0.197 ns。复位为低有效按键，释放前等待 MMCM 锁定；面板指示灯由分频计数器驱动作心跳，用于确认配置完成且时钟在跑。上行数据经板载 USB 转串口（CH340）以 115200 bit/s、8 位数据、无校验、1 位停止位发送。

本章的板级数字主要取自交付网表 v11（3_工程压缩包/02_烧录比特流文件/duty100_1G_250MHz.bit，2026-11-02 生成，MD5 08c3dddd…，当日经 JTAG 下载）：满带向量（0 – 1 GHz、峰值贴低带边）的报文、60 s 抓包、DCNT 帧周期与 LAT 延迟都来自它，选最坏向量上板同时验证了任意输入 N=1 与满带读数正确。单音向量的板级报文沿用 b8（2026-10-26 08:25）：v11 与 b8 的分析链逐位相同、只加了报文域，v11 仿真在这六个字段上与 b8 板测完全一致。880 MHz 带宽向量已在 v10_880 上重测：`v10_880` 只把 ROM 初值换成该向量，构建后 LUT 12819、FF 21320、BRAM 41、DSP 85、WNS +0.313 ns、WHS +0.022 ns，与 v10 逐项相同；60 s 抓包 8643 条报文，`BW=6296` 8187 条、`BW=6300` 456 条，`L/R/BW/C/PEAK/THR` 的主值与旧网表板测相同。700 MHz 一组仍是更早的 N=2 网表 `b250ww` 测得，与 v10 同算法、不同调度（5.3.3 节）。各向量 bit 只换 ROM 初值，WNS 与资源逐位相同，这是换向量不引入实现差异的依据。同一 bit 另经 `build/make_flash.tcl` 生成 .mcs 固化到 SPI Flash，断电重上电即自动出报文（表 5-5）。

测试平台连接如图 5-1：上位机经 USB 转串口收报文、经下载电缆配置器件。




图 5-1 板级测试平台连接

测试时不接入外部模拟源，数据源为片内 ROM 环回：测试向量在综合前写入 ROM 的初始化文件，比特流本身即包含测试信号。同一比特流每次加载都从同一帧首开始，分析结果由固定向量决定，故同一 bit 两次加载必得同一报文。

5.2 测试方法

烧写走 Vivado batch（open_hw_manager → connect_hw_server → program_hw_devices），以日志中 End of startup status: HIGH 为配置成功判据。采集由上位机打开 115200 8N1 串口、连续读固定时长，按 CRLF 切分、丢掉首尾残行，再按整行去重计数；同时记录每行的到达时刻，把 DCNT 按模 2^16 展开后与到达时间做最小二乘拟合。烧写与采集脚本属流程件，未随源码包提交（源码包只含 rtl/、fftcore/、gen/、ip/、constrs/、sim/ 与重建脚本）。上位机因此得到三个量——报文内容、报文条数与 done 速率，分别用于核指标、核出口速率与核帧周期。

报文含十一个键值对，各字段的含义与单位如表 5-1。相对早期模板，温度字段 T 已随 XADC 一并从 RTL 与源列表移除，本轮又增加了 done 计数 DCNT 与延迟 LAT，故字段数为十一；单帧正文 82–86 B（随 DCNT 的十进制位数变化），加行尾回车换行共 84–88 B：满带报文以 88 B 为主（86 B 正文，占 84.6%），DCNT 落在 4 位时 87 B（占 13.7%）；单音向量字段更长而 LAT 只有 4 位，共 89 B。

表 5-1　报文格式与字段含义

字段	含义	单位	单音报文的取值
BW	−3 dB 带宽对应的频率单元数	个	256
C	左右边界中点对应的频率单元数（C = L + [BW/2]）	个	1360
A	done 那拍采样的时域幅度诊断值，不是幅度指标	码字	720
L	带宽左边界的频率单元数	个	1232
R	带宽右边界的频率单元数	个	1487
PEAK	平滑谱峰值的 16 bit 定标值	—	767
THR	门限的 16 bit 定标值（取 PEAK 右移 1 位）	—	383
FOUND	是否搜索到有效带宽	0/1	1
FRM	每帧样点数	个	8192
DCNT	done 计数（16 bit，模 2^{16}）	帧	递增，约 932/行（满带报文）
LAT	本帧分析处理时间：帧首样点至该帧结果锁存	ns	—（b8 板件无此域；v11 满带实测 17024）

赛题要求的四类测量量都由这十一个字段给出：频点为 C 换算的 kΔ f（单音扣 M/2 偏置），带宽为 BW，幅度为 PEAK，帧长为 FRM。自选信号是固定帧长突发，帧长由设计参数给定为 8192，FRM 即其报告值，不随向量变化；A 是帧级时域诊断值，随报文抽样送出，只记录不判决（5.3.2 节）。

板上判定包含两条。其一是逐字段一致：结构性七项（L、R、BW、C、PEAK、THR、FOUND）与同一向量的仿真结果逐一相等；FRM 与 A 按上段口径处理，不构成判据。其二是向量覆盖：至少一个窄带单音向量与一个宽带跨直流向量都要上板，前者验证落点与门限，后者验证绕回与段合并。

5.2.1 观测手段的取舍

板级观测有两种手段：串口报文与片内逻辑分析仪（ILA）。1 GSPS 档没有把 ILA 放进交付 bit，理由是可核算的资源与时序代价：最差路径余量只有 +0.197 ns（占 8 ns 周期的 2.5%），而 dbg_hub 与探针要在同一片布线资源里插入跨时钟域扇出；DSP 已用 94.4%、Block RAM 已用 82.0%，按 8192 深 × 32 bit 探针估算，捕获存储就要占去 8 片（余 9 片）。因此把观测从波形级换到结果级加速率级：报文七项与仿真逐字段一致、单音谱 8192/8192、DCNT 直接给出帧周期，三条证据链闭合。

5.2.2 吞吐的间接测量

板上 60 s 抓到 7858 行，跨度 59.994 s，即 131.0 帧/s。本帧报文正文 86 B（BW=8192、L=0 等字段位数较短），加 CRLF 共 88 B；按每字节 10 bit（含起始位与停止位）计，115200 bit/s 对应的理论帧率为

$$R_{uart} = \frac{115200}{88 \times 10} = 130.9 \quad /\text{s} \tag{5-1}$$

实测 130.96 帧/s 与理论 130.91 帧/s 相差 0.04%，说明出口已经顶在限速上：若分析链是瓶颈，60 s 内的帧数会明显低于串口限速。报文长度随 DCNT 位数在 82–86 B（正文）之间变化，单音报文 87 B、共 89 B，对应 129.4 帧/s，故帧率随向量落在 129–131 帧/s。

这条测量也是一条反证：若每帧都出结果并逐帧发送，帧率应为 1/8.192 μs ≈ 122 k 帧/s，是串口的 932 倍，串口必然被灌满、写满即丢，抓到的只是出口的抽样。报文速率因此不能用来反推 N，要看报文里的 DCNT。

5.2.3 用 done 计数测量 8.192 μs

115200 下一行约 7.3–7.7 ms，一行报文内部不携带“这份结果是什么时候出的”信息；抓包又必然被串口灌满，抓到的行数只反映出口速率，ILA 在交付版里不可用。改版前“板上测不出 N”正是这个原因。本轮给分析链加了一个 16 bit 的 DCNT 计数，把帧率变成报文里的一个数。

做法只动报文层、不动分析链：report_fmt4 增加第 10 个数字域 DCNT=，取值 o_done_cnt（ds_done 每来一个 +1），与其它字段同一套影子寄存器，在报文头一次锁存；board_top_4lane 把 o_done_cnt 接到 .dcnt()。16 bit 在 0.537 s 绕一圈，主机侧按模 2^{16} 展开，再用最小二乘拟合“DCNT–到达时间”的斜率。判据是斜率应等于 1/8.192 μs = 122070.3 Hz；若 N=2，斜率会是 61 035 Hz，2 倍差不会看错。

60 s 实测给出一组互相印证的数：ΔDCNT = 7 323 543 帧，跨度 59.994 s；最小二乘斜率 122 071.2 Hz，对应帧周期 8.19194 μs（对 8.192 μs 的误差 −0.0007%）；每行 ΔDCNT 约 932（932 × 8.192 μs = 7.635 ms，与 88 B 报文的 7.639 ms 吻合）。这个斜率是 N=2 时 61 035 Hz 的 2.000 倍，所以“每帧出一组结果”是板上测出来的，不是从仿真外推的。相邻行的 ΔDCNT 随报文长度量化：88 B→934、87 B→923、86 B→913、85 B→902、84 B→891，均值 932.1；

长度差 1 B 即差约 10.7 帧，正对应 10 bit/字节 的 86.8 μs，与 88 B 的 7.639 ms 自洽。

还有一条纯板级的交叉验证，不依赖主机时钟：一行 88 B，即 88 × 10 / 115200 = 7.639 ms；每行 932 帧 ⇒ 7.639 ms / 932 = 8.20 μ s，与主机时基给出同一个数。代价是本版报文为十一个字段、正文 82–86 B，刷新率 129–131 帧/s；由此获得一条不依赖 ILA 的帧周期证据。主机时间戳有毫秒级抖动（拟合残差标准差约 101 帧），单行相除的结果离散，结论只用 60 s 的整体斜率。




图 5-3 DCNT 实测：累计计数与最小二乘拟合、残差分布

5.3 测试结果分析

5.3.1 报文与换算

满带向量（v11，0–1 GHz、峰值贴低带边）在板上的报文为（7858 行、除 DCNT 外字段全同，LAT 恒为 17024 ns）：

```
BW=8192 C=4096 A=132 L=0 R=8191 PEAK=341 THR=170 FOUND=1 FRM=8192 DCNT=11678 LAT=17024
```

同一套算法在单音向量上的板级报文（b8，字段与 v10 仿真一致）为：

```
BW=256 C=1360 A=720 L=1232 R=1487 PEAK=767 THR=383 FOUND=1 FRM=8192 DCNT=37586
```

绝对频率由频率单元数换算。频率分辨率由 8192 点与 1 GSPS 的数字吞吐共同决定：

$$\Delta f = \frac{f_s}{8192} = 122.070\ \text{kHz},\quad f_k = k\Delta f \tag{5-2}$$

故满带 `BW=8192` 对应 1000.0 MHz、`C=4096` 对应 500.0 MHz；单音 `BW=256` 对应 31.25 MHz、`C=1360` 对应 166.02 MHz。各向量的换算结果汇总于表 5-2，其中满带列取自 v11 板测、单音列取自 b8 板测，两组宽带列取自 N=2 网表，末列是仅用于界定带宽上限的仿真探测点。

表 5-2　各向量的板级换算（满带为 v11、880 MHz 向量 A 为 v10_880 网表板测；末列为仿真探测点）

项目	满带（v11）	单音（tone）	700 MHz 向量	880 MHz 向量 A	880 MHz 向量 B
测试比特流	v10	b8	b250ww	v10_880	仅仿真（xsim）
左边界 L（bin）	**0**	1232	5492	5188	4976
右边界 R（bin）	**8191**	1487	2939	3291	3571
带宽 BW（bin）	**8192**	256	5640	**6296**	6788
带宽（MHz）	**1000.0**	**31.25**	**688.48**	**768.55**	**828.6**
占 f_s 的比例	**100%**	3.1%	68.8%	**76.9%**	82.9%
理论 −3 dB（MHz）	1000.0（满带）	—（读数由窗宽决定）	700.00	780.00	840.00
相对理论值	0	—	−1.65%	−1.47%	−1.35%
中心 C（bin）	**4096 → 500.0**	1360 → 166.02	120（无定义）	144（无定义）	178（无定义）
PEAK / THR	341 / 170	767 / 383	373 / 186	336 / 168	323 / 161
FOUND / FRM	1 / 8192	1 / 8192	1 / 8192	1 / 8192	1 / 8192

单音这一列有两点需要说明。31.25 MHz 恰为 256 个频率单元，即平滑窗的宽度[7]：单音的 −3 dB 带宽远小于一个频率单元，报文给出的 256 bin 是滑窗把谱线拖成的平顶宽度，属分辨力读数而非单音带宽。C 由左右边界中点算出：谱点在 bin 1234，左边界 1232、右边界 1487，平顶中点 1360 比谱点高 126 bin ≈ M/2；扣掉 M/2=128 bin 后 1232 与真谱点 1234 相差 2 bin，即 244.1 kHz、相对误差 0.16%，本设计的测频精度口径即此；直接引用 166.02 MHz 会得出 10.2% 的虚高误差。频点精度另由 4.4 节的双音实验与逐 bin 对拍支持。

5.3.2 跨直流与一致性

宽带向量的左边界大于右边界（700 MHz 向量 5492 > 2939，880 MHz 向量 A 为 5188 > 3291），说明占用范围跨过了 ± f_s/2 的绕回点，谱上分成首、尾两段边界搜索给出的两段圆弧被合并为一段。带宽按环形索引计算：

$$\mathrm{BW} = R - L + 1 \ \ (R \geq L), \quad \mathrm{BW} = R - L + 8193 \ \ (R < L) \tag{5-3}$$

代入两组向量分别得 2939 - 5492 + 8193 = 5640 与 3291 - 5188 + 8193 = 6296，与报文完全一致；单音向量 1487 - 1232 + 1 = 256 也符合同一式，说明三

组读数共用同一套边界约定，不含针对某个向量的特判。这与 3.1 节对占用范围的预测一致：向量中心在零频、占用 880 MHz，在 1 GHz 的全圆谱窗口内必然跨直流。两组的 C 落在 120 与 144 这样的低位，正反映平台顶随机、中点无物理意义。

一致性方面，满带向量的七项（0 / 8191 / 8192 / 4096 / 341 / 170 / 1）与仿真逐字段相等，诊断字段 A 也同为 132——这是“最坏输入也走同一条判决链”的直接证据。单音向量的七项（1232 / 1487 / 256 / 1360 / 767 / 383 / 1）与仿真逐字段相等；880 MHz 向量 A 的七项（5188 / 3291 / 6296 / 144 / 336 / 168 / 1）同样逐字段相等。差别只在诊断字段 A：b8 的仿真与板上同为 720，上一版 b7 的板上读数是 810——同一 RTL、同一向量，右走查从 1 组/拍改成 2 组/拍后 pass B 缩短，报文头锁存的时刻前移了 32 个 clk2，采到的瞬时样点就换了一个。更早的 880 MHz 向量上，仿真 244、板上 830。

A 的这一差异正说明它的性质：它是 done 那拍对时域 I^2+Q^2 的诊断瞬时值，不是幅度指标，随锁存相位与当拍样点而变，244、720、810、830 都是有效读数，不参与任何判定，也不能用来比较两版设计的幅度精度。真正与幅度有关的判据是 PEAK/THR：四组向量的 THR 都恰为 PEAK 右移一位。

逐点谱比对见 4.4 节：单音 8192/8192 逐 bin 相同，宽带 ±6 LSB 舍入（6506–6511/8192 全等），无 bin 搬移、无整段为 0，未改变任何判决。

5.3.3 宽带向量的实测带宽与可测上限

700 MHz 占用向量的板上读数为 688.48 MHz（3442 条 1 种取值），相对理论 700 MHz 偏窄 1.65%。880 MHz 占用向量 A（F_1/F_2 = 340/440 MHz，理论 −3 dB 780 MHz）在 v10 上的板测读数为 768.55 MHz（8643 条 2 种取值：BW=6296 8187 条、BW=6300 456 条，占 5.3%），为 f_s 的 76.9%，相对理论偏窄 1.47%，比 700 MHz 向量高 11.6%。两组读数来自不同网表，880 一组已在 v10 上复测且与前版一致，11.6% 的增量只能归因于向量更宽。

三组板上向量的平滑谱与报文字段的对应关系如图 5-2 所示。三幅子图共用同一纵轴口径（相对峰值 dB），浅色区域为按门限判定的 −3 dB 占用范围，竖直虚线为报文给出的左边界与右边界。单音一幅的占用范围是一段宽 256 bin 的连续平台；两组宽带向量的两幅则分成首、尾两段，正是跨直流绕回的形态。




图 5-2　三组向量的平滑谱与报文字段的对应关系

700 MHz 向量由 `b250ww` 测得，仍是 N=2 网表；880 MHz 向量已在 v10 上重测（`v10_880`，只换 ROM 初值，时序与资源同 v10），两组 `BW` 与前版板测一致。因此 700 MHz 一组不是 v10 板测，这一点在 4.7 节列明；880 一组的血缘已无缺口。

带宽的上限由两个探测点的模型—RTL 一致性界定。两组向量占用同为 880 MHz（f_s 的 88%），仅滚降带宽度不同：探测点 A 的滚降带为 340–440 MHz（100 MHz 宽），探测点 B 为 400–440 MHz（只有 40 MHz 宽）。链路对 A 的读数为 768.55 MHz，与定点模型（`BW=6296`，即 768.55 MHz）逐字段相同、偏差为 0，与理论相差 −1.47%，三方自洽；对 B 的读数为 828.6 MHz（`BW=6788`），与模型（`BW=6600`，即 805.66 MHz）相差 +2.85%，而 A 点与模型一致、B 点是 RTL 略宽于模型。B 点未上板，仅作仿真探测。

偏差反向且放大，原因是分辨力到顶：平滑窗宽 256 bin = 31.25 MHz，而 B 点的整个滚降带只有 40 MHz，一个窗就把它抹平；门限固定为 `PEAK/2`，平台越宽纹波越密，“首个低于门限”的穿越点对 1 LSB 的累加截断越敏感，两套独立实现不再能互相印证。

据此本设计把可测带宽界定在 0.80–0.86 GHz（f_s 的 80–86%），判据是模型与 RTL 是否还能互相印证，而不是能否进一步展宽。两组宽带向量分别读在理论值的 −1.65% 与 −1.47% 上，偏差稳定，说明读数由窗宽与门限决定，可预测、可复算。

5.4 指标核验：证据等级与不确定度

本章把证据分为四级：L1 推导（由公式或结构直接得出，可纸面复核）、L2 工具报告（Vivado 的时序与资源报告）、L3 仿真对拍（RTL 与定点模型、行为级模型的逐字段/逐 bin 比对）、L4 硬件实测（板上报文）。全章证据按此分级列于表 5-3，五项规定指标的完成情况列于表 5-4；两表并置，使“每项指标有几级证据”一目了然。

表 5-3　验证覆盖矩阵

行（指标 / 机制）	L1 推导	L2 工具报告	L3 仿真对拍	L4 硬件实测
带宽 BW	窗宽与平滑（3.3）	—	偏差 0（表 4-5）	三向量报文
中心 C	C=L+BW/2（3.3）	—	偏差 0	三向量一致
幅度 / PEAK	1/128 增益链	—	偏差 0	PEAK 为 THR 二倍
门限 THR	PEAK>>1	—	偏差 0	三向量成立
帧长与刷新	88 B ⇒ 131 帧/s	—	长度检查	60 s 抓 7858 行
帧周期 / 占空比	任意输入 max(PA,PB)≤1024（3.5）	—	八向量 done 间隔 1024 clk2	DCNT 122 071.2 Hz
4 路合并	式 (4-1)	—	8 点 8/8 全对	700/880 报文
3 乘法	式 (4-2)	85/90 DSP	2992 组 0 差异	全链字段一致
跨直流	R<L 时 +8193（式 5-3）	—	偏差 0	BW=5640/6296
256 bin 平滑	前缀差等价	—	偏差 0	880 两种值
双音分辨	式 (4-3)	—	Δ=2 可分辨	未做
分析处理时间	2132 个 clk2（3.5）	—	LAT 2128 拍（仿真）	LAT 17024 ns（7858 行恒值）

表 5-4　指标核验

指标	要求	本设计	倍数	证据等级	不确定度/口径
IQ 位宽	≥ 12 bit	12 bit	1.0×	L3+L4	ROM 与 RTL 同源，位宽由表 3-6 的链路逐级给定
IQ 数据速率	≥ 100 MSPS	**1 GSPS**（数字吞吐，每拍 4 个复数样点）	**10.0×**	L1+L2+L3+L4	占空比 N=1、无条件 100%（max(PA,PB)≤ 586）
FFT 点数	≥ 8192	8192（4 × 2048 合并）	1.0×	L1+L3	Δ f = 122.070 kHz，由逐 bin 对拍与落点修正佐证
分析处理时间	≤ 2 ms	**≤ 17.1 μs**	**1/117**	L1+L3+L4	结构上界 2132 个 clk2 = 17.1 μs；报文 LAT 板上实测 17024 ns（2128 拍）恒值，仿真同值
数字 IQ 信号带宽	尽可能高	**768.55 MHz**（v10 板测，跨直流；全圆谱结构能力 1 GHz）	—	L1+L3+L4	量化步长 ±1 bin = ±122.07 kHz；上限探测见 5.3.3 节

矩阵中的空缺项即尚未下结论之处；文字版边界与可证伪预测见 4.7 节。

三项按优劣评分的指标均优于要求：数据速率 10.0 倍，分析时间 1/117，数字 IQ 带宽申报 **768.55 MHz**（f_s 的 76.9%）。带宽申报值取板测的 −3 dB 读数，KPI 一栏只列这一个数；1 GHz 是全圆谱的结构能力（满带向量在板上读得 8192 bin，即 1000 MHz），不是带限信号的可测带宽，只在 5.3.3 节的上限讨论中出现。带宽的读数精度受限于 122.07 kHz 的量化步长与 31.25 MHz 的平滑窗宽。

另一处口径是 1 GSPS 与占空比的关系：1 GSPS 是数字吞吐，每拍 4 个复数样点、无丢样、无背压，与结果产出速度无关；占空比描述同一帧谱的更新间隔，pass A 固定 586 拍、pass B 最坏 517 拍，两者都落在一帧 1024 拍内，故 N=1 对任意输入成立，不再有带宽或峰值位置的限定。

分析处理时间的证据等级是 L1+L3+L4。17.1 μs 是结构上界（1024+3+587+517+1 = 2132 个 clk2），由式 (3-8) 的判据给出；v11 把这条链做成报文 LAT 域后，满带向量仿真实测 2128 拍（17.024 μs），上界成立且只差 4 拍。五个典型向量按各自 PB 为 1637…1995 拍，即 13.1…16.0 μs。L3 给出后半

段实测：fend→done 613–1108 拍（4.9–8.9 μs），加 1024 拍采集期即帧首→锁存 1637–2132 拍（13.1–17.1 μs），下界与典型向量一致，上端即结构上界；延迟因此介于 13.1 μs 与 17.1 μs 之间，均远低于 2 ms。L4 直接测到这条链：v11 报文的 LAT 域在 60 s、7858 行上恒为 17024 ns（2128 拍），与仿真同值，且短于 2132 拍的上界；DCNT 同时给出帧周期 8.1920 μs（若 N=2 应为 61 035 Hz），60 s 内 7858 行持续产出、字段恒同。

5.5 频谱质量与谱平滑收益

逐 bin 对拍见 4.4 节：单音 8192/8192 全同，宽带 6506–6511/8192 全等、其余最大差 ±6 LSB，均为定点 FFT 相对双精度模型的舍入。

平滑的收益见 3.3 节表 3-5，该表以理论值归一化、与 f_s 无关，可直接用于 1 GSPS 档：M 由 32 增至 256，弧段数由 116.4 降至 2.8，带宽帧间标准差由 60.1% 降至 1.56%，偏差 −3.5%；继续增大 M 收益很小而边界被抹平，故取 256。

代价亦在于此：256 个频率单元在 1 GSPS 下等于 31.25 MHz 的平滑宽度，占 780 MHz 向量（约 6390 个频率单元）的 4%。这正是探测点 B 失效、可测带宽止步于 0.80–0.86 GHz 的原因，也是表 5-2 单音读数恰为 256 bin 的原因。

门限的定标可由报文自证：四组报文（含末列的仿真探测点）的 `THR` 都恰为 `PEAK` 右移一位（767→383、373→186、336→168、323→161），与 3.3 节门限取平滑谱峰值一半的设计一致。这说明门限比较确实退化为一次 16 bit 无符号整数比较，全设计不含除法器。

5.6 结果可重复性

可重复性从六个维度核对，证据如表 5-5。

表 5-5　可重复性证据

维度	证据	数值 / 结论	出处
比特流确定性	同 RTL、同指令重跑	WNS +0.197 / WHS +0.031、69227 端点 0 失败、LUT 12819 / FF 21320 / DSP 85 / BRAM 41 复现	v11 报告
网表不随向量变	四份 bit 比对（只换 ROM 初值）	WNS 与四项资源完全相同，只有 BRAM 内容不同（b250v11 时代三份，加 v10 与 v10_880）	v10_880 报告
分析结果确定性	60 s 抓包按整行去重	7858 行除 DCNT 外字段全同（LAT 恒 17024 ns）；上一版 b8 的 8646 行同样全同	抓包日志
帧周期稳定性	DCNT 的 60 s 最小二乘	122 071.2 Hz ⇒ 8.1920 µs；每行 932 帧互证	5.2.3 节
出口速率稳定性	60 s 采集	131.0 帧/s，顶在 88 B 的串口限速 130.9 帧/s 上	5.2.2 节
固件自启动	断电重上电，SPI Flash 启动	首行 DCNT=793（上电后 6.50 ms 输出首行）；相邻行 ΔDCNT 934/923/913 随线宽量化；65395+934 按 16 bit 回绕到 793；LAT 恒 17024 ns、其余九字段与 JTAG 运行逐字段相同 ⇒ 自启动且 N=1	掉电实测日志

第一维说明不存在换一次实现结果不同的情况：任何偏差都能归因到具体的 RTL 改动，而不是实现的随机性。该结论限同版本（Vivado 2020.2）、同器件、同实现指令，跨版本未验证。

第二维是本版特有的一条：四个比特流只差 ROM 初值，WNS 与资源逐位相同，证明换向量不引入实现差异，也是 5.3.3 节并列 688.48 与 768.55 MHz 的依据（880 一组已在 v10 上复测）。

第三维说明结果在时间上稳定，第四维把稳定推进到可测：DCNT 斜率给出 8.1920 µs，前后半段无漂移；第五、六维分别给出出口速率稳定与固件自启动。

工况方面本版不报温度（XADC 与 T 字段已移除），替代证据是时序资源复现报文值域单一、帧周期可测；未验证项是小时级老化与变温复采。

6 创新点与优化建议

本章归纳四条架构级创新（6.1 – 6.4）的差异、代价与收益，机制见第 4 章。6.5、6.6 由统计性质与算术结构给出，不加资源却决定读数是否可信；6.7 列未做的改进项与余量边界。

6.1 位精确的 3 乘法 Karatsuba

器件是 xc7a35tfgg484-2，90 个 DSP48E1；4 乘法复数乘法器每核 20 个，4 核 80 个、加前级 25 个共 105 个，超上限 15 个（表 2-4 第 ③ 行）——4 路并行在写 RTL 之前就已不成立。3 乘法 Karatsuba[5] 把一次复数乘法拆成三次实乘再加减恢复实虚部（式 (4-2)），每核由 20 降到 15，4 核 60，加前级共 85/90（94.4%），从不可行变为恰好可容纳。差异在于位精确：中间信号加宽到 43/44 bit、移位前不截断，截断点与 4 乘法版同位同舍入，`tb_calc` 2992 组向量逐位差异为 0（4.2 节、表 4-2）；代价只是一行代数变换、两个加法器与一段加宽的中间信号，收益是吞吐 ×4。

6.2 输出侧 radix-4 合并

4 个核各给一路 2048 点谱，是按对 4 取模分的四个同余类、不是连续四段，拼成 8192 点必须在合并处再乘旋转因子。两条替代路线都试算过：两级 radix-2 要合并级 12 个 DSP、两套写谱地址，先缓存半谱再拼多 4 片 BRAM 与 2048 拍延迟（表 2-5）。输出侧 radix-4[6] 只对 Z_1、Z_2、Z_3 乘旋转因子，蝶形只剩加减与 (-j) 旋转，因此每拍 3 个复乘、出 4 个 bin（推导见 4.3 节，式 (3-3) 至 (3-5)、式 (4-1)）；合并级 9 个 DSP 而不是 12 个，省下的 3 个正是 6.1 腾出的 5 个余量的一部分，每拍 4 bin 又让写谱仍是 2048 拍，代价是合并通路要承担 26 bit 蝶形求和与右移饱和。

6.3 从 25% 到 100% 的两次提升与一次兜底

占空比的提升分两个阶段：第一道把 pass A 的访存带宽吃满，N 从 4 压到 2（25% → 50%）；第二道把一帧预算当硬约束、把 pass B 拆出串行链路，N 从 2 压到 1（50% → 100%）。两次跨越都没多用一个 DSP、没多占一片 BRAM。

第一跳：4 路并行。 瓶颈是 pass A 的读口：谱 RAM 每 `clk2` 出 4 个象限 × 4 条 lane，老实现用 4:1 选择器每拍只放 1 个象限进滑窗，75% 的访存带宽未被

利用，2048 个组字按每拍 1 个实测 2115 clk2，忙碌期 2313 已超过一帧的 2048，只能每 4 帧出一次。改法是 4 个象限各配一套独立的 256 bin 环形累加器、各自 acc += 新字 − 旧字，pass A 理论拍数降到 512、实测 580 clk2（含 P0 预灌），N 由 4 掉到 2。代价是时序：第一版数值全对而 WNS 为 −4.288 ns，因为并行把“环读 → 四路和 → 峰值树 → 比较”压进一拍；解决方式是仅插入寄存器、拆成五级流水，WNS 升到 +0.338（4.5 节第 9 条）。

第二跳：连续捕获。 50% 时剩下的问题是每分析完一帧就丢一帧：wr_ok 拉低、写口关闭，必须等下一个 fend 重新 arm。六步均未改动算术逻辑：谱 RAM 本就是真双口数组，双 bank 代价为 0；wr_ok 连续化，写口恒开、每个 fend 翻转 bank，入口始终 1 GSPS；PA/PB 双引擎把约束从 PA+PB 变成 max(PA,PB)；PB 读预取拆成两拍；smem 打包 256×32，LUTRAM 4992 → 2443；左右走查各 2 组/拍，dc780 的 PB 由 1304 降到 751，五向量 done 间隔恒 1024 拍。

第三跳：4 组/拍（v10）。 满带 1 GHz、峰值贴带边时单侧 2048 组正好用满 1024 拍，加预步与收尾就越预算；把打包字由 32 bit 加宽到 64 bit（字数 256 → 128），**总 bit 数不变**，每侧一拍判 4 组，最坏降到 517 拍，上限也由按拍计 1300 改成按组计 2600；整圈高于门限时直接判满带，输出 L=0 R=8191 BW=8192 C=4096。

三跳的账如表 6-1：DSP 始终 85、BRAM 始终 41，五类向量的结束标记行逐字符不变，就是“不碰算术”的证据。五代的完整演进（125 MSPS 到 1 GSPS）与带宽口径见附录 B。

表 6-1　两次提升 + 一次兜底的账（帧 = 8192 点 = 2048 个 clk1 = 1024 个 clk2）

项目	改前	第一跳：4 路并行	第二跳：连续捕获	第三跳：4 组/拍（v10）
pass A 耗时	2115 clk2	**580 clk2**	586 clk2	586 clk2
pass B 最坏	—	1377 clk2	751 clk2	**517 clk2**
帧间隔 N / 占空比	4 / 25%	2 / 50%	1 / 100%（有条件）	**1 / 100%（无条件）**
出谱间隔	4 帧 = 32.8 μs	2 帧（N=2）	1 帧 = 8.192 μs	**1 帧 = 8.192 μs**
全局 WNS / WHS	+0.076 / +0.006 ns	+0.338 / +0.036 ns	+0.226 / +0.026 ns	**+0.313 / +0.022 ns**
LUT / FF / DSP / BRAM	9369 / 21835 / 85 / 41	10917 / 20694 / 85 / 41	12827 / 20691 / 85 / 41	12803 / 20944 / 85 / 41

6.4 时钟域切分

下游 ds4 的 BRAM 输出 → 64 bit 四选一 → 24 bit 加法 → 比较 → CE 在 250 MHz 下欠约 0.9 ns；该路径不需要每拍处理 16 个 bin，读谱、平滑、走查与报文格式化均可降到 125 MHz。切点因此按“是否必须快”选在谱 RAM：16 个 1024×16 真双口 Block RAM，写口挂 250 MHz、读口挂 125 MHz，那条路径整体离开 250 MHz 域、两域各自 0 失败端点；跨域数据只在谱 RAM 双口上；控制跨域只有 fend/buf_done 这类单比特同步（4.1 节、表 4-7）。

6.5 平滑窗长与门限

单帧周期图服从指数分布、标准差等于均值（3.3 节），故门限必须建立在平滑谱上：以单帧峰值或均值为基准都会被带偏，M=256 的滑动平均把起伏降为 6.25%，门限才成帧间稳定判据。门限取平滑谱峰值右移一位即半功率点，判据与比较同一口径（M 的扫描见 3.3 节、表 3-5）。

平滑建立段必须排除在统计区间之外：因果滑窗会混入上一帧尾部数据，前 64 个组字只写不判、pc>=64 后才开闸，反面见 4.5 节缺陷 8；这段 256 bin = 31.25 MHz 的平滑宽度，也是可测带宽止步于 0.80–0.86 GHz 的原因（6.7.1 节⑥）。

6.6 免除法门限与全圆谱跨直流

定标合并。 门限与平滑谱同尺度后，判据退化为一次 16 bit 无符号整数比较，中心 C=L+[BW/2] 是一次右移，全设计因此不含除法器、开方器与浮点单元，块浮

点的定标与归约整块省去；四组报文的 THR 都恰为 PEAK 右移一位，定标若有错位不会同时成立。

全圆谱与跨直流。 全圆谱把可测范围提到单边窗口的两倍（1 GHz 对 500 MHz，表 3-2），代价是占用范围可能跨过 $\pm f_s/2$ 的绕回点、被切成首尾两段，按普通区间处理带宽会被算成很小的值甚至为负；边界搜索因此显式判绕回（上升沿 bin 号大于下降沿 bin 号），带宽按尾段加首段计算，即式 (5-3)。判据还依赖它读的字真被写过：本版曾因帧首 3 个组字未写回，700 MHz 向量带宽被读成 2704（模型 5640，−52%），修复只是把读回字数 2112 改为 2115，读数回到 5640、上板逐字段一致（4.5 节缺陷 8）。

6.7 优化建议与展望

6.7.1 已识别的改进项

表 6-2　改进项的处置（六项）

#	改进项	性质	代价 / 证据	结论
①	占空比 50% → 100%	**调度问题，已实施**	连续捕获 + 双 bank + 双引擎 + 读预取 + 走查 4 组/拍；最坏 PB 517、clk1 +0.351	已解决，**任意输入** max(PA,PB)=586≤1024，见 6.3、4.1
②	DSP 94.4% 无余量	资源到顶	8 点节点特判可省 8 个（→77，85.6%），须改核并重跑验证	不做
③	无高速 ADC 前端	平台缺失	1 GSPS × 12 bit × 2 = 24 Gb/s，需 26 对以上 LVDS	不在本轮范围
④	ILA 不可用	观测手段取舍	最差路径仅 +0.197 ns；探针存储约需 8 片 BRAM（余 9 片）	交付版不带，5.2.1 节
⑤′	恒定 100%（任意信号）	**已实现（v10）**	走查 4 组/拍 + 上限按组计；满带无边界直接判满带，不再回绕	已解决，见下文
⑥	可测带宽 0.80–0.86 GHz	**分辨力到顶**	平滑窗 31.25 MHz；840 MHz 点上模型与 RTL 偏差反向放大到 2.85%	界定边界，不再堆向量

⑥ 可测带宽。 已到平滑窗的分辨力极限：A 点理论 780 MHz、读数 768.55 MHz，与模型偏差为 0；B 点读数 828.6 MHz，偏差扩大到 2.85% 且方向反了——滚降带只有 40 MHz，小于 31.25 MHz 的平滑窗。两套独立实现不再互证，即到顶的判据（5.3.3 节）。

6.7.2 余量与边界

表 6-3　最终网表的资源与时序余量（xc7a35tfgg484-2，v11）

资源 / 指标	用量	占比	余量	说明
LUT	12819	61.63%	7981	逻辑侧宽裕；比 b250v11 多出的部分在 `ds4` 双引擎与双 bank smem
触发器	21320	51.25%	20280	流水加深未越界
DSP48E1	85	**94.44%**	**5**	**唯一到顶的资源**
Block RAM tile	41	82.00%	9（占 18%）	谱 RAM 8 tile 已含在内；占空比改造一片未加
WNS / WHS	+0.197 / +0.031 ns	—	—	clk1 +0.351、clk2 +0.197；TNS 0，69227 端点 0 失败

后续每增加一级处理都要先核算 DSP 占用：6.1、6.2 动的是这条最紧的约束，6.3 则证明调度侧还有空间。

频率边界三种口径：实测 250 MHz（v11 +0.197 ns）、同族网表 278–280 MHz（−0.029/−0.091 ns）、270 MHz 属线性外推；提频不增加 DSP，频率不是 1 GSPS 的约束。换 xc7a50t 可放宽到 120 个 DSP，但需重做引脚与板级，本轮不做

落地路径有三条，均不在本轮范围：一是同器件换板卡、配带 DDC 的 1 GSPS ADC，DDC 在 ADC 内完成、不占 FPGA 的 DSP，分析链指标有望保持，但 clk1 余量仅 +0.351 ns（clk2 更紧，+0.197 ns），加接口逻辑后须重新收敛；二是 ADC 不带 DDC、改在 FPGA 内做，至少需 4 个 DSP 而余量只有 5 个，精度或速率须让步；三是降指标落地，如 500 MSPS + 4096 点 + 2 lane，LVDS 由 32 对降至 16 对、DSP 由 85 降至约 41（2 核 30 加缩减后的前端，估算），bin 宽仍为 122.07 kHz、带宽约 384 MHz，板级难度大幅下降。

7 结论

本设计在 xc7a35tfgg484-2 上把 8192 点频谱分析做成“4 路并行 + 输出侧合并”：4 条通路各跑 2048 点流水线 FFT，radix-4 合并为 8192 点谱，$f_s = 4f_{clk} = 1$ GSPS；前级、4 核、合并在 250 MHz，读谱、平滑、走查在 125 MHz，两域经谱 RAM 双口交接。核内复乘用位精确 3 乘法 Karatsuba[5]，无除法器与浮点。

以下数字取自交付网表 v11（交付包 3_工程压缩包/02_烧录比特流文件 的 bit/mcs 即该网表），按统一口径给出：位宽 12 bit（要求不低于 12 bit）；输入与变换吞吐 1 GSPS（数字吞吐，每拍 4 个复数样点、无丢样，为赛题 100 MSPS 的 10 倍；板上无 1 GSPS ADC，激励为片内 ROM 向量）；变换点数 8192；分析处理时间不超过 17.1 μs（结构上界 2132 个 clk2 拍；报文 LAT 域仿真实测 2128 拍 = 17.024 μs，为赛题 2 ms 上限的 1/117；稳态结果更新周期 8.192 μs，60 s 板上实测 8.1920 μs）；占空比 N=1、100%（无条件：pass A 586 拍、pass B 最坏 517 拍，max(PA,PB) ≤ 1024）；数字 IQ 信号带宽 768.55 MHz（跨直流 880 MHz 占用向量在 v10 上的板测读数，见 5.3.3；为 fs 的 76.9%；全圆谱结构能力 1 GHz）。报文另给出频点、带宽、幅度、帧长与时域诊断值（1.1 节）。全设计时序余量 +0.197 ns（clk1 域 +0.351 ns、clk2 域最紧 +0.197 ns，WHS +0.031 ns），69227 个端点 0 失败；占用 12819 个 LUT（61.6%，含 LUTRAM 3659）、21320 个触发器（51.3%）、41 片 Block RAM（82.0%）与 85 个 DSP48E1（94.4%）。

可行域由三条约束划出：85/90 的 DSP、250 MHz 的收敛点、24 Gb/s 的入口带宽，交集只有 4 条 lane × 250 MHz × 3 乘法核（2.7 节）。降频余量是同网表外推、未实测；换 xc7a50t（120 DSP）可放宽乘法约束，但需重做引脚与板级。

四条决定见第 6 章：3 乘法 Karatsuba、radix-4 合并、连续捕获、打包字加宽。

验证有两条教训。第一条是假通过：验收项全部通过（频点、带宽、时序资源看似都满足），但合并级索引整体错位、对拍脚本又将 4 条 lane 顺序颠倒（缺陷 10、12）；判据改成逐 bin 相同、偏差为 0，单音改 8 点扫描，问题才暴露。第二条是仿真全部通过而硬件失效：打包 smem 版四向量逐位相同、LUTRAM 减半，上板却因一个寄存器被两个 `always` 块驱动而位置字段全错（缺陷 11）。容差判据会把系统性错位伪装成随机误差，仿真通过只在网表等于 RTL 时成立。

后续最值得改进的是带宽：768.55 MHz 已到 256 bin 平滑窗的分辨力极限，可测上界落在 0.80 – 0.86 GHz，提带宽须先改窗长与平均点数 M。

参考文献

[1] OWOComm. fft2048: 2048 点流水线 FFT 核（VHDL）. 开源项目，许可 CC BY-NC-SA 2.0. 本设计使用其连续流版本，例化与端口封装见附录 A。

[2] Xilinx. 7 Series FPGAs Data Sheet: Overview (DS181). 2018.

[3] Xilinx. 7 Series FPGAs DSP48E1 Slice User Guide (UG479). 2018.

[4] Xilinx. Vivado Design Suite User Guide: Implementation (UG904). 2020.2.

[5] Karatsuba A A, Ofman Yu P. Multiplication of Multidigit Numbers on Automata. Doklady Akademii Nauk SSSR, 1962；英译见 Soviet Physics Doklady, 1963.

[6] Rabiner L R, Gold B. Theory and Application of Digital Signal Processing. Prentice Hall, 1975.

[7] Harris F J. On the Use of Windows for Harmonic Analysis with the Discrete Fourier Transform. Proceedings of the IEEE, 1978.

[8] Kay S M. Fundamentals of Statistical Signal Processing, Volume II: Detection Theory. Prentice Hall, 1998.

[9] Xilinx. Fast Fourier Transform v9.1 LogiCORE IP Product Guide (PG109). 2019.

附录 A 源程序清单

行数由 wc -l 在工程根目录下现取，随代码版本变化，仅供定位规模。与交付目录 optH_4lane 相比，本版新增了 sim/cmp_all.py（逐 bin 对拍）、sim/scan7.py（8 点单音扫描）、sim/gen_dc780.py（最坏带边向量）、sim/gen_u100.py（满带与贴边最坏向量）、build/uart_rate_cap.py（DCNT 帧率）与 build/make_flash.tcl（Flash 固化）。完整源码见提交包 3_工程压缩包/01_完整的 RTL 源码；A.2 节另摘三段最能自证的片段，原样摘录、未作改写。

核心改动集中在三个文件：fe4lane.v 的 J_OFF=1825 定 4 路样点相位；comb4.v 用 k0=bitrev11(j) 定合并级旋转因子地址，索引错位时谱形仍"看起来对"（缺陷 10）；ds4.v 承担 PA/PB 双引擎、4 组/拍走查、128×64 smem 与门限搜索；清单合计 2483 行（其中 rtl/ 10 个文件 1785 行）。

文件	行数	作用	关键参数
rtl/fe4lane.v	133	4 路前端（置换/加窗）	J_OFF=1825
rtl/comb4.v	173	radix-4 合并	3 乘/拍
rtl/mag_sq24.v	114	平方与截位	13 bit
rtl/ds4.v	466	PA/PB 双引擎、滑窗、走查	128×64 smem、4 组/拍
rtl/sys4_top.v	186	顶层：帧调度、双 bank	8.192 μs/帧
rtl/board_top_4lane.v	62	板级顶层	250/125 MHz
rtl/report_fmt4.v	419	报文格式化	11 域 84–89 B
rtl/uart_tx.v	86	UART 发送	115200 Bd
rtl/fft2048_core.vhd	35	2048 点 FFT 封装	2048 点
rtl/complex_multiply2_k.vhd	111	3 乘法复乘	15 DSP/核
sim/model4.py	110	定点模型	13 bit 截位、2600 组量程
sim/gen_vec4.py	74	测试向量生成	8192 点
sim/gen_dc780.py	61	带边最坏向量	0–780 MHz
sim/gen_u100.py	104	满带/贴边最坏向量	0–1 GHz
sim/cmp_all.py	73	逐 bin 与 s[] 比对	lane3→lane0
sim/scan7.py	45	8 点单音扫描	8/8
build/run_board4.tcl	121	综合/实现/布线	策略见 4.6
build/uart_rate_cap.py	80	抓包与帧率拟合	115200 Bd
build/make_flash.tcl	22	生成 .mcs	SPIx4
build/mkbit.tcl	8	生成 .bit	—

A.2 关键片段（节选）

三段代码分别对应正文最容易被追问的三处：合并索引、双 bank 交接、3 乘法复乘。代码原样摘录，行号指 `deliver_1GSPS/02_src/rtl` 下的当前版本；A.2.1 与 A.2.2 的注释按最终实现更正（代码未动），更正处分别与 4.3、3.5 一致。

A.2.1 comb4.v：合并索引与象限

文件开头的六行注释给出合并式 $X[k_0+2048q]$ 与四个象限的算法；紧接着的 `k0` 一行用位拼接实现 11 bit 位反序，把核输出的槽位映射到正确的 bin 序。第 4 章缺陷 2 与缺陷 10 都落在这一行：接成自然序时谱会弥散，但“看起来”仍像有峰，只有逐 bin 对拍能发现。

```
// X[k0+2048q] = sum_l Y_l[k0] * W_8192^(l*k0) * W_4^(l*q)
//   Z0 = Y0, Zl = (Yl * Wl)>>16 for l=1..3  (17+1 bit twiddles, unity 2^16)
//   A=Z0+Z2 B=Z0-Z2 C=Z1+Z3 D=Z1-Z3
//   X0=A+C, X2=A-C, X1=B-jD, X3=B+jD ; then >>2 saturate to 24 bit
// Lane scaling: core gain 1/32, >>2 gives 1/128 overall (== optE 2-lane gain).
`timescale 1ns/1ps
module comb4 (
    input  wire clk, rst_n,
    input  wire signed [23:0] y0r,y0i,y1r,y1i,y2r,y2i,y3r,y3i,
    input  wire [10:0] j,
    input  wire vld,
    output reg  signed [23:0] x0r,x0i,x1r,x1i,x2r,x2i,x3r,x3i,
    output reg  [10:0] k0_o,
    output reg        vld_o
);
    // 2026-10-23 MEASURED: the core emits bins in bit-reversed order, so the
    // merge index must be k0 = bitrev11(j).  Connecting in natural order
    // (k0 = j) smeared the spectrum and pulled the peak below threshold — see
    // defect 2 and defect 10 of this report.
    wire [10:0] k0 = {j[0],j[1],j[2],j[3],j[4],j[5],j[6],j[7],j[8],j[9],j[10]};
```

`k0` 写成位拼接而非 `bitrev11()` 调用，是为了让“逐位反转”这件事留在代码里可见；综合结果与函数调用相同。

A.2.2 sys4_top.v：一次 fend 完成 bank 交接

连续捕获的全部调度就在这四行：`wr_ok` 拉高后不再关闭，每个 `fend` 把写满的 bank 交给读侧并翻到另一半。改版前这里会丢一整帧，N 因此恒不小于 2（6.3 第二跳）。

```
        // 2026-10-25 duty100: CONTINUOUS CAPTURE.  The old code dropped wr_ok for one
        // whole frame after every analysed frame and re-armed only at the next fend,
        // which forced N >= 2 no matter how fast pass A was.  The spectrum RAM already
        // has two banks (wbuf/rbuf are the MSB of every array address), so the writer
```

```
        // can simply keep going: at each fend the completed bank is handed to the
        // reader and the writer continues into the other bank.
        // Safety: a start is only issued when ds4 is idle, and a bank is not rewritten
        // for two frames, so the no-overwrite condition is D < 2048 clk2; the
        // N=1 condition is max(PA,PB) <= 1024 clk2 (3.5).
        if (fend && warm[13]) wr_ok <= 1'b1;
        if (fend && wr_ok) begin
            buf_done <= wbuf; wbuf <= ~wbuf; ftog <= ~ftog;
        end
```

warm[13] 是 14 位上电计数，确保 MMCM 与复位稳定后 wr_ok 才允许拉高；buf_done、wbuf、ftog 在同一拍更新，读侧看到的 bank 与帧标志因此不会差一拍。注释里的两个条件不是一回事：D < 2048 保证读侧未读完的 bank 不被覆盖，max(PA,PB) ≤ 1024 才保证每帧都出结果（3.5 节）。

A.2.3 complex_multiply2_k.vhd：3 乘法主体

文件头注释给出两版的代数关系：原版 re = (ac + h) - bd、im = (ad + h) + bc；Karatsuba 版 k1 = (a+b)c + h、re = k1 - b(c+d)、im = k1 + a(d-c)。两式展开后逐项相同，位精确性由此而来。对应的三个 multiplyAdd 实例分别算 s·c→k1、b·cd→re、a·dc→im，最后只在 hiBit/loBit 一处截位。

```
    -- k1 = (a+b)*c + halfLSB   (c0 -> c3; s and c are both cycle-0 values,
    -- multiplyAdd registers them together at c1)
    mAdd1: entity multiplyAdd
        generic map(in1Bits=>in1Bits, in2Bits=>in2Bits, outBits=>accBits)
        port map(clk, s, c, halfLSB, k1);

    -- re = k1 - b*(c+d)       (c1 -> c4, k1 is the accumulate input at c3)
    mAdd3: entity multiplyAdd
        generic map(in1Bits=>in1Bits, in2Bits=>in2Bits+1, outBits=>accBits,
  subtract=>true)
        port map(clk, b1, cd, k1, re4);

    -- im = k1 + a*(d-c)
    mAdd4: entity multiplyAdd
        generic map(in1Bits=>in1Bits, in2Bits=>in2Bits+1, outBits=>accBits,
  subtract=>false)
        port map(clk, a1, dc, k1, im4);

    process(clk) begin
        if rising_edge(clk) then
            res_re <= re4(hiBit downto loBit);
            res_im <= im4(hiBit downto loBit);
        end if;
    end process;
```

加法级在 accBits = internalBits + 2 的位宽上做，hiBit/loBit 决定最终截位点；截位只有这一处，所以与 4 乘法版逐位相同（4.2 节 2992 组向量差异为 0）。

附录 B 架构演进

器件与工具全链未变（xc7a35tfgg484-2、Vivado 2020.2），硬指标始终是 IQ 不低于 12 bit、FFT 不少于 8192 点；变的只有两件事——怎么把 8192 点在 35T 上跑快，以及把多宽的谱算进来。前者沿“换核提频、加并行 lane、改调度”三级台阶，后者是一次谱窗口的更换。本附录只给顺序、代价与证据，机制见第 4 章与 6.1 至 6.4 节。

B.1 吞吐的六个阶段

六个阶段分三类。①② 是同架构提频：主频由 125 提到 260 MHz，靠 `SA_INC` 与多周期约束让开 FFT 的时钟使能网，余量只剩 +0.099 ns，再往上就是 278–280 MHz 的过零点。③ 换开源核：核本身 400 MHz 仍有 +0.065 ns，但单 lane 下行的 26 bit 加法要 3.0–3.7 ns 而周期只有 2.857 ns，整链 −1.598 ns 不收敛——2.4 节“单核最多约 280 MSPS”说的是这条整链边界，不是核的边界。④ 因而转向“降频加 lane”：2 条 lane、300 MHz，两个 4096 点核的奇偶 bin 当拍配对拼回 8192 点。⑤ 再加一倍到 4 条 lane、250 MHz，同时把核内复乘换成 3 乘法（4 核 105 降到 85 个 DSP）、合并改输出侧 radix-4，才在 DSP 上限内成立；此前三步（谱 RAM 搬进 BRAM、下游移入 125 MHz、a+b 降 1 bit）把边界由 190 MHz 推到 250。⑥ 不动算术只动调度：连续捕获、PA/PB 双引擎、走查 4 组/拍，把刷新由 2/3/6/6 帧压到 1 帧，并把延迟由随向量的 14.5 – 42.7 μs 收成 17.1 μs 的上界。

表 B-1　架构演进的六个阶段

阶段	结构（核 × lane @ 时钟）	fs / MSPS	延迟 / μs	结果刷新（N × 帧）	DSP	WNS / ns
① 单核	1 × fft8192（xFFT，BFP）@125 MHz	125	263.4	1 帧 = 131.1（含静默）	27	+0.479（板级）
② 单核提频	同①，SA_INC + 多周期约束	260	126.6	1 帧 = 63.0	27	+0.099（板级）
③ 单核换核（探索）	owocomm fft8192 @350 MHz	350	71.4	1 帧 = 46.8	24	核 +0.236；整链 −1.598
④ 双 lane	2 × fft4096 @300 MHz，奇偶同拍配对	600	42.54	N=4 → 54.61	56	+0.077（板级）
⑤ 四 lane	4 × fft2048 @250 MHz，3 乘法 + radix-4	1000	14.5–42.7	N=2/3/6/6 → 16.4 – 49.2	85	+0.338（板级）
⑥ 四 lane 加调度	同⑤加连续捕获、PA/PB、4 组/拍	1000	≤17.1	N=1 → 8.192	85	+0.197（板级）

表注：① 与 ② 的帧为“突发 8192 加静默 8192”，表中刷新周期按整帧计，有效分析窗只有其一半；⑤ 的延迟随走查长度变化，PB 取实测 198 – 3726 拍，⑥ 的上界按 PB ≤ 517 计（2132 拍）。

B.2 带宽：从单边谱到全圆谱

复基带 IQ 的负频与正频相互独立，频谱本就是一个圆；只取 0 至 $f_s/2$ 等于丢掉一半信息。改取全圆 $-f_s/2$ 至 $+f_s/2$ 后，RRC 的占用约束由 $R_s(1+\alpha) \leq f_s/2$ 放宽到 $\leq f_s$，同一 α 下 −3 dB 上限恰好翻倍（125 MSPS 下由 52.08 到 104.17 MHz）。实测三步见表 B-2：先换窗口，占 f_s 由 38.4% 到 64.9%；再把占用率由 80% 提到 96%，到 78.7%；此后 260 与 600 两档同为 78.7%（6444 bin）；1 GSPS 因向量 α 不同，落到 76.9%。代价是跨直流：圆弧可能跨 $\pm f_s/2$ 绕回，上升沿 bin 号大于下降沿（L>R）属合法状态，带宽按两段相加（式 (5-3)），700 MHz 向量的 L=5492>R=2939 即是实例。

表 B-2　带宽口径：单边谱与全圆谱

口径	fs / MSPS	Rs / MHz	α	占用带宽 / 约束	实测 −3 dB / MHz	占 fs
单边 0 ~ fs/2（对照）	125	50	0.20	60；96% of fs/2	47.96	38.4%
全圆 ±fs/2（B 档）	125	83.33	0.20	100；80% of fs	81.13	64.9%
全圆 96% 占用（B2）	125	100	0.20	120；96% of fs	98.33	78.7%
全圆 @1 GSPS（A 向量）	1000	780	0.13	880；88% of fs	768.55	76.9%

表注：RRC 的 −3 dB 带宽即 R_s，故理论值不单列。同 α 下上限 $f_s/[2(1+\alpha)]$ 与 $f_s/(1+\alpha)$ 恰差一倍；实测由 38.4% 到 78.7% 是“窗口翻倍”与“占用率 48% 到 96%”两件事叠加。第四行由功率域 F_1/F_2 给定（340/440 MHz），$\alpha=(F_2-F_1)/(F_1+F_2)\approx0.13$，故 76.9% 不宜与前三行直接比；260 与 600 两档同为 78.7%，不单列。

两表合看：吞吐由 125 MSPS 到 1 GSPS（×8），延迟由 263.4 μs 到 17.1 μs（÷15），带宽由 38.4% 到 76.9% f_s，而每次只换一个维度——换核、换并行度、换调度、换谱窗口。DSP 由 27 增到 85、仍在 90 之内，是四次换维度都没被资源否决的原因。