







引脚编号	引脚名称	功能描述
1	COMP	DAC偏置引脚。此引脚用于对DAC偏置电压进行去耦。
2	VDD	模拟和数字接口部分的正电源。片内2.5V稳压电路也采用VDD供电。VDD的电压范围为2.3~5.5V。VDD和AGND之间应连接一个0.1μF、一个10μF的去耦电容。
3	CAP/2.5V	数字逻辑电路采用2.5V逻辑供电。当VDD超过2.7V时,此2.5V引脚上内部电压器从VDD产生。该稳压器需要在CAP/2.5V和GND2之间连接一个典型值为100nF的去耦电容。如果VDD小于或等于2.7V,则CAP/2.5V应与VDD直接相连。
4	DGND	数字地。
5	MCLK	数字时钟输入。D5时钟频率是MCLK频率的一个分数,分数的分子是二进制数。输出时钟精度和由此时钟产生的决定。
6	SDATA	串行数据输入/输出。16位串行数据字施加于此输入。
7	SCLK	串行数据输入。数据在SCLK的下降沿每个输入AD9833。
8	FSYNC	低电平有效时钟输入。FSYNC是输入数据的同步时钟信号。当FSYNC变为低电平时,即告知内部逻辑,正在1向器件中载入新数据字。
9	AGND	模拟地。
10	VOUT	电压输出。AD9833的模拟和数字输出均通过此引脚提供。由于该器件片内有一个200Ω电阻,因此必须连接外部负载电阻。



原理图	Schematic1			创建日期	2025-10-28
				更新日期	2025-12-11
板子	Board1			图页	Signal
绘制		MeaLink			
审阅					
		版本	尺寸	页 2 共 7	
 嘉立创EDA		V1.0	A4	嘉立创EDA	

环路补偿法 - 适用小容性负载或负载阻抗一定
这种方法是在运放的输出端和负载电容之间串入一个电阻RX, 如图所示。
虽然RX加在反馈环路的外部, 但它可将负载电容产生的附加零点频率 ω_z 作用到反馈网络的传递函数, 从而可以减小高频环路相移。
为了保证电路稳定, RX的取值应该使附加零点频率至少比运放电路闭环带宽低10倍。
电路加入RX使电路性能不会像方法1那样增加输出噪声, 但是从负载端看进去的输出阻抗要增加。
由于RX和RL构成分压器, 从而会使信号增益降低。
如果RL已知并且适当地恒定, 那么增益降低值可通过提高运放电路的增益来补偿。这种方法用于驱动传输线路非常有用。
RL和RX值必须等于电缆的特征阻抗(通常为50Ω和75Ω), 以免产生驻波。
因此, 先确定RX值, 其余其它电阻值要使放大器的增益加倍, 用来补偿由电阻分压作用降低的信号增益, 从而解决问题。



0--36V电压测量电路

使用差分放大电路进行电压测量, 前级通过采集红黑表笔的电压差进行输出, 需要进行等电压缩放, 否则输入电压过大烧坏运放和adc引脚, 考虑到有红正黑负以及红负黑正两种情况, 后级引入参考电压进行抬升, 将红黑表笔与是否大于参考电压进行对比, 从而判断。

电阻测量电路 10欧姆 - 1M欧姆

本质上是电阻分压原理, 输入电压已知, 另外一个电阻就可以计算出来了, 通过控制不同的mos管导通来控制分压比例, 从而进行不同电阻范围测量, 注意尽量不要同时导通两处, 否则会造成混乱。

接入GPIO_OUT1/2/3/4

电流测量电路 -- 双向电流检测

使用tp181电流采样芯片来进行电流采样, 加入基准电压实现高低测任意电流采样, 不过会牺牲一半的精度。

检测范围在-3.3A ~ +3.3A范围, 但由于固态继电器影响, 最大范围在-2A ~ 2A

代入具体值:

$$V_{OUT} = (I_{LOAD} \times 0.0191) \times 50 + 1.65$$
$$V_{OUT} = I_{LOAD} \times 0.5 + 1.65$$

电流计算公式:


$$I_{LOAD} = \frac{V_{OUT} - 1.65}{0.5} = 2 \times (V_{OUT} - 1.65)$$

电压电阻电流选通控制


负极控制电路

原理图	Schematic1	创建日期	2025-11-01
板子	Board1	更新日期	2025-12-07
绘制		图页	Multimeter
审阅			
嘉立创EDA		版本	V1.0
		尺寸	A4
		页	3 共 7
		嘉立创EDA	


MCU




BOOT





RESET




WAKE UP




USB USART



IO




LDO




原理图	Schematic1			创建日期	2025-11-02
				更新日期	2025-12-03
板子	Board1			图页	MCU
绘制				MeaLink	
审阅					
		版本	尺寸	页 4 共 7	
嘉立创EDA		V1.0	A4	嘉立创EDA	

引脚定义



- Power
- GPIO
- C6
- ESP
- I2C
- GND

ESP32P4 - UART4 - RX ---> 接STM32_TX
ESP32P4 - UART4 - TX ---> 接STM32_RX
ESP32P4 - UART3 - RX ---> 接STM32_TX
ESP32P4 - UART3 - TX ---> 接STM32_RX
ESP32P4 - UART2 - TX ---> 接STM32_RX



UART


ESP32-P4 有 5 个 UART 接口，即 UART0 ~ UART4，5 个 UART 均支持 CT5 和 RTS 信号的硬件流控以及软件流控（XON 和 XOFF）。ESP32-P4 还有 1 个 LP UART，LP UART 支持 CT5 和 RTS 信号的硬件流控以及软件流控（XON 和 XOFF）。




UART0_TXD 和 UART0_RXD 默认为 GPIO37 和 GPIO38，其他 UART0 信号可以通过软件配置到任意空闲 GPIO 管脚上。LP UART TXD 和 LP UART RXD 默认为 LP GPIO14 和 LP GPIO15，其他 LP UART 信号可以通过软件配置到任意空闲 LP GPIO 管脚上。

UART0 通常作为下载和 log 打印的串口，关于如何使用 UART0 进行下载，请参考章节 [下载指导](#)。

推荐使用 UART1 ~ UART4 作为通信的串口。

原理图	Schematic1			创建日期	2025-11-23
				更新日期	2025-11-30
板子	Board1			图页	comm
绘制				MeaLink	
审阅					
		版本	尺寸	页 5 共 7	
嘉立创EDA		V1.0	A4	嘉立创EDA	





原理图	Schematic1			创建日期	2025-11-23
板子	Board1			更新日期	2025-12-07
绘制	MeaLink			图页	Oscilloscope
审阅					
		版本	尺寸	页 7 共 7	
嘉立创EDA		V1.0	A4	嘉立创EDA	